SU799156A1 - Многоканальный декодер - Google Patents

Description

(54) МНОГОКАНАЛЬНЫЙ ДЕКОДЕР

Изобретение относитс  к технике передачи информации и может использоватьс  в VcTpoftcTBax защиты от ошибок систем передачи и обработки дискретной информации.

Известен многоканальный декодер, содержащий последовательно соединенные генератор тактовых импульсов, счетчик цикла декодировани  и распределитель каналов, а также входной коммутатор, выход которого подключен к информационному входу декодирующего блока, ко входу которого подключен выход генератора тактовых импульсов 1.

Однако известный декодер имеет низкую достоверность приема информации .

Цель изобретени  - повышение достоверности приема информации.

Поставленна  цель достигаетс  тем, что в многоканальный декодер, содержащий последовательно соединенные генератор тактовых импульсов, счетчик цикла декодировани  и распредели-: -;ль каналов, а также входной коммутатор, выход которого подключен к информационному входу декодирующего блока, ко входу которого подключен выход генератора тактовых

импульсов, введены последовательно соединенные дешифратор импульса записи , коммутатор адресов записи и сумматор, а также, в каждый из каналов , оперативное запоминающее устройство (ОЗУ), выходы каждого из которых подключены ко входам входного коммутатора, при этом к управл ющим входам ОЗУ подключен выход суммато0 ра, а ко входам записи ОЗУ подключен выход дешифратора импульса записи, к первому входу которого и управл ющему входу входного коммутатора подключен выход распределител  каналов,

5 вход которого подключен к второму входу дешифратора импульса записи и второму входу сумматора.

На чертеже представлена электрическа  структурна  схема многоканаль0 ного декодера.

Он содержит генератор 1 тактовых, импульсов, счетчик 2 цикла декодировани , распределитель 3 каналов, входной коммутатор 4, декодирующий

5 блок 5, дешифратор 6 импульса записи , сум1 1атор 7, оперативные запоминающие устройства 8 и коммутатор 9 адресов записи.

Декодер работает следующим об0 разом.

Информаци , поступающа  с каналов , постепенно заполн ет канальные ОЗУ 8 под воздействием импульса записи , поступающего с дешифратора 6. Период импульсов записи равен длине элементарной посылки информации в канале Tj. Между импульсами записи декодирующий блок 5 проводит обработку информации, накопленной в канальных ОЗУ 8, Число канал9в, которое может обработать декодирующий блок 5 за верм  между двум  импульсами записи, составл ет

n., ,

где Р - емкость канального ОЗУ,

F - тактова  частота при декодировании .

Дешифратор б настроен так, что импульс записи формируетс  в момент поступлени  со счетчика 2 нулевого адреса. Таким образом, запись производитс  в  чейку канальных ОЗУ 8, имеющую адрес, определ емый коммутатором 9 адресов записи. По заднем фронту импульса записи производитс  переключение коммутатора 9. При декодировании адреса  чеек канальных ОЗУ 8 определ ютс  как сумма адресо коммутатора 9 и счетчика 2. В течение цикла декодировани  адрес коммутатора 9 не мен етс , он определ ет  чейку ОЗУ, с которой начинаетс  считывание, что необходимо дл  считывани  информации в пор дке, соответствующем ее поступлению. С выхода канальных ОЗУ 8 информаци  поступает на входной коммутатор 4, выход которого подключен к декодирующему блоку 5. Номер канала (номер ОЗУ), подключаемого к декодирующему блоку 5 определ ет распределитель 3. Так как вс  информаци , приход ща  из канала, должна обрабатыватьс  декодирующим блоком 5 без пропусков, периодичность обращени  докодирующего блока 5 к одному и тому же каналу составл ет

(Р - L + 1) Тп,

где L - длина зачетного отрезка при декодировании.

Врем  декодировани  информации из

Р одного канала составл ет -р-

Число каналов N, по которым декодер может обеспечить непрерывный .,, прием информации определ етс  Формулой

Ni.(l--V-bTn T

и имеет пор док дес тков или сотен в зависимости от соотношени  быстродействи  элементной базы и скорости работы по каналам.

В предлагаемом декодере обеспечиваетс  прием информации с большего числа каналов, прием информации с каждого канала ведетс  непрерывно, что расшир ет область его применени  и повышает веро тность приема приход щих сообщений.

Claims (1)

1. Формула изобретени 

   Многоканальный декодер, содержащий последовательно соединенные генератор тактовых импульсв, счетчик цикла декодировани  и распределитель каналов, а также входной коммутатор, выход которого подключен к информационному входу декодирующего блока, ко входу которого подключен выход генератора тактовых импульсов, отличающийс  тем,.что, с целью повышени  достоверности приема

   информации,.введены последовательно соединенные.дешифратор импульса записи , коммутатор адресов записи и сумматор, а также, в каждый из канал| в , оперативное запоминак«дее устройство (ОЗУ), выходы каждого из которых подключены ко входам входного коммутатора, при этом к управл ющим входам ОЗУ подключен выход сумматора, а ко входам записи ОЗУ подключен выход дешифратора импульса записи,

   к первому входу которого и управл ющему входу входного коммутатора подключен выход распределител  каналов, вход которого подключён к второму входу дешифратора импульса записи и

   второму входу сумматора.

   Источники информации, прин тые во внимание при экспертизе 1. Техническое описание к аппаратуре П-161. Разработки КНИИТМУ,. Калуга (прототип).