RU2541851C2 - Устройство защиты от ошибок - Google Patents

Устройство защиты от ошибок Download PDF

Info

Publication number
RU2541851C2
RU2541851C2 RU2013124940/08A RU2013124940A RU2541851C2 RU 2541851 C2 RU2541851 C2 RU 2541851C2 RU 2013124940/08 A RU2013124940/08 A RU 2013124940/08A RU 2013124940 A RU2013124940 A RU 2013124940A RU 2541851 C2 RU2541851 C2 RU 2541851C2
Authority
RU
Russia
Prior art keywords
input
output
information
elements
inputs
Prior art date
Application number
RU2013124940/08A
Other languages
English (en)
Other versions
RU2013124940A (ru
Inventor
Владимир Сергеевич Савватеев
Максим Геннадьевич Нимира
Original Assignee
Открытое акционерное общество "Головное системное конструкторское бюро Концерна ПВО "Алмаз-Антей" имени академика А.А. Расплетина" (ОАО "ГСКБ "Алмаз-Антей")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Открытое акционерное общество "Головное системное конструкторское бюро Концерна ПВО "Алмаз-Антей" имени академика А.А. Расплетина" (ОАО "ГСКБ "Алмаз-Антей") filed Critical Открытое акционерное общество "Головное системное конструкторское бюро Концерна ПВО "Алмаз-Антей" имени академика А.А. Расплетина" (ОАО "ГСКБ "Алмаз-Антей")
Priority to RU2013124940/08A priority Critical patent/RU2541851C2/ru
Publication of RU2013124940A publication Critical patent/RU2013124940A/ru
Application granted granted Critical
Publication of RU2541851C2 publication Critical patent/RU2541851C2/ru

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение относится к вычислительной технике, а именно к технике связи. Технический результат заключается в повышении качества приема данных и повышение пропускной способности канала за счет снижения числа переспросов. Устройство содержит: приемный блок, первый и второй элементы И, первый, второй и третий элементы ИЛИ, первый и второй блоки декодирования, первый, второй и третий элементы ЗАПРЕТ, первый элемент НЕ и счетчик стирания, а также информационные вход и выход устройства, его входы сброса и синхронизации и его выход переспроса, вход приемного блока. 1 ил.

Description

Изобретение относится к технике связи и вычислительной технике и может быть использовано в аппаратуре передачи данных.
Известно устройство защиты от ошибок [Авт. св. СССР №1683180 по МПК Н03М 13/00 от 04.04.1989 г.], содержащее приемный блок, информационные вход и выход и блок анализа принимаемой информации.
Недостатком этого устройства является относительно невысокое качество приема информации с значительным переспросом информации и снижением пропускной способности канала.
Наиболее близким по технической сущности к заявленному устройству защиты от ошибок (УЗО) является устройство защиты от ошибок по авторскому свидетельству №1765899 МПК Н03М 13/00 за 1992 г., бюл. №36, содержащее приемный блок, первый и второй элементы И, первый, второй и третий элементы ИЛИ, первый и второй блоки декодирования, первый, второй и третий элементы ЗАПРЕТ, элемент НЕ и счетчик стирания, входом устройства является вход приемного блока, информационный выход приемного блока соединен с первыми входами первых элементов ИЛИ и И, выход стираний приемного блока подключен к второму входу первого элемента ИЛИ, через первый элемент НЕ ко входу первого элемента И и к счетному входу счетчика стираний, вход обнуления которого является входом сброса устройства, при этом вход первого блока декодирования соединен с выходом первого элемента И, вход второго блока декодирования соединен с выходом первого элемента ИЛИ, а информационные выходы первого и второго блоков декодирования соединены с информационными входами первого и второго элементов ЗАПРЕТ соответственно, выходы первого и второго элементов ЗАПРЕТ соединены со входами второго элемента ИЛИ, выход которого соединен со входом третьего элемента ЗАПРЕТ, входы синхронизации первого и второго блоков декодирования объединены и являются входом синхронизации устройства, контрольные выходы первого и второго блоков декодирования подключены к запрещающим входам соответственно первого и второго элементов ЗАПРЕТ и к входам второго элемента И, выход переполнения счетчика соединен с входом третьего элемента ИЛИ.
Недостатком известного устройства является относительно невысокое качество приема информации, следствием чего является значительное число переспросов и недостаточная пропускная способность канала.
Техническим результатом и целью изобретения является повышение качества приема данных и повышение пропускной способности канала за счет снижения числа переспросов.
Указанный технический результат достигается тем, что устройство защиты от ошибок, содержащее приемный блок, первый и второй элементы И, первый, второй и третий элементы ИЛИ, первый и второй блоки декодирования, первый, второй и третий элементы ЗАПРЕТ, первый элемент НЕ и счетчик стирания, а также информационные вход и выход устройства, его входы сброса и синхронизации и его выход переспроса, информационным входом устройства является вход приемного блока, информационный выход которого соединен с первыми входами первых элементов ИЛИ и И, выход стираний приемного блока соединен со вторым входом первого элемента ИЛИ, со счетным входом счетчика стираний и через первый элемент НЕ с вторым входом первого элемента И, вход обнуления счетчика стираний является входом сброса устройства, при этом вход первого блока декодирования соединен с выходом первого элемента И, вход второго блока декодирования соединен с выходом первого элемента ИЛИ, а информационные выходы первого и второго блоков декодирования соединены с информационными входами первого и второго элементов ЗАПРЕТ соответственно, выходы первого и второго элементов ЗАПРЕТ соединены с соответствующими входами второго элемента ИЛИ, выход которого соединен с первым входом третьего элемента ЗАПРЕТ, входы синхронизации первого и второго блоков декодирования объединены и являются входом синхронизации устройства, контрольные выходы первого и второго блоков декодирования подключены к запрещающим входам соответственно первого и второго элементов ЗАПРЕТ и к первому и второму входам второго элемента И, выход переполнения счетчика соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, выход элемента ИЛИ соединен с выходом переполнения устройства, в устройство введены третий блок декодирования, четвертый элемент ЗАПРЕТ, второй элемент НЕ, и четвертый элемент ИЛИ, вход третьего блока декодирования соединен с выходом приемного блока, вход синхронизации третьего блока декодирования соединен со входом синхронизации устройства, а выход третьего блока декодирования соединен с информационным входом четвертого элемента ЗАПРЕТ, информационный выход которого соединен с первым входом четвертого элемента ИЛИ, контрольный выход третьего блока декодирования соединен с запрещающим входом четвертого элемента ЗАПРЕТ, с входом второго элемента НЕ и с третьим входом второго элемента И, выход второго элемента НЕ соединен с входом третьего элемента ЗАПРЕТ, информационный выход которого соединен со вторым входом четвертого элемента ИЛИ, выход которого является информационным выходом устройства, а выход третьего элемента ИЛИ является выходом переспроса устройства.
На фиг.1 представлена структурная схема устройства.
Устройство содержит приемный блок 1, первый - третий блоки декодирования 2, 3, 4, первый и второй элементы И 5, 6, первый - четвертый элементы ИЛИ 7, 8, 9, 10, первый - четвертый элементы ЗАПРЕТ 11, 12, 13, 14, первый и второй элементы НЕ 15, 16 и счетчик стираний 17, а также информационный вход 18, вход синхронизации 19, вход сброса 20, информационный выход 21, выход переспроса 22.
Устройство защиты от ошибок, содержащее приемный блок 1, первый и второй элементы И 5, 6, первый, второй и третий элементы ИЛИ 7, 8, 9, первый и второй блоки декодирования 2, 3, первый, второй и третий элементы ЗАПРЕТ 11, 12, 13, первый элемент НЕ 15 и счетчик стирания 17, а также информационные вход 18 и выход устройства 21, его входы сброса 20 и синхронизации 19 и его выход переспроса 22, информационным входом устройства является вход приемного блока, информационный выход которого соединен с первыми входами первых элементов ИЛИ 7 и И 5, выход стираний приемного блока 1 соединен со вторым входом первого элемента ИЛИ 7, со счетным входом счетчика стираний 17 и через первый элемент НЕ 15 с вторым входом первого элемента И 5, вход обнуления счетчика стираний является входом сброса устройства, при этом вход первого блока декодирования 2 соединен с выходом первого элемента И 5, вход второго блока декодирования 3 соединен с выходом первого элемента ИЛИ 7, а информационные выходы первого и второго блоков декодирования 2, 3 соединены с информационными входами первого и второго элементов ЗАПРЕТ 11, 12 соответственно, выходы первого и второго элементов ЗАПРЕТ 11, 12 соединены с соответствующими входами второго элемента ИЛИ 8, выход которого соединен с первым входом третьего элемента ЗАПРЕТ 13, входы синхронизации первого и второго блоков декодирования 2, 3 объединены и являются входом синхронизации устройства, контрольные выходы первого и второго блоков декодирования подключены к запрещающим входам соответственно первого и второго элементов ЗАПРЕТ 11, 12 и к первому и второму входам второго элемента И 6, выход переполнения счетчика соединен с первым входом третьего элемента ИЛИ 9, второй вход которого соединен с выходом второго элемента И 6, выход элемента ИЛИ 9 соединен с выходом переполнения устройства, в устройство введены третий блок декодирования 4, четвертый элемент ЗАПРЕТ 14, второй элемент НЕ 16, и четвертый элемент ИЛИ 10, вход третьего блока декодирования 4 соединен с выходом приемного блока 1, вход синхронизации третьего блока декодирования 4 соединен со входом синхронизации устройства, а выход третьего блока декодирования 4 соединен с информационным входом четвертого элемента ЗАПРЕТ 14, информационный выход которого соединен с первым входом четвертого элемента ИЛИ 10, контрольный выход третьего блока декодирования 4 соединен с запрещающим входом четвертого элемента ЗАПРЕТ 14, с входом второго элемента НЕ 16 и с третьим входом второго элемента И 6, выход второго элемента НЕ 16 соединен с входом третьего элемента ЗАПРЕТ 13, информационный выход которого соединен со вторым входом четвертого элемента ИЛИ 10, выход которого является информационным выходом устройства 21, а выход третьего элемента ИЛИ 9 является выходом переспроса устройства 22.
Все используемые в устройстве элементы представляют собой простейшую двоичную логику (кроме приемного блока 1 и блоков 2, 3, 4 декодирования), широко применяемую в российской промышленности.
В качестве приемного блока 1 может быть использован широко применяемый модем, имеющий схему анализа символов и выход стираний, на котором появляется одноименный сигнал при отрицательном анализе.
В качестве блоков 2, 3 и 4 декодирования могут быть использованы, также широко применяемые полиномиальные (алгебраические) схемы, которые реализуемы с помощью простейшей двоичной логики.
Устройство работает следующим образом.
Очередной символ принимаемой кодовой комбинации с информационного выхода приемного блока 1 поступает на вход блока декодирования 4 непосредственно, через элемент И 5 на вход блока декодирования 2 и через элемент ИЛИ 7 на вход блока декодирования 3. На второй вход элемента ИЛИ 7 и на второй вход элемента И 5 через элемент НЕ 15 поступает импульс с выхода стираний приемного блока 1, если достоверность принятого символа ниже заданной. На выходе элемента ИЛИ 7 вместо символа “0”, сопровождаемого символом стирания, формируется символ “1”, а на выходе элемента И 5 вместо символа “1”, сопровождаемого импульсом стирания, формируется символ “0”. Все остальные символы принимаемой комбинации записываются в блоки декодирования 2 и 3, а также в блок декодирования 4 без изменений.
Блоки декодирования 2, 3 и 4 накапливают поступающие символы на время приема всей кодовой комбинации и затем делением комбинации на ошибкообнаруживающий полином проверяют принадлежность принятой комбинации к множеству разрешенных. По сигналу цикловой синхронизации с входа 19 информационные символы с первых выходов блоков декодирования 2, 3 и 4 поступают на информационные входы ЗАПРЕТ 11, 12, 13, на запрещающие входы которых со вторых выходов блоков декодирования 2, 3 и 4 подается сигнал "ОШИБКА", если ошибкообнаруживающий полином обнаруживает ошибку.
Элементы ЗАПРЕТ 11, 12 и 13 производят выборку информации с выхода того блока декодирования 2, 3, 4, в котором не обнаружена ошибка.
Если принимаемый блоком 1 символ искажен и выработан импульс на выходе стираний, но информационное значение символа не изменилось, устройство по авт. св. №1765899 не обеспечит правильного приема кодограммы. Предлагаемое устройство за счет декодирования принимаемых данных блоком 4 обеспечит правильный прием кодограммы. Принятая информация поступит через элемент ИЛИ 10 на информационный выход устройства 21, а сигнал правильного декодирования кодограммы с контрольного выхода блока декодирования 4 через элемент НЕ 16, поступив на элемент ЗАПРЕТ 14, предотвратит передачу кодограмм из блоков декодирования 2 и 3 на выход устройства. Если же безошибочного декодирования кодограммы блоком 4 не случилось, все положительные возможности коррекции ассиметричных искажений и декодирования кодограмм блоками декодирования 2 и 3 остаются в силе.
Элемент И 6 формирует обобщенный сигнал “ошибка обнаружения”, если в блоках 2, 3, 4 одновременно обнаружена ошибка по результатам декодирования. Сигнал “ошибка обнаружения” поступает на вход элемента ИЛИ 9 для переспроса информации.
За время приема кодовой комбинации счетчик 17 суммирует количество посимвольных искажений и, если последнее превышает заданную величину, формирует на своем выходе сигнал “стирание кодограммы”, поступающий на вход элемента ИЛИ 9, который формирует сигнал переспроса на выходе 22.
Рассмотренное устройство в сравнении с прототипом обладает более высокой информативностью, так как в условиях функционирования реального дискретного канала, не только обеспечивает адаптивную коррекцию ассиметричных переходов “0” в "1" или “1” в “0”, но правильный прием искаженных символов, не изменивших своего значения. Сохраняя требуемую достоверность декодирования, данное устройство защиты от ошибок повышает качество приема данных и пропускную способность канала за счет снижения числа переспросов.

Claims (1)

  1. Устройство защиты от ошибок, содержащее приемный блок, первый и второй элементы И, первый, второй и третий элементы ИЛИ, первый и второй блоки декодирования, первый, второй и третий элементы ЗАПРЕТ, первый элемент НЕ и счетчик стирания, а также информационные вход и выход устройства, его входы сброса и синхронизации и его выход переспроса, информационным входом устройства является вход приемного блока, информационный выход которого соединен с первыми входами первых элементов ИЛИ и И, выход стираний приемного блока соединен со вторым входом первого элемента ИЛИ, со счетным входом счетчика стираний и через первый элемент НЕ с вторым входом первого элемента И, вход обнуления счетчика стираний является входом сброса устройства, при этом вход первого блока декодирования соединен с выходом первого элемента И, вход второго блока декодирования соединен с выходом первого элемента ИЛИ, а информационные выходы первого и второго блоков декодирования соединены с информационными входами первого и второго элементов ЗАПРЕТ соответственно, выходы первого и второго элементов ЗАПРЕТ соединены с соответствующими входами второго элемента ИЛИ, выход которого соединен с первым входом третьего элемента ЗАПРЕТ, входы синхронизации первого и второго блоков декодирования объединены и являются входом синхронизации устройства, контрольные выходы первого и второго блоков декодирования подключены к запрещающим входам соответственно первого и второго элементов ЗАПРЕТ и к первому и второму входам второго элемента И, выход переполнения счетчика соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, выход элемента ИЛИ соединен с выходом переполнения устройства, отличающееся тем, что в устройство введены третий блок декодирования, четвертый элемент ЗАПРЕТ, второй элемент НЕ, и четвертый элемент ИЛИ, вход третьего блока декодирования соединен с выходом приемного блока, вход синхронизации третьего блока декодирования соединен со входом синхронизации устройства, а выход третьего блока декодирования соединен с информационным входом четвертого элемента ЗАПРЕТ, информационный выход которого соединен с первым входом четвертого элемента ИЛИ, контрольный выход третьего блока декодирования соединен с запрещающим входом четвертого элемента ЗАПРЕТ, с входом второго элемента НЕ и с третьим входом второго элемента И, выход второго элемента НЕ соединен с входом третьего элемента ЗАПРЕТ, информационный выход которого соединен со вторым входом четвертого элемента ИЛИ, выход которого является информационным выходом устройства, а выход третьего элемента ИЛИ является выходом переспроса устройства.
RU2013124940/08A 2013-05-29 2013-05-29 Устройство защиты от ошибок RU2541851C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2013124940/08A RU2541851C2 (ru) 2013-05-29 2013-05-29 Устройство защиты от ошибок

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2013124940/08A RU2541851C2 (ru) 2013-05-29 2013-05-29 Устройство защиты от ошибок

Publications (2)

Publication Number Publication Date
RU2013124940A RU2013124940A (ru) 2014-12-10
RU2541851C2 true RU2541851C2 (ru) 2015-02-20

Family

ID=53289138

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2013124940/08A RU2541851C2 (ru) 2013-05-29 2013-05-29 Устройство защиты от ошибок

Country Status (1)

Country Link
RU (1) RU2541851C2 (ru)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1644392A1 (ru) * 1989-04-11 1991-04-23 Войсковая Часть 25840 Устройство защиты от ошибок
SU1735996A2 (ru) * 1990-02-05 1992-05-23 Таганрогский радиотехнический институт им.В.Д.Калмыкова Устройство декодировани циклических кодов
US7643558B2 (en) * 2003-03-24 2010-01-05 Qualcomm Incorporated Method, apparatus, and system for encoding and decoding side information for multimedia transmission

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1644392A1 (ru) * 1989-04-11 1991-04-23 Войсковая Часть 25840 Устройство защиты от ошибок
SU1735996A2 (ru) * 1990-02-05 1992-05-23 Таганрогский радиотехнический институт им.В.Д.Калмыкова Устройство декодировани циклических кодов
US7643558B2 (en) * 2003-03-24 2010-01-05 Qualcomm Incorporated Method, apparatus, and system for encoding and decoding side information for multimedia transmission

Also Published As

Publication number Publication date
RU2013124940A (ru) 2014-12-10

Similar Documents

Publication Publication Date Title
US20160080401A1 (en) Method and system for detecting unauthorized access attack
CN105187070A (zh) 一种曼彻斯特编码信号解码方法和装置
US11018699B2 (en) Method and apparatus for controlling interleaving depth
RU2485584C2 (ru) Способ и устройство для кодирования слов данных
CA2940789C (en) Method of synchronizing a fountain code transmitting end and receiving end
Wang et al. Reliable and secure memories based on algebraic manipulation correction codes
RU2541851C2 (ru) Устройство защиты от ошибок
US10009040B2 (en) Method and apparatus for identification and compensation for inversion of input bit stream in LDPC decoding
WO2016095569A1 (zh) 降低误检率的方法、装置及存储介质
US9621189B2 (en) Method and apparatus for identification and compensation for inversion of input bit stream in Ldpc decoding
Ge et al. Secure memories resistant to both random errors and fault injection attacks using nonlinear error correction codes
US20190081828A1 (en) Baud rate tracking and compensation apparatus and method
WO2020072129A8 (en) Continuous space-bounded non-malleable codes from stronger proofs-of-space
CN115834308A (zh) 一种跨时域通讯可纠错的曼彻斯特解码方法
US7903004B2 (en) Decoding apparatus and method
US9479148B2 (en) Serial data signal edge detection
CN104125035A (zh) Dci误检测筛查的方法和装置
RU2725699C1 (ru) Способ мягкого декодирования помехоустойчивого кода
KR102265052B1 (ko) 적응적으로 인터리빙 깊이를 결정하는 인터리빙 방법 및 장치
Kim et al. How to Kill the Second Bird with One ECC: The Pursuit of Row Hammer Resilient DRAM
CN110543790B (zh) 访问存储器的方法、装置、设备和计算机可读介质
RU2571605C2 (ru) Способ помехоустойчивого кодирования и декодирования цифровых данных
CN112994836A (zh) 一种检测方法、装置、终端和存储介质
CN104849733A (zh) 一种利用冗余法对导航电文误码进行纠错的方法
SU1765899A1 (ru) Устройство защиты от ошибок

Legal Events

Date Code Title Description
PD4A Correction of name of patent owner