SU1735996A2 - Устройство декодировани циклических кодов - Google Patents
Устройство декодировани циклических кодов Download PDFInfo
- Publication number
- SU1735996A2 SU1735996A2 SU904803273A SU4803273A SU1735996A2 SU 1735996 A2 SU1735996 A2 SU 1735996A2 SU 904803273 A SU904803273 A SU 904803273A SU 4803273 A SU4803273 A SU 4803273A SU 1735996 A2 SU1735996 A2 SU 1735996A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- control
- information
- inputs
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к технике св зи и может быть применено в системах передачи информации при построении дискретного канала (как декодирующее устройство кодов различной корректирующей способности с обнаружением ошибок). Цель изобретени - расширение функциональных возможностей путем кодировани кодов 1Р
Description
05 СП
to зъ
к
15к Фиг1
переменной длины Устройство содержит группу управл ющих входов кодер 2 полинома, перестраиваемый счетчик 3, коммутатор , канальный коммутатор 5, канальный выход 6 устройства , вход 7 управлени .декодированием устройства, вход В управлени кодированием устройства, ключ 9 упИзобретение относитс к технике св зи и может быть применено в систмах передачи информации при построении дискретного канала как декодирующее и кодирующее устройство кодов различной корректирующей способности с обнаружением ошибок
Известно устройство дл декодировани циклических кодов, содержащее первый и второй регистры, блок фазировани по тактам, первый и второй распределители импульсов, первый - п тый элементы И, блок декодировани блок вы влени ошибок, блок элементо И, первый и второй блоки элементов ИЛИ, первый, второй и третий элементы ИЛИ, первый и второй триггеры
Известное устройство можно приме- нить только дл декодировани кодов посто нно заданной корректирующей (способности и нельз использовать дл кодировани и декодировани кодов, корректирующа способность которых адаптивно измен етс при изменении помеховой обстановки в канале
Известно декодирующее устройство, содержащее первый - четвертый ре- гистры пам ти, первый и второй i счетчики, элемент ЗАПРЕТ, элемент И, сумматор по модулю два, блок сравнени , генератор кодовых слов, первый и второй ключи
Недостаток известного устройства состоит в ограниченных его функциональных возможност х Действительно известное устройство не может быть использовано при изменении длины кода в случае необходимости изменени его корректирующей способности.
Наиболее близким к предлагаемому устройство декодировани циклических кодов, содержащее кодер полинома, перестраиваемый счетчик, коммутатор, перестраиваемый регистр пам ти, генератор тактовых импульсов, элемент ИЛИ-НЕ, элемент Ис
17359964
равлени , информационный вход 10 устройства, сумматор 11 по модулю два, вычислитель 12 синдрома, пере- страиваемый регистр 13 пам ти, генератор 1 тактовых импульсов, группу информационных выходов устройства 15т -15)-.. элемент И 16, элемент ИЛИ-НЕ 17. 2 з„п ф-лы, 9 ил„
5
5
0
5
0
S
0
5
Известное устройство обладает недостатком , состо щим в следующем. При передаче сообщений различного назначени , например, команды телеуправлени , телесигнализации, сигналы телеметрии, аварийной сигнализации и прочее, используютс системы передачи дискретной информации, в приемопередающих комплектах которых необходимо наличие устройств защиты от ошибок, которые кодируют и декодируют информацию, передаваемую кодами переменной длины. Известные устройства предназначены дл передачи информации кодами посто нной корректирующей способности (посто нной длины ) , что ограничивает их функциональные возможности, в то врем как дл передачи сообщений различного назначени требуютс устройства, которые бы примен ли коды различной коррвк- тирующей способности.
Цель изобретени состоит в расширении функциональных возможностей путем кодировани кодов переменной длины
Цель достигаетс тем, что в устройство декодировани циклических кодов дополнительно введены сумматор по модулю два, ключ управлени и между информационным входом устройства и информационным входом коммутатора соответственно информационными входами и выходом введен канальный коммутатор, управл ющий вход и вход- выход которого вл ютс соответственно входом управлени декодированием и номинальным входом-выходом устройства, первый управл ющий вход и первый и второй информационные входы ключа управлени подключены соответственно к второму выходу перестраиваемого счетчика, второму информационному входу вычислител синдрома и второму информационному входу канального коммутатора, второй управ5t735396
л ющий вход которого объединен с одU п
ноименным входом ключа управлени и вл етс входом управлени кодированием устройства, третий управл ющий и информационные входы ключа управлени подключены соответственно к третьему выходу перестраиваемого счет чика и выходу сумматора по модулю два, первый и второй входы которого подключены соответственно к соответствующему выходу вычислител синдрома и информационному входу устройства . Канальный коммутатор содержит элемент ИЛИ и первый и второй элементы И, первые входы которых и первый и второй входы элемента ИЛИ вл ютс Ъэответственно первым и вторым информационными входами блока, выход элемента ИЛИ подключен к второму входу второго элемента И, выход которого подключен к второму входу первого элемента И и вл етс входом- выходом блока, выход первого элемента И подключен к информационному выходу блока. Ключ управлени содержит триггер, первый, второй и третий элементы И, причем первый управл ющий вход соединен с первым входом первого элемента И, второй вход которого соединен с вторым управл ющим входом ключа, а выход - с единичным выходом триггера, нулевой вход которого соединен с третьим управл ющим входом ключа, информационный вход которого соединен с первыми входами
второго и третьего элементов И, выход первого элемента И соединен с
первым информационным выходом ключа, а второй вход - с единичным выходом триггера, нулевой выход которого соединен с вторым входом третьего элемента И, выход которого соединен с вторым информационным выходом ключа управлени .
На фиг,1 приведена блок-схема устройства; на фиг,2 - функциональна схема кодера полинома; на фиг.З - функциональна схема перестраиваемого счетчика; на фиг Л - функциональна схема коммутатора; на фиг,5 функциональна схема канального коммутатора; на фиг,6 - функциональна схема ключа управлени ; на фиг„7 - функциональна схема вычислител
Синдрома; на фиг,8 - функциональна i
схема перестраиваемого регистра пам ти; на фиг.9 - временные диаграммы, по сн ющие работу устройства.
Блок-схема устройства декодировани (фиг01) содержит группу управл - ющих входов 1ц-1ь, кодер 2 полиномов, U перестраиваемый счетчик 3, коммутатор k, канальный коммутатор 5, канальный выход 6, вход 7 управлени декодированием , вход 8 управлени кодированием , ключ 9 управлени , информационт
ный вход 10, сумматор 11 по модулю два, вычислитель 12 синдрома. перестраиваемый регистр 13 пам ти, генератор Ik тактовых импульсов, группу информационных выходов ,
5 элемент И 16, элемент ИЛИ-НЕ 17.
Функциональна схема кодера 2 полинома (фиг.2) содержит группу управл ющих входов группу управл ющих выходов 18(-1Й7 соответственно
0 первый - п тый элементы И 19(
Функциональна схема перестраиваемого счетчика 3 (фиг.З) содержит группу управл ющих входов ., первый элемент ИЛИ 20, группу элементов
5 И 21,-215, второй элемент ИЛИ 22, формирователь 23 сигналов заднего фронта импульсов, первый 2k и второй 25 управл ющие выходы, элемент 26 задержки времени, третий управл ющий
о выход 27, тактовый вход 28, двоичный счетчик 29.
Функциональна схема коммутатора k (фиго ) содержит группу управл ющих входов группу элементов ИЛИ 304-30 j., информационный вход 31,
группу информационных выходов
32 4Функциональна схема канального коммутатора 5 (фиг,5) содержит канальный выход 6, первый 7 и второй 8 управл ющие входы, второй информационный вход 10, информационный выход 31 , первый 33 и второй 332 элементы И, первый информационный вход 3k, элемент ИЛИ 35
Функциональна схема ключа 9 управлени (фиг.6) содержит первый 8 и второй 2k управл ющие входы, третий управл ющий вход 27, информационный выход 3k, первый элемент И 36, триггер 37, информационный вход 38, второй 39 и третий АО элементы И, второй информационный выход А1„
0
5
Функциональна схема вычислител 12 синдрома (фиг о 7) содержит группу управл ющих входов , управл ющий вход 25, группу информационных входов , информационный
вход 41, группу элементов 42J-42- группу сумматоров по модулю два, группу триггеров , тактовый вход 45, группу информационных выходов 46,j-46a, информационный выход 47
«Функциональна схема перестраиваемого регистра 13 пам ти (фиг,8) содержит группу информационных выходов 15 -15i5 первый управл ющий вход 25, группу информационных входов 324, тактовый вход 45, триггеры kj, - , второй управл ющий вход 48, группу элементов И 49,-49,5, группу элементов ИЛИ 504-50э
Функциональные схемы кодера 2 полинома перестраиваемого счетчика 3, коммутатора 4, канального коммутатора 5, ключа 9 управлени , вычислител 12 синдрома и перестраиваемого регистра 13 пам ти приведены дл примера реализации устройства кодировани и декодировани циклических кодов (15,6), (14,6), (11,6), (10,6).
Элементы устройства декодировани циклических кодов взаимосв заны следующим .образом о
Входы группы управл ющих входов устройства соединены с входами групп управл ющих входов соответственно кодера 2 полинома, перестраиваемого счетчика 3 и коммутатора 4, информационный вход которого соединен с информационным выходом канального коммутатора 5, вход-выход которого соединен с шиной 6 канального входа-выхода устройства, первый управл ющий вход соединен с входом 7 управлени декодированием устройства , второй управл ющий вход - с входом-8 управлени кодированием устройства и первым управл ющим входом ключа 9 управлени , первый информационный вход - с первым информационным выходом ключа 9 управлени , а второй информационный вход - с информационным входом 10 устройства и первым информационным входом сумматора 11 по модулю два, информационны выход которого соединен с информационным входом ключа 9 управлени , информационный выход которого соединен с информационным входом вычислител
12 синдрома, второй управл ющий вход- ,-суправл ющих входов соединены с однос первым управл ющим выходом перест-именными входами первого элемента
раиваемого счетчика 3, третий уп-ИЛИ 20 и первыми ; входами соответ
равл ющий вход - с вторым управл ю-ствующих элементов И , выхощим выходом перестраиваемого счетчи-ды которых соединены с соответствую
й
10
15
20
25
7359968
ка 3, управл ющим входом вычислител синдрома 12 и пэрвым управл ющим входом перестраиваемого регистра 13 пам ти, группа информационных входов которого соединена с группой информационных выходов коммутатора 4 и группой информационных входов вычислител 12 синдрома, тактовый вход которого соединен с выходом генератора 14 тактовых импульсов и тактовыми входами перестраиваемого счетчика 3 и перестраиваемого регистра 13 пам ти, группа выходов которого соединена с группой информационных выходов устройства , а второй управл ющий вход соединен с выходом элемента И 16, первый вход которого соединен с третьим управл ющим выходом перестраиваемого счетчика 3, а второй вход соединен с выходом элемента ИЛИ-НЕ 17, (k-1) входов которого соединены соответственно с (k-1) выходами группы информационных выходов вычислител 12 синдрома, a k-и вход соединен с k-м информационным выходом группы вычислител 12 синдрома и вторым информационным входом сумматора 11 по модулю два, группа управл ющих входов вычислител 12 синдрома соединена с группой управл ющих выходов кодера 2 полинома„
В кодере 2 полинома первый вход 1 группы управл ющих входов соединен
$5 с первым выходом 18,) группы управл ющих выходов и первыми входами первого - четвертого элементов ИЛИ 194 второй вход 1 соединен с вторыми входами первого 19 и третьего 19j
® элементов ИЛИ, выходом 18 группы управл ющих выходов кодера и первым входом п того элемента ИЛИ 195, третий вход 19 соединен с вторыми входами второго 19Z, четвертого 194
3 и п того 19$- элементов ИЛИ, четвертый вход 14 соединен с третьими входами четвертого 194 и п того элементов ИЛИ 195 выходы первого - п того элементов ИЛИ 19 g-соединены соответственно с выходами и 18/ группы выходов кодера 2.
В перестраиваемом счетчике 3 первый - четвертый входы группы ;
30
50
1
щими входами второго элемента ИЛИ 22, выход которого соединен с входом формировател 23 сигнала заднего фронта импульса, выход элемента И 21$ соединен с первым управл ющим выходом 24 перестраиваемого счетчика 3, второй управл ющий выход 25 которого соединен с выходом элемента 26 задержки, третий управл ющий выход 27 соединен с выходом формировател 23 сигнала и входом элемента 26 задержки, а тактовый вход 28 - с тактовым входом счетчика 29, вход сброса которого соединен с выходом первого элемента ИЛИ 20, первый пр мой выход соединен с вторыми .входами элементов И 21 - и 21 и первым входом элемента И 21g:, первый инверсный выход соединен с вторыми входами элементов И 212 и 214, второй пр мой выход - с третьими входами элементов И и вторым входом элемента И 21 5, третий пр мой выход - с четвертыми входами элементов И 21( и 212 и с третьим входом элемента И 21, третий инверсный выход - с четвертыми входами элементов И 21 и 21., четвертый пр мой выход - с п тыми входами элементов И 21 (-21,, а четвертый инверсный выход - с четвертым входом элемента И 21 у,
В коммутаторе 4 входы 1(1 1,4) группы управл ющих входов соединены с первыми входами элементов И 30; группы, вторые входы которых соединены с информационным входом 31, а выходы - с выходами 32, группы информационных выходов коммутатора 4
В канальном коммутаторе 5 первый управл ющий вход 7 соединен с первым входом первого элемента И 33, второй управл ющий вход Я соединен с первым входом второго элемента И 33 выход которого соединен с входом-выходом 6 канального коммутатора 5 и вторым входом первого элемента И выход которого соединен с информаци-г онным выходом 31 коммутатора 5 первый 34 и второй 10 информационные входы которого соединены-с первым и вторым входами элемента ИЛИ 35 выход которого соединен с вторым входом второго элемента И 33Ј.
В ключе 9 управлени первый управл ющий вход 8 соединен с первым входом первого элемента И 36, второй вход которого соединен с вторым управл ющим входом 2 ключа 9, а выг
3599610
- ход - с единичным входом триггера 37, нулевой вход которого соединен с третьим управл ющим входом ключа 9, информационный вход 38 которого соединен с первыми входами второго 39 и третьего 40 элементов И, выход первого элемента И 39 соединен с первым информационным выходом 34 ключа 9, а второй вход - с единичным выходом триггера 37, нулевой выход которого соединен с вторым входом третьего элемента И 40, выход которого соединен с вторым информационным выходом 41 ключа 9 управлени .
В вычислителе синдрома 12 входы 18 -, (,7) группы управл ющих входов соединены соответственно с первыми входами элементов И , выходы
10
15
30
35
20 которых соединены с первыми входами сумматоров по модулю два 43, а вторые входы объединены и соединены с информационным входом 4j , тактовые входы триггеров 44, (,9) объеди25 нены и соединены с тактовым входом 45 вычислител 12 синдрома, управл ющий вход 25 которого соединен с входами установки в ноль триггеров 44j, входы группы информационных входов соединены с вторыми входами соответствующих сумматоров по модулю два ., выход сумматора 43 соединен с входом записи триггера 44, выход которого соединен с выходом 46 вычислител 12 синдрома и третьим входом сумматора 43г, выход которого соединен с входом записи триггера 442, выход которого соединен с выходом 4f группы выходов вычислител 112 синдрома, дом записи триггера 44 , выход которого соединен с выходом 46- вычислител 12 синдрома и входом записи .. триггера 44, выход которого соединен с выходом 46ф и третьим входом
45 сумматора 43д, выход которого соединен с входом записи триггера 44, выход которого соединен с выходом ,
третьим входом сумматора 43 выход которого соединен с входом записи
5С триггера 44б, выход которого соединен с выходом 46g и вторым входом сумматора 435, выход которого соединен с входом записи триггера 44, выход которого соединен с выходом 46 7 груп55 пы выходов и вторым входом сумматора 43g, выход которого соединен с входом записи триггера 44. выход которого соединен с выходом 46g группы выходов
и вторым входом сумматора 43/ вы
ход
которого соединен чч,
входом записи триггера чча, выход которого соединен с выходом Чб« группы выходов . вычислител 12 синдрома.
В перестраиваемом регистре 13 пам ти тактовый вход ЧЬ соединен с тактовыми входами триггеров 1& та товые входы которых соединен с тактовым входом 45 регистра 13, первый управл ющий вход 25 которого соединен с входом сброса триггеров ч7 - 47,5- второй управл ющий вход ч8 - с первыми входами элементов И , выходы которых соединены с соответствующими выходами группы информационных выходов регистра 13, входы 32; () группы информационных входов которого соединены с первыми входами элементов ИЛИ 50., а выход 32 г группы информационных входов - с входом записи триггера 47 , выход которого соединен с вторым входом элемента И 49 j, вторым входом элемента ИЛИ 50{, выход которого соединен с входом записи триггера Ч72, выход которого соедине с вторым входом элемента.И Ч92, входом записи триггера 47$, выход которого соединен с вторым входом элемента И 49 и входом записи триггера 47 4. выход которого соединен с вторым входом элемента И . и вторым входом элемента ИЛИ 50 2, выход которого соединен с входом записи триггера Ч75, выход которого соединен с вторым входом элемента И 49 и вторым входом элемента ИЛИ 50$, выход которого соединен с входом записи триггера 47$, выходы триггеров 49 (,14) соединены соответственно с вторыми входами элементов И 49; и входами записи триггеров 49 + , выход триггера ч8 $ соединен с вторы входом элемента И Ч915.
Устройство работает следующим образом.
Вначале рассмотрим обобщенный алгоритм . Устройство может работать в режимах кодировани и декодировани . Выбор режима зависит от наличи сигналов на управл ющих входах 8 (декодировани ) и 7 (кодировани ),
В режиме декодировани сигнал задани режима работы подаетс на управл ющий вход 7 устройства, затем поступает на первый управл ющий вход линейного коммутатора 5 (фиг.5), в котором осуществл етс подключение
5
5
0
5
С
5
0
5
шины 6 (подключение устройства к каналу св зи) к информационному выходу канального коммутатора 5° Таким образом обеспечиваетс ввод принимаемой из канала св зи кодовой комбинации (от канального выхода 6) в устройство . На входы 1j (,p) группы управл ющих входов подаетс сигнал управлени , несущий информацию о номере корректирующего кода, примен емого в данный момент времени дл передачи информации. Кодер 2 полинома в зависимости от поступающего управл ющего сигнала выдает на группу управл ющих входов вычислител синдрома 12 сигналы, которые несут информацию об образующем полиноме„ Кроме того, сигнал управлени от входа 1 постут пает на i-й управл ющий вход коммутатора Ч, в котором осуществл етс коммутаци (фиг.ч) цепи информационного выхода 31 канального коммутатора 5 через соответствующий элемент И на выход 32; коммутатора Ч. Таким образом принимаема информаци передает через коммутатор Ч на 1-е входы группы информационных входов 32; вычислител 12 синдрома и перестраиваемого регистра 13 пам ти. Кроме того, сигнал управлени от входа 1 поступает на i-й вход группы управл ющих входов перестраиваемого счетчика 3, который по передаваемому переднему фронту этого сигнала обну-- л етс , а затем отсчитывает такты, задаваемые генератором k тактовых импульсов, который выдает импульсы со скважностью, равной двум.
Под воздействием генератора 1ч импульсов, подаваемых на тактовые входы вычислител 12 синдрома и перестраиваемого регистра 13 пам ти, происходит процесс декодировани информации (вычислени остатка от делени прин того кодового слова на образующий полином, называемый синдромом) в вычислителе 12 синдрома и одновременна запись ее в регистр 13 пам ти. На n-м такте (п - длина кода) счетчик 3 с третьего управл ющего выхода 27 по заднему фронту импульса выдает сигнал опроса , который поступает на второй вход элемента И 16, на первый вход которого поступает логическа единица с вы хода элемента ИЛИ-НЕ 17, если синдром равен нулю, или логический ноль, если синдром не равен нулю. Если ин
131
формаци не содержит обнаруживаемых кодом ошибок, то на выходе элемента И 16 будет единица, котора поступает на второй управл ющий вход 8 регистра 13 пам ти и разрешает выдачу информации на выходы устройства . Если же в коде обнаружитс ошика , то на второй управл ющий вход 8 регистра 13 пам ти поступает ноль и информаци не выдаетс получателю (синдром не равен нулю).
На n-м такте генератора 1А по заднему фронту сигнала с небольшой задержкой во времени с второго управл ющего выхода 25 счетчика 3 подаетс импульс на управл ющий вход вычислител 12 синдрома и первый управл ющий вход перестраиваемого регистра 13 пам ти, в которых элементы пам ти устанавливаютс в исходное состо ние. Устройство вновь готово к декодированию очередной кодовой комбинации
В режиме кодировани сигнал управлени подаетс на управл ющий вход 8 канального коммутатора 5, в котором осуществл етс подключение первого З и второго 10 информационных входов к шине 6 устройства Так обеспечиваетс вывод формируемой устройством кодовой комбинации в канал св зи. Кроме того, сигнал управлени от входа 8 поступает на первый управл ющий вход 8 ключа 9 управлени , разреша прием управл ющих сигналов поступающих на второй управл ющий вход ключа 9 с первого управл ющего выхода счетчика 3.
На входы 1; (,р) группы управл ющих входов подаетс сигнал управлени , несущий информацию о номере корректирующего кода, примен емого в данный момент дл передачи информации . Кодер 2 полинома в зависимости от поступившего управл ющего сигнала выдает на группу управл ющих входов вычислител 12 синдрома сигналы, которые несут информацию об образующем полиноме Кроме того, сигнал управлени от входа 1; поступает на 1-й вхо группы управл ющих входов счетчика 3, который по переднему фронту этого сигнала сбрасываетс в ноль, а затем отсчитывают такты, задаваемые генератором 14, скважность импульсов которого равна двум,
Процедура кодировани реализуетс в соответствии с соотношением
0
s
0
5
996
0
5
0
С
5
И
I/
а(х) с(х)х + г(х) где а(х)
)
кодовый полином циклического кода (образующий полином ); с(х) - полином информационных
символов;
к - степень образующего полинома g(x), равна телу контрольных символов кода; г(х) - полином контрольных символов , равный остатку от делени полинома с(х)хк на полином g(x), В течение первым m тактов (где m - число информационных сисоолов в коде) происходит .выдача информационных символов, поступающих от информационного входа 10 в устройство через канальный коммутатор 5 (элементы ИЛИ 35 и И 33 на фиг.5) на шину 6 подключени к каналу св зи и одновременно происходит процесс вычислени с помощью сумматора 11 по модулю два и вычислител 12 синдрома полинома г(х), коэффициентами которого вл ютс контрольные символы кода. При этом ключ 9 управлени подключает выход сумматора 11 к первому информационному входу 1 вычислител 12 синдрома.
На (т+1)-м такте перестраиваемый счетчик 3 с первого выхода 2k выдает сигнал, под действием которого ключ 9 управлени подключает выход сумматора 11 к первому информационному входу канального коммутатора 5 (фиг,5)о В течение к последующих тактов (с(т+1)-го по n-й такт) контрольные символы из вычислител 12 синдрома через сумматор 11, ключ 9 управлени ,- канальный коммутатор 5 выдаютс на шину подключени устройства к каналу св зи. На n-м такте генератора 1 по заднему фронту CHI- нала с небольшой задержкой во време ни с второго выхода счетчика 3 (выход 25 на фиг„3) подаетс импульс на третий вход ключа 9 управлени и вход вычислител 12 синдрома, в которых элементы пам ти устанавливаютс в исходное состо ние, Устройство вновь готово к кодированию очередной кодовой комбинации,
В качестве примера подтверждени работоспособности устройства рассмотрим реализацию блоков 2,3,,12 и 13 и функционирование, устройства
где а - сигнал на выходе кодера /.
полинома,
причем а, у4;аа у1 + у2;а,т а
0; а5 у + аб у + + Уг + У45 а7 у, + у3 + у4 ; а&
B.Q
У2 а,
УЗ;
110
1.
В кодере 2 полинома (сЬиг.2) логика соединений входов 1 с выходами 18 и входами элементов ИЛИ 19 соответствует логическим функци м а, а и а6 - а.
Соответственно определ ютс длины кодов п 15, Пг 14, п 11, П4 0 поэтому в перестраиваемом регистре 13 пам ти (Лиг.Р) информаци от входа подаетс на вход зписи триггера W(, от входа . н вход записи триггера kj через элемент ИЛИ 50, от входа на вхо записи триггера 7$ через элемент ИЛИ 50, от входа 3 - на вход записи триггера 7б через элемент ИЛИ 50j. В перестраиваемом счетчике 3 (фиг.З) при сигнале на входе 1 на
1 5-м такте генератора 17 сигнал по вл етс на выходе 27, т.е. элемент И 21 срабатывает при наборе 1111 в счетчике 29 При сигнале на входе 1г на выходе 27 по витс сигнал на такте генератора 17. т.е. элемент И 21й сработает при наборе 1110. При сигнале на входе 1 по витс сигнал на выходе 27 на 11-м такте, так как
элемент И 21з сработает при наборе 1011, а при сигнале на входе сигнал на выходе . / по витс на 10-м такте генератора 17, так как элемент И 2Ц сработает при наборе 10VO в счетчике 29° В соответствии с описанным выше алгоритмом работы устройства сигнал на третьем управл ющем выходе 27 будет по вл тьс всегда по окончании n-го такта, а на втором управл ющем выходе 25 - с небольшой задержкой во времени. Так как на первом управл ющем выходе 2Ц сигнал снимаетс на (т+1)-м такте , то дл всех четырех ко.лов ()
элемент И сработает на наоор 0111 в счетчике 29
В соответствии вилам полиномов В, (х) - ) реализованы св зи в вычислителе синдрома 12, на элементах которого осуществл етс и полу чение контрольных элементов г(х) в режиме кодировани . Соответствующие выходы коммутатора 32 подключены ко входам соответствующих полусумматоров 43, а входы группы управл ющих входов 18 через элементы И 42 реализуют схему делени на образующий полином кода, индекс которого соответстЕ)ует индексу сигнала по входу 1 о
В режиме кодировани сигнал подан на вход 7 устройства. Пусть на входы 1 подан управл ющий сигнал 0001, что говорит о том, что дл передачи следует применить код с полиномом .(x) (фиг.9). На выходах 184 и 185 кодера 2 полинома будут сигналы, откроетс элемент И ЗП4 коммутатора 4 (фиг.) и будет подготовлен элемент И 214 в счетчике 3. Пусть на шину 6 подключени к каналу св зи последовательно поступает кодова комбинаци 111111110, Она также поступает и на вход 6 -сьнального коммутатора 5, в котором открыт элемент И 33 и кодова комбинаци проходит на выход 31, затем через элемент И 304 коммутатора 5 поступает на вход 32 ф регистра 13 пам ти и на вход 32,j. вычислител 12 синдрома, За дес ть тактов генератора 1 эта комбинаци будет записана в триггеры 7(,7 регистра 13, а в вычислителе 12 синдрома будет осуществлено деление полинома кодовой комбинации на образующий полином g4(x). На 10-м такте на выходе 27 счетчика 3 по витс импульс опроса, так как на выходах 45- 46 а вычислител 12 синдрома будут нули, то элемент И 16 будет открыт. На вход 48 регистра 13 пам ти поступит сигнал и информаци будет выдана получателю. Затем с задержкой , необходимой дл считывани информации , с выхода 25 счетчика 3 будет подан сигнал, который по соответствующим управл ющим входам 25 сбросит в ноль триггеры 44 вычислител 12 синдрома и триггеры 4 регистра 13-.
Пусть на шине подключени к каналу св зи 6 будет кодова комбинаци с ошибкой 1111110101. В вычислителе
12 синдрома эта комбинаци будет рлч делена на полином g,j(x). На выходе логического элемента ИЛИ-HF. 17 не будет потенциала и элементы И 49 регистра 13 пам ти будут заперты. Информаци с выходов 15 получателю выдана не будет,
В режиме кодировани на вход 8 упQ равлени подаетс сигнал. От информационного входа 10 поступает информаци в виде символов 111111. Информационные символы через сумматор 11 по модулю два и ключ 9 управлени
5 поступают на информационный вход 41 вычислител 12 синдрома, в котором в течение 6 тактов будет осуществлен поиск контрольных элементов кода.
Затем на такте в ключе управле0 ни 9 будет открыт элемент И 36 и
триггер 37 будет установлен в единичное состо ние. Будет открыт элемент И 39 ключа 9о Таким образом, в течении первых 6 тактов информационные
5 символы кода 1lil11 от информационного входа 10 в канальном коммутаторе 5 через элемент ИЛИ 35 и элемент И 33. будут поданы на шину подключени к каналу 6 св зи. Затем в течеQ нии следующих 4 тактов сформированные в вычислителе синдрома 12 контрольные символе кода 1101 с информационного выхода 46с) через сумматор 11 по модулю два и ключ 9 управлени будут поданы на первый информацион5 ный вход 3 i канального коммутатора 5 и через элементы ИЛИ 35 и И 33 ||а шину 6 подключени к каналу св зи. Таким образом, в канал на соответствующие схему модул ции будет
подана кодова последовательность,
Claims (3)
- Формула изобретени1 Устройсто декодировани цикли- 5 ческих кодов по авт.св. N 1496009, отличающеес тем, что, с целью расширени функциональных возможностей , за счет кодировани кодовпеременной длины, в него введены сумматор по модулю два, ключ управлени и между информационным входом устройства и информационным входом коммутатора соответственно информационными входом и выходом введен канальный коммутатор, первый управл ющий вход и вход-выход которого вл ютс соответственно входом управлени декодированием и номинальным входом-выхо05лом устройства, первый управл ющий вход и первый и второй информационные выходы ключа управлени подключены соответственно у второму выходу перестраиваемого счетчика, второму информационному входу вычислител синдрома и второму информационному входу канального коммутатора, второй управл ющий вход которого объединен с одноименным входом ключа управлени и вл етс входом управлени кодиро- ванием устройства, третий управл ющий и информационный входы ключа управлени подключены соответственно к третьему выходу перестраиваемого счетчика и выходу сумматора по модулю два, первый и второй входы которого подключены соответственно к соответствующему выходу вычислител , синдрома и информационному входу устройства,
- 2 „ Устройство по п.2, отличающее с тем, что канальный коммутатор содержит элемент ИЛИ и первый и второй элементы И, первые входы которого и первый и второй входы элемента ИЛИ вл ютс соответствен- но первым и вторым управл ющими и, первым и вторым информационными входамиолока, выход элемента ИЛИ подключен к второму входу второго элемента И, выход которого подключен к второму , входу первого элемента И и вл етс входом-выходом блока, выход первого элемента И подключен к информацион-з ному выходу блока.
- 3. Устройство по п„1, о т л и ч а0 ю щ е е с тем, что ключ управлени содержит триггер, первый, второй и третий элементы И, причем первый управл ющий вход соединен с первым входом первого элемента И, второй5 ВХ°Д которого соединен с вторым управл ющим входом ключа, а выход соединен с единичным входом триггера, нулевой вход которого соединен с третьим управл ющим входом ключа, информа-0 ционный вход которого соединен с первыми входами второго и третьего элементов И, выход первого элемента И соединен с первым информационным выходом ключа, а второй вход - с единич- 5 ным выходом триггера, нулевой выход которого соединен с вторым входом третьего элемента И, выход которого соединен с вторым информационным выходом ключа управлени .1в.или91I28Фиг. 5зг, г Жз23 iФиг. 552Ф-г.6ДТие.7,5,.в
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU904803273A SU1735996A2 (ru) | 1990-02-05 | 1990-02-05 | Устройство декодировани циклических кодов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU904803273A SU1735996A2 (ru) | 1990-02-05 | 1990-02-05 | Устройство декодировани циклических кодов |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1496009A Addition SU466598A1 (ru) | 1970-11-25 | 1970-11-25 | Способ реостатного торможени электропривода с асинхронными двигател ми |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1735996A2 true SU1735996A2 (ru) | 1992-05-23 |
Family
ID=21502413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU904803273A SU1735996A2 (ru) | 1990-02-05 | 1990-02-05 | Устройство декодировани циклических кодов |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1735996A2 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2541851C2 (ru) * | 2013-05-29 | 2015-02-20 | Открытое акционерное общество "Головное системное конструкторское бюро Концерна ПВО "Алмаз-Антей" имени академика А.А. Расплетина" (ОАО "ГСКБ "Алмаз-Антей") | Устройство защиты от ошибок |
-
1990
- 1990-02-05 SU SU904803273A patent/SU1735996A2/ru active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 1496009,. кл. Н 03 М 13/00, 1987. it * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2541851C2 (ru) * | 2013-05-29 | 2015-02-20 | Открытое акционерное общество "Головное системное конструкторское бюро Концерна ПВО "Алмаз-Антей" имени академика А.А. Расплетина" (ОАО "ГСКБ "Алмаз-Антей") | Устройство защиты от ошибок |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1735996A2 (ru) | Устройство декодировани циклических кодов | |
| US4718059A (en) | Method of transmitting information in a digital transmission system | |
| US4980884A (en) | Pulse duration digital multiplexing system with progressively incremented pulse lengths | |
| RU2108667C1 (ru) | Способ кодирования и декодирования данных для системы персонального радиовызова и декодер для системы персонального радиовызова | |
| SU1541651A1 (ru) | Устройство дл передачи и приема информации | |
| CA2020343C (en) | Time-division multiplex communication system with a synchronizing circuit at the receiving end which responds to the coding of words inserted in the transmitted information | |
| SU1051709A1 (ru) | Устройство дл декодировани двоичных кодов Хемминга | |
| SU1229970A1 (ru) | Устройство дл определени достоверности передачи бинарной информации | |
| SU653743A1 (ru) | Устройство декодировани | |
| RU2019045C1 (ru) | Адаптивная система передачи информации | |
| SU1596475A1 (ru) | Устройство цикловой синхронизации | |
| RU2197061C2 (ru) | Способ передачи информации | |
| SU1177940A1 (ru) | Устройство для передачи информации псевдослучайными сигналами | |
| RU1829122C (ru) | Устройство фазового пуска рекуррентной последовательности | |
| SU1679644A1 (ru) | Система для передачи и приема дискретной информации | |
| SU1283977A1 (ru) | Кодирующее устройство | |
| SU1156111A1 (ru) | Устройство телеуправлени | |
| SU1320875A1 (ru) | Декодер сверточного кода (его варианты) | |
| SU1354437A1 (ru) | Устройство дл передачи многочастотных сигналов | |
| SU1087989A1 (ru) | Функциональный преобразователь число-импульсного кода | |
| SU498751A1 (ru) | Устройство цикловой синхронизации дл групповых кодов | |
| SU788423A1 (ru) | Стартстопное приемное устройство | |
| RU2169431C1 (ru) | Устройство адаптивного кодирования и декодирования | |
| SU1702409A1 (ru) | Устройство дл приема и передачи информации | |
| RU1777146C (ru) | Многоканальное устройство дл сопр жени абонентов с ЦВМ |