SU1661772A1 - Устройство дл контрол хода микропрограмм - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может использоватьс  в системах функционального диагностировани  ЭВМ. Цель изобретени  - повышение достоверности контрол . Устройство содержит регистры 1,1 - 1.N, 3, 4, блок 5 сложени  по модулю два, блок 7 сравнени , параллельный сигнатурный анализатор (ПСА) 6, блок 8 пам ти и элемент И 9. Особенностью устройства  вл етс  то, что на линейных участках микропрограммы ПСА работает как генератор M-последовательности, что позвол ет уменьшить число необнаруживаемых неправильных переходов в контролируемой микропрограмме. 1 ил.

Description

оэ

О5

j ю

Изобретение относитс  к вычислительной технике и может использоватьс  в системах функционального диагностировани  ЭВМ.

Цель изобретени  - повышение достоверности контрол .

На чертеже приведена функциональ- схема устройства.

1 Устройство содержит группу регист- ррв 1.1-1.П, группу входов 2 записи, регистры 3 и 4, блок 5 сложени  по мЬдулю два, параллельный сигнатурный анализатор 6, блок 7 сравнени , блок 8, пам ти, элемент И 9, группы 10.1- 10.п, 11,12 информационных входов, тактовые входы 13 и 14, вход 15 раз- р ешени  выдачи результата, вход 16 Задани  режима, выход 17 сигнала ошибки и вход 18 начальной установки.

Сущность изобретени  состоит в , что дл  достоверного кодировани  ершин граф - схемы алгоритма (ГСА) микропрограммы применен параллельный Сигнатурный анализатор в режиме ге- нератора периодической последовательности . При неизменных значени х по- фенциалов на входах ПСА 6 на его выходе генерируетс  периодическа  последовательность , период которой зависит от вида характеристического полинома. При определенном выборе полинома така  последовательность имеет период 2т-1, где т - степень характеристического полинома, и носит название М-последовательности.

В устройстве основным рабочим режимом ПСА  вл етс  режим генерации М-последовательности. Разр дность ПСА выбираетс  из соотношени  NЈ2-1, где N - количество вершин ГСА. Сигнал коррекции на каждом такте подбираетс  так, чтобы сигналы на параллельных входах ПСА были равны нулю.

Весь период генерации расчлен ет- с  на участки, длина которых определ етс  длиной линейных участков, на которые может быть расчленена исполн ема  ГСА. Пор док расчленени  носит произвольный характер. Затем обеспечи ваетс  подстройка ПСА при переходе от одного линейного участка к другому так, чтобы на каждом участке генерировалс  уникальный фрагмент числовой последовательности.

Тем самым устанавливаетс  взаимнооднозначное соответствие между вершинами ГСА и представл ющими их состо ни ми ItCAs что создает предпосылки

дл  качественного контрол  хода микропрограмм .

Выделим ошибки двух типов. Ошибки первого типа сопровождаютс  искажением сжимаемых управл ющих сигналов. Ошибки второго типа могут не вызыват такого искажени , но приводить к неверным переходам в микропрограмме. Принцип контрол  ошибок первого типа состоит в том, что их про вление приводит к формированию ненулевого сигнала на входе ПСА, который тем самым измен ет режим работы.

Поэтому к моменту контрол  его состо ние отлично от законного эталонного . Принцип контрол  ошибок второго рода состоит в том, что при несанкционированном переходе продолжаес  генераци  того фрагмента М - послдовательности , который запланирован дл  соответствующего участка. Это также вы витс  при сравнении с эталоном .

Устройство работает следующим образом .

Сигнал начальной установки на входе 18 устройства поступает на одноименный вход анализатора 6, перевод  его в единичное состо ние.

Единичные коды поступают на старшие разр ды адреса блока 8, в котором в данной  чейке хранитс  код 1UO...OO. Единичный разр д этого кода с выхода разрешени  подстройки поступает на вход элемента И 9, на втором входе которого установлен разрешающий потенциал с входа 16 устройства , а с выхода элемента И 9 на тактовый вход регистра 4. Нулевые разр ды с выходов блока 8 поступают на входы регистра 4 и записываютс  в нем. Устройство готово к работе.. I

На группы информационных входов 10,1 -10.п поступают контролируемые сигналы с различных выводов объекта контрол  микропрограммного устройств управлени . Код на группу информационных входов 11 поступает о выходов пол  коррекции регистра микрокоманды объекта контрол . Обозначим D. i-тую группу входов блока 5, его выход Y, а К - состо ние группы входов 12 коррекции устройства. Запишем услови , определ ющие значение сигнала на группе входов 11 коррекции: , © D4. Тогда при D.,K и , , © Dz© K).

51

Дл  обеспечени  нормальной работы устройства сигналы на входы 2,13 подаютс  одновременно.

Таким образом, устройство работае на линейных участках ГСА.

В условных вершинах одно значение сигнала логического услови  вызывает переход на новый линейный участок , а при другом сохран етс  следование в рамках прежнего линейного участка. Сигнатура вершины ветвлени  с выходов анализатора 6 поступает на старшие разр ды адреса блока 8. На его младший разр д адреса поступает анализируемое логическое условие. При соответствующем его значении с выхода разрешени  подстройки через элемент И 9, открытый сигналом системной синхронизации через вход 14 устройства, поступает сигнал на тактовый вход регистра 4, а на его входы данных подаютс  значени  кода подстройки П с одноименного выхода блока 8.

На выходе блока 5 формируетс  код

® DЈ © К ©П, который параллельно загружаетс  в анализатор 6, устанавлива  его в исходное состо ние дл  отработки нового линейного участка .

Управл ющие сигналы на входах 13 и 18 отсутствуют, а на входе 2 имеют активное значение. Здесь .по-прежнему

,

D2, откуда следует и код

подстройки равен начальному значению сигнатуры нового линейного участка.

Отметим следующую особенность. После первой подстройки в ветвлении в регистре 4 фиксируетс  определенный дл  данной ветви код П: . Поэтому затем при движении по линейному участ- ку входной код анализатора 6 равен , © Da © К © П j. Дл  получени  как и прежде услови  необходимо код коррекции задать равным (© П: . Это выражение  вл етс  общим дл  вычислени  кода коррекции в вершинах, следующих за ветвлением на новом линейном участке.

Дл  случа  схождени  ветвей рассмотрим работу устройства при движении по той ветви, которой соответствует завершение линейного участка. Последн   вершина перед вершиной схождени   вл етс  местом безусловной подстройки, а предпоследн   - местом безусловной коррекции. Дл  выполнени  контрол  на группу 1 инфор0

5

0

5

мационных входов устройства подаетс  эталонный код, который в блоке 7 сравниваетс  с состо нием анализатора 6, в результате под действием сигнала на входе 15 поступает на выход 17 сигнала ошибки устройства.

Процесс генерации в ПСА 6 при этом не искажаетс .

После выполнени  этой микрокоманды на старших разр дах адреса блока 8 сформирован код,  вл ющийс  признаком, безусловной подстройки. Код подстройки подаетс  на входы данных регистра 4, а сигнал разрешени  подстройки поступает на первый вход элемента И 9. ; В следующей микрокоманде выполн етс  подстройка ПАС. Дл  этого подаютс  управл ющие сигналы на входы 2 и 14. В ПСА 6 параллельно заноситс  код + D + К + П. Причем дл  данной вершины © D. и тогда код подстройки равен состо нию ПСА 6, которое нужно установить в вершине схождени .

Контроль микропрограммы может выполн тьс  в любых микрокомандах. Дл  этого необходимо своевременно выставить эталонное значение на входах 12 и подать сигнал разрешени  на вход 15 устройства.

При искажении управл ющих сигналов, формируемых на i-м такте микрокоманды, на входы 10.1-Ю.п устройства поступает искаженный код. Следствием этого будет неравенство нулю входного кода ПСА на этом такте, что вызывает изменение генерируемой последовательности . Такое изменение обнаруживаетс  при первом сопоставлении с эталоном. Существенным  вл етс  то, что анализируемые выводы микропроцессорного устройства не ограничены адресной шиной , а могут включать выходы регист- с ра микрокоманд, а также любые другие выводы, сигналы которых однозначно св заны с исполн емой микрокомандой.

Рассмотрим процедуру обнаружени  ошибок перехода. Неверный переход не о оказывает вли ни  на работу ПСА, так как на входы последнего продолжают поступать нулевые входные сигналы. Выделим как наиболее сложный случай ошибочный переход между двум  сход - 5 щимис  ветв ми. Если длины участков, пройденных по ветв м, при ошибке и без нее различны, то после схождени  любое сравнение с эталоном вы вл ет ошибку, так как количество тактов

0

5

0

генерации по верному пути и по пути, пройденному в результате ошибки, не совпадают. Даже если схема в результате ошибки отработала то же количество тактов, что и на верном пути, то перед схождением ветвей по одной из ветвей предусмотрена коррекци  и сравнение с эталоном.

Следовательно, и в этом случае ошибка будет вы вл тьс .

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  хода микропрограмм , содержащее первый ре- гиЈтр, параллельный сигнатурный ана- и блок сравнени , управл ющий вх|эд и выход которого образуют соот- ве|гственно вход разрешени  выдачи ре- зультата и выход сигнала ошибки уст- роцства, группа информационных входов и тактовый вход первого регистра образуют соответственно первую группу информационных входов устройства дл  подключени  к выходам пол  коррекции регистра микрокоманд объекта контрол  и вход записи устройства, группа информационных выходов параллельного сигнатурного анализатора соединена с первой группой информационных вхо- дрв блока сравнени , отличающеес  тем, что, с целью увеличени  достоверности контрол , оно дополнительно содержит второй регистр, группу регистров, блок сложени  по модулю два, блок пам ти и элемент И, причем i-  группа входов блока сложени  по модулю два соединена с группой разр дных выходов 1-го регистра группы (, n), группа выходов бло

   5

   Q Q

   5

   0

   5

   ка сложени  по модулю два соединена с группой информационных входов параллельного сигнатурного анализатора, вход разрешени  сдвига и вход начальной установки которого образуют первый тактовый вход и вход начальной установки устройства соответственно, группа информационных выходов и вход записи параллельного сигнатурного анализатора соединены соответственно с группой старших разр дов адресных входов блока пам ти и выходом элемента И, первый вход которого образует второй тактовый вход устройства, а второй вход подключен к выходу младшего разр да блока пам ти, группа выходов старших разр дов которого и выход элемента И соединены соответственно с группой информационных входов и тактовым входом второго регистра, группа разр дных выходов которого и группа разр дных выходов первого регистра соединены с (п+1)-й и (п+2)-й группами входов блока сложени  по модулю два, младший разр д адресных входов блока пам ти  вл етс  входом задани  режима устройства дл  подключени  к выходу сигнала услови  объекта контрол , группа информационных входов 1-го регистра группы образует (1+1)-ю группу информационных входов устройства дл  подключени  к информационным выходам объекта контрол , тактовые входы регистров группы подключены к группе входов записи устройства, втора  группа информационных входов блока сравнени  образует (п+2)-ю группу информационных входов устройства дл  подачи кода эталонной сигнатуры.