информационных выходов 8 устройства; вход 9 узла фиксации состо ни блока пам ти, группу входов 10 узла фиксации состо ни блока пам ти; выход 11 узла фиксации состо ни блока пам ти; вход 12 записи начального адреса устройства; группу входов 13 начального адреса устройства; вход запуска устройства, вход 15 остановки устройства; вход 16 начальной установки устройства; вход 17 распределител управл ющих сигналов . Узел фиксации содержит: элемент 18 5И-ИЛИ-НЕ; элемент 19 И-ИЛИ-НЕ; элемент 20 НЕ, элемент 21 5И-ИЛИ-НЕ. Распределитель содержит триггеры . Устройство работает следующим образом . В исходном состо нии информаци . на выходе регистра 1, блока 2 и регистра 3 отсутствует, Г1ри этом выход 11 блока 5 имеет значение логического нул . Наличие уровн - логического нул на выходе регистра 3 обуславливает наличие, уровн логического нул на входе схемы 6. Кроме того, в исходном состо нии отсутствуют , т.е. имеют значени логического нул , следующие входы и выходы: 18, 19, 12, 13, I, 15 и 16. В подобном состо нии микропрограммное устройство управлени находитс после завершени процесса начальной установки. Работа микропрограммного устройства управлени начинаетс с установлени на входах 13 начального адреса микропрограммы и подачи на вход 12 уровн логической единицы. Таким образом производитс , занесение начального адреса в регистр 1. Затем на вход t подаетс сигнал запуска устройства. По этому сигналу триггер 2k в блоке 7 переходит в состо ние логической единицы, и при наличии на входе 17 блока 7 уровн логического нул (это условие готовности, микропрограммного устройства управлени к чтению следующей микрокоманды ) переводит триггер 23 блока 7 в состо ние логической 1. Введение второго триггера обеспечивает наличие высокого уровн на выходе 19 блока 7. Этот уровень, поступа на вход блока 2, вызывает начало процесса чтени микрокоманды по адресу, наход щемус на группе входов блока 2. Информаци в блоке 2 находитс парафазном коде. После завершени процесса чтени информации из блока 2 его соседние выходы должны при н ть обратные значени . Эта ситуаци (при условии наличи на выходе регистра 1 уровн логического нул ) определ етс блокйм 5 и на входе 11 устанавливаетс уровень логической единицы. Этим уровнем регистру 3 разрешаетс прием кода с его груп пы входов, и после приема кода в регистр 3 на его выходе формируетс уровень логической единицы, которым разрешаетс схема сравнени 6 производить процесс сравнени групп входов 7 и 8. Также к этому моменту времени на второй группе выходов регистра 3 находитс адрес следующей , микрокоманды, а на первой груп пе выходов этого регистра по вл ютс коды микроопераций, указывающие на действи , которые необходимо про извести в управл емом устройстве. Группа входов 7, соединенна с вход схемы 6 после завершени процесс исполнени микрокоманды, должна прин ть состо ние аналогичное состо нию выходов 8. Это следует из ор гайизации работы асинхронных блоков управл емого устройства. По сним это более подробно. Известны устройства, имеющие управл ющий вход, предназначенный дл запуска данного устройства (сигнал Запрос) и управл ющий выход (сигнал Ответ), предназначенный дл фиксации окончани переходных процессов в устройстве. По сочетанию состо ни управл ющих входов (0{) и управл ющих выходов (Ь) таких устройств возможно определить завершены ли переходные процессы в устройстве по следующему правилу a-vb О - переходные процессы- в устройстве завершены; Cl-tt)9 О - переход ные процессы в устройстве не завер;шены . Схема 6 проводит этот анализ. Пр цесс сравнени завершаетс формированием на выходе схемы 6 уровн логической единицы, который, поступа на вход 17 блока 7 вызывает сначала сброс триггера 23 этого блока и, как следствие, перевод выхода 19 в состо ние логического нул , а затем взведение триггера 22 в состо ние логической, единицы и установление на выходе 18 уровн логической единицы . Срабатывание триггеров 22 и 23 блока 7 вызывает два процесса, протекающих параллельно. Первый св зан со сбросом триггера 23 и переходом выхода 19 блока 7 в состо ние логического нул . Это состо ние на входе блока 2 вызывает переход выходов этого блока в состо ние ког да все выходы равны 1 или О. Пример схемы блока 5 приведенной на фиг. 2, рассчитан на то, что при наличии на выходе 19 блока 7 состо ний логического нул , на группе выходов блока 2 находитс состо ние, соответствующее всем логическим единицам. После установлени этого состо ни на вы)одах блока 2, блок 5 производит анализ состо ни входа 9- Состо ние этого входа определ етс завер шением или незавершеиием второго процесса, св занного с переходом триггера 22 блока 7 в состо ние логической единицы и наличием этого состо ни на входе регистра 1. Воз- . никновение на входе регистра 1 уровн логической единицы вызывает процесс приема нового адреса микрокоманды с входов 13 в регистр 1. Этот процесс завершаетс переходом выхода регистра 1 в срсто ние логической единиць. Логическа единица, поступа через элемент НЕ , вызывает установление уровн логического нул на входе 9 блока 5 при условии установлени на входах 10 этого блока всех единиц и приводит к формированию на выходе 11 блока 5 состо ни логического нул , которое , поступа на вход регистра 3 вызывает переход выхода этого регистра в состо ние логического нул . Это состо ние выхода регистра 3 поступа на вход схемы сравнени 6, приводит к переходу ее выхода в состо ние логического нул . Уровень логического нул , поступа в блок 7, (Вызывает переход триггера 22 в состо ние логического нул , а затем взводит триггер 23 блока 7- При этом вновь возникает сигнал чтени из блока 2, и параллельно нулевой уровень на выходе 18 приводит к установлению на выходе регистра 1 состо ни логического нул , и, как следствие этого, на входе 9 блока 5 формируетс уровень логической единицы . Далее происходит чтение из блока 2 и повтор етс вс рассмотренна последовательность действий Микропрограмма исполн етс цикличес ки до возникновени на входе 15 блока 7 уровн логической единицы. При .этом необходимо,, чтобы вход 14 .имел нулевое состо ние. Состо ние логической единицы на входе 15 блока 7 вызывает сброс триггера 2, чт в свою очередь, приводит к блокиров ке сигнала чтени из блока 2, и пос ле исполнени очередной микрокоманды происходит остановка устройства Чтобы снова запустить работу устройства необходимо подать сигнал за пуска на вход k, при этом происходит пуск по адресу, хран щемус в регистре 1. Применение изобретени позвол ет организовать работу устройства на реальных задержках элементов, из ко торых оно состоит, что, в свою очередь , позвол ет избежать параметрицеских отказов, т.е. отказов, вызванных увеличением задержек элементов сверх максимальных. Формула изобретени 1. Микропрограммное устройство управлени , содержащее блок пам ти регистр адреса, регистр микрокоманд , схему сравнени и распределитель управл ющих сигналов, причем группа выходов блоки пам ти соединена с группой входов регистра микрокоманд , перва группа информацион ных выходов которого соединена с первой группой входов схемы срэвнени , втора группа информационных выходов регистра микрокоманд соединена с первой группой .;входов регистра адреса, группа выходов которого соединена с группой адресных входов блока пам ти, первый вход регистра адреса соединен с .первым выходом распределител уп:равл ющих сигналов, о т л и ч а ю ще ее тем, что, с целью повышени надежности, устройство содержит узел фиксации состо ни блока пам ти и элемент НЕ, при88 чем выход регистра адреса через элемент НЕ соединен с входом узла фиксации состо ни ., блока пам ти, группа входов которого соединена с группой выходов блока пам ти, выход узла фиксации состо ни блока пам ти соединен с входом регистра микрокоманд , второй выход распределител управл ющих сигналов соединен с входом разрешени записи блока пам ти, выход регистра микрокоманд соединен с входом схемы сравнени , выход которой соединен с первым входом распределител управл ющих сигналов, второй, третий и четвертый входы которого вл ютс соответственно входом запуска, входом останова и входом начальной установки устройства, втора группа входов регистра адреса вл етс группой входов начального адреса устройства, вход регистра адреса вл етс входом записи начального адреса устройства, группа выходов регистра микрокоманд вл етс группой информационных выходов устройства , втора группа входов схемы сравнени соединена с группой информационных входов устройства, выход регистра микрокоманд соединен с входом схемы сравнени .