SU920727A1 - Микропрограммное устройство управлени с контролем - Google Patents

Description

(5) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛЕМ

I

Изобретение относитс  к области .автоматики и вычислительной технике и может быть использовано при построении устройств программного и микропрограммного управлени  с высокой достоверностью функционировани .

Известно микропрограммное устройство с контролем переходов, содержащее регистры, блок пам ти мик-. рокоманд, логические элементы D1.

Недостатком указанного устройства  вл етс  больша  веро тность пропуска сигнала ошибки.

Наиболее близким к предложенному по технической сущности и достигаемому эффекту  вл етс  микропрограммное устройство с контролем, содержащее блок пам ти микрокоманд, регистр адреса, регистр микрокоманд, регистр сдвига, блок управлени  переходами, блок сравнени  и элемент И, причем выход регистра адреса соединен со входами блока пам ти, выход которого соединен со входами регистра микрокоманд, первый выход которого соединен с первым входом регистра адреса, второй выход соединен с первыми входами первого элемента И и блока сравнени , третий выход соединен с первым входом блока управлени  переходами, выЯод которого соединен со вторым входом регистра адреса и первым входом сдвигающего регистра, выход которого соединен со вторым входом блока сравнени , третий вход которого соединен с четвертым выходом регистра микрокоманд , п тый выход которого соединен с вторым входом блока управлени  переходами, а также инверсным входом первого элемента И, выход кс торого  вл етс  выходом микроопераций устройства.

Недостатками данного устройства  вл ютс  низкие оперативность и достоверность контрол .

Цель изобретени  - повышение оперативности и достоверности контрол  Поставленна  цель достигаетс  теМ; что микропрограммное устройств управлени  с контролем, содержащее блок пам ти микрокоманд, регистр ад реса, регистр микрокоманд, блок сра нени , сдвигающий регистр, первый элемент И, причем выход регистра адреса соединен с входом блока пам  микрокоманд,выход которого соединен со входом регистра микрокоманд, адресный выход которого соединен с первым входом регистра адреса, выход микроопераций регистра микрокоманд соединен с пр мым входом пер вого элемента И и с первым Е1Ходом блока сравнени , выход логических условий соединён с первыми входами элементов И группы, выход второго элемента И соединен со вторым входо регистра адреса и первым входом сдзигающего регистра, выход которог соединен со вторым входом блока сравнени , третий вход которого сое динен с инверсным входом первого элемента И и с первым выходом меток регистра микрокоманд, второй выход меток которого соединен с первым входом второго элемента И, выход первого элемента И  вл етс  выходом микроопераций устройства вторые входы элементов И группы  вл ютс  входами логических условий устройст ва, выходы элементов И группы соеди нены с входами элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, содержи т 31лемент задержки, буферный регистр, сумматор по модулю два, элементы И, ИЛИ-НЕ, первый выход меток регистра микрокоманд через элемент задержки соединен с -первым входом третьего элемента И, второй вход которого соединен с выходом микроопераций регистра микрокоманд, выход третьего элемента И соединен со входом буферного регистра, выход которого соединен с первым входом сумматора по модулю два, второй вход которого соединен с выходом логических условий регистра микрокоманд, а выход сумматора по модулю два соединен с пр мым входом четверjoro элемента И, инверсный вход которого соединен с вторым выходом меток регистра микрокоман а выход четвертого элемента И соеди иен с первым входом элемента ИЛИ-НЕ второй вход которого соединен с выходом блока сравнени , а выход элемента ИЛИ-НЕ  вл етс  выходом сигнала ошибки устройства и соединен со вторым входом сдвигающего регистра , третий вход которого соединен с выходом п того элемента И, первый вход которого  вл етс  синхровходом устройства, а второй вход соединен с вторым выходом меток регистра микрокоманд. На чертеже изображена функциональна  схема микропрограммного устройства управлени  с контролем. Устройство содержит регистр 1 адреса , блок 2 пам ти микрокоманд, регистр 3 микрокоманд с пол ми: адресным 3„.,, микроопераций 3 п.логических условий 3 3 меток ЗА ЗЕ блок k управлени  переходами,состо щий из группы элементов И 5, элемента ИЛИ6, второго элемента И 7 и входов 8 логических условий,сдвигающий регистр 9). блок 10 сравнени  п тый элемент И -11, первый элемент И 12 с выходом 13 микроопераций, элемент ИЛИ-НЕ. 14, выход 15 сигнала ошибки устройства, синхровход 16 устройства, элемент 17 задержки, третий элемент И 18, буферный регистр 19, сумматор 20 по модулю два, четвертый элемент И 2. Устройство работает следующим образом. По сигналу синхроимпульса, поступающего на вход регистра 1 адреса , из блока 2 по адресу, записанному на регистре 1 адреса, выбираетс  очередна  микрокоманда на регистр 3 микрокоманд. Адресна  часть считанной микрокоманды передаетс  из пол  адреса 3-j регистра 3 микрокоманд в регистр. 1 адреса. Из пол  микроопераций 3ij регистра 3 микрокоманд считываютс  коды микроопераций и при отсутствии в поле Зд метки контрольной микрокоманды проход т на выход 13 через элемент И 12. В следующем такте из блока 2 по адресу, записанному в регистре 1 адреса, выбираетс  очередна  микрокоманда , и работа устройства происходит аналогичным образом. При ветвлени х в микропрограмме значение логических условий поступает на вход В блока k управлени  переходами. На другой вход группы элементов И 5 блока k управлени  переходами поступает код провер емых логических условий, считанный

из пол  За регистра микрокоманд 3. Значени  логических условий проход т через элемент ИЛИ 6 на первый вход элемента И .7, на второй вход которого поступает единичное значение метки микрокоманды ветвлени . Сигнал выхода элемента И 7 поступает на второй вход сдвигающего регистра 9, а также на второй вход регистра 1 адреса, где модифицирует адрес микрокоманды.

Контрольный признак, записанный в свободных  чейках пол  логических условий 3i,одинаков во всех микрокомандах данного участка.Его значение в каждом такте поступает на первый вход сумматора 20 по модулю два и сравниваетс  с контрольным пригГНаком,хранимымбу .ферным регистром 19,в который он записываетс  с задержкой через элемент И 18 при считывании контрольной микрокоманды . При совпадении разр дов кода на выходе сумматора 20 по модулю -два сигнал отсутствует. Нулевой сигнал (сигнал совпадени  кодов) поступает на второй вход элемента И 21 и далее на второй вход элемента ИЛИ-НЕ 1. Если и на первый вход этого элемента поступает нулевой сигнал, то это говорит об отсутствии ошибок при ветвлени х,на выходе элемента ИЛИ-НЕ 1 по вл етс  единичный сигнал, свидетельствующий о правильном функционировании устройства в целом. Этот же сигнал обнул ет сдвигающий регист 9, подготавлива  его к работе.

Проверка правильности ветвлений на участке микропрограммы осуществл етс  следующим образом.

Сигнал, поступающий с выхода блока 4 управлени  переходами, формирует в сдвигающем регистре 9 фактическое значение признака К- путем последовательной записи значений npo вер емых логических условий х.. .. При наличии ветвлени  (метка микрокоманды ветвлени  равна единице) на сдвигающий регистр 9 поступает через элемент И 11 разрешающий сигнал, по которому в сдвигающем регистре 9 формируетс  код контрольного признака К путем последовательной записи значений логических условий. Этот код затем сравниваетс  блоком 10 сравнени  с его фактическим значением, поступающим из  чеек пол  микроопераций 3 регистра микрокоманд 3.

При равенстве метки контрольной микрокоманды единице происходит сравнение и результат выдаетс  на первый вход элемента ИЛИ-НЕ . В момент, когда происходит контроль ветвлени , контроль перехода между рабочими микрокомандами не осуществл етс , так как на выходе элемента 17 задержки сигнал отсутствует.

Таким образом, предложенное устройство существенно превосходит известное по достоверности и оперативности контрол . Использование этого устройства позволит разрабатывать высокоэффективные самоконтролируемые микропрограммные устройства.

Claims (2)

1. Формула изобретени 

   Микропрограммное устройство управлени  с контролем, содержащее блок пам ти микрокоманд, регистр адреса, регистр микрокоманд, первый элемент И, сдвигающий регистр, блок сравнени , причем выход регистра адреса соединен с входом блока пам ти микрокоманд, выход которого соединен с входом регистра микрокоманд, адресный выход которого соединен с первым входом регистра адреса, выход микроопераций регистра микрокоманд соединен с пр мым входом первого элемента И и с первым входом блока сравнени S выход логических условий соединен с первыми входами элементов И группы, выход второго элемента И соединен со вторым входом регистра адреса и первым входом сдвигающего регистра, выход которого соединен со вторым входом блока сравнени , третий вход которого соединен с инверсным входом первого элемента И и с первым выходом меток регистра микрокоманд, второй выход меток которого соединен с первым входом второго элемента И, выход первого элемента И  вл етс  выходом микроопераций устройства, вторые входы элементов И группы  вл ютс  входами логических условий устройства , выходы элементов И группы соединены с входами элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, отличающеес  тем, что, с целью повышени  оперативности и достоверности контрол , оно дополнительно содержит элемент задержки, буферный регистр,

   сумматор по модулю два, элементы И, ИЛИ-НЕ, первый выход меток регистра микрокоманд через элемент задержки соединен с первым входом третьего элемента И, второй вход которого соединен с выходом микроопераций регистра микрокоманд, выход третьего элемента И соединен со входом буферного регистра, выход которого соединен с первым входом-сумматора по модулю два, второй вход которого соединен с выходом логических условий регистра микрокоманд, а выход сумматора по модулю два соединен с пр мым входом четвертого элемента И, инверсный вход которого соединен с вторым выходом меток регистра микрокоманд, а выход четвертого элемента И соединен с первым входом элемента ИЛИ-НЕ,

   второй вход которого соединен с выходом блока сравнени , а выход элемента ИЛИ-НЕ  вл етс  выходом сигнала ошибки устройства и соединен

   со вторым входом сдвигающего регистра , третий вход которого соединен с выходом п того элемента И, первый вход которого  вл етс  синхровходом устройства, а второй вход соединен

   с вторым выходом меток регистра микрокоманд .

   Источники информации, прин тые во внимание при экспертизе 1. Патент США № 378920, кл, G Об 1 11/10, 197.
2. 2. Авторское свидетельство СССР ff 711573, кл. С 06 F 9/Т, G Об F 11/00, 1977 (прототип).

   920727 4йО

   t

   ri

   oH

   rt

   гтл

   |15T . . T Z

   1

   «