SU1179370A1 - Устройство дл оценки амплитуды узкополосного случайного процесса - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОЦЕНКИ АМПЛИТУДЫ УЗКОПОЛОСНОГО СЛУЧАЙНОГО ПРОЦЕССА, содержащее двоичный счетчик , выходы которого  вл ютс  выходом кода периода устройства, аналого-цифровой преобразователь, выходы которого  вл ютс  выходами кода амплитуды устройства и компаратор , первый вход которого  вл етс  информационным входом устройства , а второй вход компаратора соединен с шиной нулевого потенциала , отличающеес  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  контрол  за допустимыми изменени ми периода, в него введены ключ, коммутатор, первый и второй элементы И, генератор тактовых импульсов, интегратор, дополнительный компаратор, элемент И-ИЛИ-НЕ и делитель кодов, информационный вход которого соединен с выходом клю, информационный вход которого объединен с первом входом компаратора , а управл ющий вход объединен с первыми входами первой и второй групп входов по И элемента И-ИЛИ-НЕ, и подключен к первому выходу компаратора, выход элемента И-ИЛИ-НЕ  вл етс  выходом контрольного сигнала превьпнени  частоты устройства .и подключен к стробирующему входу компаратора, второй выход которого соединен с первыми в :одами первого и второго элементов И и импульсным входом запуска аналого-цифрового преобразовател , выход сигнала готовности которого подключен к второму входу первой группы входов по И элемента И-ИЛИ-НЕ и второму входу второго элемента И, выход которого соединен со стробирующим входом дополнительного компаратора, выход которого подключен к второму входу второй группы входов по и элемента И-ИЛИ-НЕ и управл ющему входу коммутатора , первый и второй информационные входы которого соединены KJ соответственно с шиной отрицатель (Р ного потенциала устройства и выхоСО дом делител  кодов, управл ющие входы которого Соединены соответсто венно с разр дными выходами счетчи ка, выход переноса которого  вл етс  выходом контрольного сигнала превышени  периода устройства, а счетный вход счетчика соединен с выходом первого элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, второй вход второго элемента И соединен с импульсным входом сброса счетчика, а выход коммутатора соединен с первым входом дополнительного компаратора , второй вход которого соединен

Description

с информационным входом анаЛого- интегратора, вход которого соедицифрового преобразовател  и выходом нен с выходом коммутатора.

1179370

1

Изобретение относитс  к устройствам преобразовани  данных и может использоватьс  в специализированных вычислительных устройствах и системах автоматического управлени  дл  предварительной обработки узкополосного случайного сигнала, обеспечива  получение оценок мгновенного значени  амплитуды.

Целью изобретени   вл етс  расширение .функциональных возможностей за счет обеспечени  контрол  за допустимыми изменени ми периода исследуемого процесса.

На чертеже показана структурна  схема устройства.

Устройство дл  оценки а 1плитуды узкополосного случайного процесса содержит счетчик 1, аналого-цифровой преобразователь 2, выходы 3 которого  вл ютс  выходами кода амплитуды, компарчтор 4, первый вход которого  вл етс  информационным входом 5 устройства, ключ 6, коммутатор 7 первый 8 и второй 9 злементы И, гене ратор 10 тактовых импульсов, интегратор 11, дополнительный компаратор 12, выход 13 контрольного сигнала превышени  допустимой частоты, элемент И-ИЛИ-ЙЕ 14, делитель 15 кодов, шину 16 нулевого потенциала, шину

17отрицательного потенциала и выход

18контрольного сигнала превышени  периода.

Первый вход компаратора 4  вл етс  информационным входом 5 устройства , а второй вход компаратора 4 соединен с шиной 16 нулевого потенциала . Информационный вход делител  15 кодов соединен с выходом ключа 6, информационный и управл ющий входы которого соединены соответственно с информационным входом 5 устройства и первым выходом компаратора 4, который подключен к первым входам первой и второй групп входов по И злемента И-ИЛИ-НЕ 14, выход которого  вл етс  выходом 13 контрольного

сигнала превьпиени  частоты и подключен к стробирующему входу компаратора 4, второй выход которого соединен с первыми входами первого 8 и второго 9 элементов И и с импульсным входом запуска аналого-цифрового преобразовател  2, выход сигнала готовности которого подключен к второму входу первой группы входов по И элемента И-ИЛИ-НЕ 14 и второму входу второго элемента И выход которого соединен со стробирующим входом дополнительного компаратора 12, выход которого подключен к второму входу второй группы входов по и элемента И-ИЛИ-НЕ 14 и управл ющему входу коммутатора 7, первый и второй информационных вход которого соединены с шиной 17 отрицательного потенциала и выходом делител  15 кодов, управл ющие входы которого соединены с выходами счетчика 1, выход переноса которого  вл етс  выходом 18 контрольного сигнала превышени  периода, а счетный вход счетчика 1 соединен с выходом первого элемента И 8, второй вход которого соединен с выходом генератора 10 тактовых импульсов , второй вход второго элемента И соединен с импульсным входом сброса счетчика 1, а выход коммутатора 7 соединен с первым входом дополнительного компаратора 12, второй вход которого соединен с информационным входом аналого-цифрового преобразовател  2 и выходом интегратора 11, вход которого соединен с выходом коммутатора 7.

Устройство дл  оценки амплитуды узкополосного случайного процесса работает следующим образом.

Перед началом цикла счетчик 1 сбрасываетс  в нулевое состо ние и во врем  отрицательной полуволны входного сигнала, подаваемого на вход 5 заполнени  тактовыми импульсами от генератора 10 тактовых им3 пульсов через элемент И 8, на его вход с инверсного выхода компаратора 4 поступает единичный логический сигнал. Таким образом, код в счетчике 1 к моменту окончани  отрицательной полуволны будет пропорционален полупериоду входного сигнала. Этот код подаетс  на упра л юпще входы делител  15. При пост лении поло сительной полуволны пере ключаетс  компаратор 4, выходным сигналом с пр мого выхода которого обеспечиваетс  отпирание ключа 5, выходной сигнал которого, равный входному, поступает на вход делени делител  15 кодов, на выходе котор го формируетс  аналоговый сигнал. 2U..ai) lJBb.xW где К - масштабный коэффициент, определ емый частотой тактовых импульсов генератора 10. Поскольку в этот момент аналого цифровой преобразователь 2 не рабо тает, на его выходах готовности единичный логический сигнал, поско ку на инверсном выходе компаратора 4 нулевой логический сигнал, на вы ходе элемента И 9 также нулевой логический сигнал, блокирующий работу компаратора 12, выходной ну левой логический сигнал которого разрешает прохождение сигнала Ugbi), на вход интегратора 11 через комму татор 7. На выходе интегратора 11 в течение положительной полуволны формируетс  оценка амплитуды jbexitia. На выходе элемента И-ИЛИ-НЕ 14 при этом поддерживаетс  единичный логический сигнал. После окончани  положительной полуволны входного сигнала на инверсном выходе компаратора 4 по вл етс  единичный логический сигнал, по переднему фрон ту которого происходит запуск аналого-цифрового преобразовател  2, сигнал на выходе готовности ко704 торого становитс  нулевым, что обеспечивает сохранение компаратора 12 в заблокированном состо нии и сброс счетчика 1. В это врем  интегратор 11 выполн ет функции элемента хранени  аналогового сигнала. Во врем  положительной полуволны с выходов счетчика 1 может быть считан код оценки периода. После окончани  преобразовани  на выходе готовности аналого-цифрового преобразовател  2 по вл етс  единичны логический сигнал, разрешающий работу компаратора , который срабатывает и подключает на вход интегратора через коммутатор 7 источник отрицательного потенциала, что обеспечивает формированный сброс интегратора-до нулевого потенциала, при котором переключаетс  компаратор 12, блокиру  дальнейший сброс. Если за врем  отрицательной полуволны интегратор 11 не успеет сброситьс , единич-iные сигналы с пр мого выхода компаратора 4 и выхода компаратора 12 вызовут формирование нулевого импульса на выходе элемента И-ИЛИ-НЕ 14, который блокиру  переключение компаратора 4, вызовет по вление серии импульсов на-выходе 13 контрол , что свидетельствует о превьпиении входным сигналом допустимой частоты. Аналогично нулевой логический сигнал формируетс  на этом выходе, если аналого-цифровой преобразователь 2 не успел закончить преобразование до нас7-уплени  положительной полуволны. Если частота входного сигнала станет недопустимо низкой, что может привести к выходу из режима нормального функционировани  интегратора 11, по вл етс  импульс на выходе 18. Таким образом, устройство обеспечивает оценку периода и амплитуды входного сигнала, причем за счет того, что амплитуда оцениваетс  в интегральной форме, снижаетс  погрешность , св занна  с импульсными помехами. При выходе периода входного процесса за допустимые пределы в устройстве формируютс  сигналы ошибки.

н

16

6

8

JO

W

-ts

15

}sre

Claims (1)

1. УСТРОЙСТВО ДЛЯ ОЦЕНКИ АМПЛИТУДЫ УЗКОПОЛОСНОГО СЛУЧАЙНОГО ПРОЦЕССА, содержащее двоичный счетчик, выходы которого являются выходом кода периода устройства, аналого-цифровой преобразователь, выходы которого являются выходами кода амплитуды устройства и компаратор, первый вход которого является информационным входом устройства, а второй вход компаратора соединен с шиной нулевого потенциала, отличающееся тем, что, с целью расширения функциональных возможностей за счет обеспечения контроля за допустимыми изменениями периода, в него введены ключ, коммутатор, первый и второй элементы И, генератор тактовых импульсов, интегратор, дополнительный компаратор, элемент И-ИЛИ-НЕ и делитель кодов, информационный вход которого соединен с выходом клкнр, информационный вход которого объединен с первым входом компаратора, а управляющий вход объединен с первыми входами первой и второй групп входов по И элемента И-ИЛИ-НЕ, и подключен к первому выходу компаратора, вых’од элемента И-ИЛИ-НЕ является выходом контрольного сигнала превышения частоты устройства .и подключен к стробирующему входу компаратора, второй выход которого соединен с первыми в одами первого и второго элементов И и импульсным входом запуска аналого-цифрового преобразователя, выход сигнала готовности которого подключен к второму входу первой группы входов по И элемента И-ИЛИ-НЕ и второму входу второго элемента И, выход которого соединен со стробирующим входом дополнительного компаратора, выход которого подключен к второму входу второй группы входов по И элемента И-ИЛИ-НЕ и управляющему входу коммутатора, первый и второй информационные входы которого соединены · соответственно с шиной отрицательного потенциала устройства и выходом делителя кодов, управляющие входы которого соединены соответственно с разрядными выходами счетчика, выход переноса которого является выходом контрольного сигнала превышения периода устройства, а счетный вход счетчика соединен с выходом первого элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, второй вход второго элемента И соединен с импульсным входом сброса счетчика, а выход коммутатора соединен с первым входом дополнительного компаратора, второй вход которого соединен с информационным входом анаЛого- ' интегратора, вход которого соедицифрового преобразователя и выходом нен с выходом коммутатора.