SU1485153A1

SU1485153A1 - Устройство предварительной обработки цифровой информации для регистратора электрических сигналов

Info

Publication number: SU1485153A1
Application number: SU874228904A
Authority: SU
Inventors: Anatolij A Zajchikov
Original assignee: Kb Elektrotekh Inst
Priority date: 1987-04-13
Filing date: 1987-04-13
Publication date: 1989-06-07

Description

Изобретение относится к электроизмерительной технике и может быть использовано в устройствах допускового контроля для регистрации и обработки цифровой информации в цифровых регистраторах электрических сигналов. Цель изобретения — повышение информационной емкости устройства при фиксированном объеме^ памяти достигается за счет исключения из регистрации отсчетов, соответствующих неизменному значению входного сигнала, и отсчетов на линейно изменяющихся участках входного

сигнала. Степень линейности устанавливается допуском на нелинейность. При поступлении п-го отсчета блок 8 вычитания определяет разность (п — 1)-го и η-го отсчетов. Разность записывается в пятый регистр 12. После этого из разности (п—2)-го и (п—1 Ιγο отсчетов, находящейся в шестом регистре 13, вычитается разность (п — 1)-го и η-го отсчетов, содержащаяся в пятом регистре 12, полученный результат свидетельствует о степени линейности изменения входного аналогового сигнала. Он записывается в четвертый регистр 11 и сравнивается с допуском блока 16 сравнения кодов. В случае линейности входного сигнала разность (п—1)-го и η-го отсчетов равна разности (п—2)-го и (π- 1 )-го отсчетов, а разность приращений равну нулю. Кроме того, устройство содержит АЦП 1, преобразователь 2 уровня, первый регистр 3, блок 4 памяти, генератор 5 тактовых импульсов, второй регистр 6, третий регистр 7, инвертор 9, формирователь 10 импульсов управления, четвертый регистр 11, блок 14 фиксации знака, формирователь 15 импульсов записи, счетчик 17 пропущенных отсчетов. 9 ил.

<Ал.(

14851

сл

со

1485153

3

Изобретение относится к электроизмерительной технике и может быть использовано для обработки цифровой информации в цифровых регистраторах электрических сигналов.

Целью изобретения является повышение информационной емкости устройства при фиксированном объеме памяти. ,

На фиг. 1 представлена структурная схема устройства; на фиг. 2 — функциональная схема регистра; на фиг. 3 — функциональная схема блока вычитания; на фиг. 4 — функциональная схема формирователя импульсов управления; на фиг. 5 — функциональная схема блока фиксации знака; на фиг. 6 — функциональная схема четвертого регистра; на фиг. 7 — функциональная схема формирователя импульсов записи; на фиг. 8 — функциональная схема счетчика пропущенных отсчетов; на фиг. 9 — временные диаграммы работы формирователя импульсов управления и генератора тактовых импульсов.

Устройство (фиг. 1) состоит из аналогоцифрового преобразователя (АЦП) 1, преобразователя 2 уровня, первого регистра 3, блока 4 памяти, генератора 5 тактовых импульсов, второго регистра 6, третьего регистра 7, блока 8 вычитания, инвертора 9, формирователя 10 импульсов управления, четвертого 11, пятого 12 и шестого 13 регистров, блока 14.фиксации знака, формирователя 15 импульсов записи, блока ^сравнения кодов, счетчика 17 пропущенных отсчетов.

Причем выход генератора 5 тактовых импульсов соединен с первым входом АЦП 1, выход которого соединен с входом преобразователя 2 уровня, выход, которого соединен с информационным входом первого регистра 3 и- первым информационным входом второго регистра 6. Выход регистра 6 соединен с первым входом блока 8 вычитания, выход знака которого соединен с управляющим входом четвертого регистра 11 и первым входом блока 14 фиксации знака, а выход разности — с первым информационным входом четвертого регистра 11 и входом инвертора 9, выход которого соединен с вторым информационным входом четвертого регистра 11, выход которого соединен с входом блока 16 сравнения и информационным входом пятого регистра 12. Выход последнего соединен с вторым информационным входом второго регистра 6 и информационным входом шестого регистра 13, выход которого соединен с первым информационным входом третьего регистра 7, выход которого соединен с вторым входом блока 8 вычитания.

Выход первого регистра 3 соединен с информационным входом блока 4 памяти и вторым информационным входом третьего регистра 7, первый выход формирователя 10 импульсов управления связан с управляю4

щим входом третьего регистра 7 и второго регистра 6, второй выход — с тактовым входом пятого регистра 12 и вторым входом блока 14 фиксации знака, выход которого соединен с первым входом формирователя 15 импульсов записи, выход которого соединен с первым, входом счетчика 17 пропущенных отсчетов, первым управляющим входом блока 4 памяти.

Третий выход формирователя 10 импульсов управления соединен с третьим входом блока 14 фиксации знака, вторым входом счетчика 17 пропущенных отсчетов и тактовыми входами шестого 13 и первого 3 регистров, а четвертый выход — с вторым входом формирователя 15 импульсов записи, выход счетчика 17 пропущенных отсчетов соединен с вторым управляющим входом блока 4 памяти, выход блока 16 соединен с третьим входом формирователя 15. Второй вход АЦП 1 служит входом устройства.

Первый 3, пятый 12 и шестой 13 регистры выполнены одинаково (фиг. 2) на триггерах 18—23 (К 500 ТМ 130), тактовые входы которых объединены, информационные входы являются информационным входом регистра, а выходы триггеров — выходом регистра.

Блок 8 вычитания (фиг. 3) выполнен на арифметико-логических устройствах (АЛУ)

К 500 ИП 181 24 и 25 и резисторах 26—28, необходимых для задания операции вычитания. Причем входы АО-АЗ обоих АЛУ 24 и 25 являются' первым входом блока 8, входы ВО-ВЗ — вторым входом, выходы ЕО-РЗ — выходом блока 8. Первый вывод резистора 26 соединен с «землей», а второй — с входами Ω0 и ЭЗ АЛУ 24 и 25. Первый вывод резистора 27 соединен с шиной питания, второй — с входами Ц 1, Ц 2 и М АЛУ 24 и 25. Вход С переноса АЛУ 24 через резистор 28 соединен с «землей», выход С-иА переноса АЛУ 24 соединен с входом переноса АЛУ 25, а выход А» переноса АЛУ 25 является выходом переноса блока 8.

Формирователь 10 импульсов управления (фиг. 4) состоит из элементов ЙЛИ-НЕ 29—31, причем первый вход элемента 29 является первым входом формирователя 10, второй вход элемента 29 соединен с первым входом элемента 30 и является вторым входом формирователя 10, второй вход элемента 30 соединен с первым входом элемента 31 и является третьим входом формирователя 10. Второй вход элемента 31 является четвертым входом формирователя 10, инверсный выход элемента 29 — первым выходом формирователя 10, прямой — четвертым, инверсный выход элемента 30 — вторым, инверсный выход элемента 21 — третьим выходом формирователя 10.

Блок 14 фиксации знака (фиг. 5) состоит из Ц-триггеров 32 и 33 (К 500 ТМ 131 ) и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 34

1485153

5

(К 500 ЛП 107), причем выход первого 0-триггера 32 соединен с информационным входом второго триггера 33 и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 34, второй вход которого соединен с выходом второго триггера, Ц-вход триггера 32 является первым входом блока 14, С-вход —вторым входом С-вход триггера 33 — третьим входом, выход элемента 34 — выходом блока 14.

Второй б, третий 7 и четвертый 11 регистры (фиг. 6) выполнены одинаково и состоят из О-триггеров 35—40 с мультиплексорами на входах, имеющих объединенные управляющие входы, объединенные тактовые (К 500 ТМ 173), выходы и объединенные тактовые входы (К 500 ТМ 175), выходы триггеров являются выходом регистра.

Формирователь 15 импульсов записи (фиг. 7) состоит из элементов ИЛИ-НЕ 41—43, триггера 44 и элементов ИЛИ-НЕ 45 и 46. Причем вход элемента 41 соединен с выходом блока 14 фиксации знака, а выход — с входом 5-триггера 44, выход которого соединен с первым входом элемента ИЛИ-НЕ 42, выход которого соединен с первым входом элемента 43, выход которого соединен с управляющим входом блока 4 памяти. Вход элемента ИЛИ-НЕ 46 соединен с выходом блока 16 сравнения, а выход — с первым входом элемента ИЛИ-НЕ 45, выход которого соединен с втбрым входом' элемента ИЛИ-НЕ 43. Вторые входы элементов ИЛИ-НЕ 41, 42 и 45 и тактовый вход триггера 44 соединены с четвертым выходом формирователя 10 импульсов управления.

Счетчик 17 пропущенных отсчетов (фиг 8) состоит из триггера 47, элемента ИЛИ-НЕ 48, триггера 49, элемента ИЛИ-НЕ 50, триггеров 51—56. Причем первый вход элемента 48 является вторым входом счетчика 17, второй вход соединен с инверсным выходом триггера 49, вход С= которого соединен с прямым выходом элемента 48, а вход 5 является первым входом счетчика 17 и соединен с входами элемента 50, выход которого соединен с С-входом триггера 47, К-вход которого соединен с инверсным выходом элемента 48 и с К-входами остальных триггеров 51—56. Инверсные выходы каждого триггера 47 и 51—56 соединены с ϋ-входами этих триггеров, прямые выходы являются выходами счетчика 17, а С-входы соединены с инверсными выходами предыдущего триггера.

На временных диаграммах работы формирователя импульсов управления и генератора тактовых импульсов (фиг. 9) обозначены: и, — импульсы с генератора тактовых импульсов; 11, — напряжение на первом входе; иг — напряжение на втором входе, Ό'ι — напряжение на третьем входе, Ц₂ — напряжение на четвертом входе, Ό'»».ι — напряжение на первом выходе, (.Ды«₂ — напряжение на втором выходе, Цвых.з — напряжение на третьем выходе и Ό»« ·ι — напряжение на четвертом выходе формирователя 10.

Устройство работает следующим образом.

Аналоговый сигнал поступает на первый вход АЦП 1, на тактовый вход которого поступают импульсы частотой 10 МГц с генератора 5 тактовых импульсов.

Формирователем 10 импульсов управления за период следования тактовой частоты АЦП формируются четыре импульса управления, сдвинутые во времени один относительно другого. В интервале времени В—1₂(фиг. 9) с выхода АЦП 1 код, соответствующий напряжению отсчета в ТТЛ-уровнях, поступает на вход преобразователя 2 уровня. С выхода преобразователя 2 уровня преобразованный код в уровнях ЭСЛ поступает на информационный вход первого регистра 3 и на первый информационный вход второго регистра 6. С выхода первого регистра 3 код предыдущего отсчета поступает на инфорационный вход блока памяти и первый информационный вход третьего регистра 7.

С выхода второго регистра 6 код текущего, а с выхода третьего регистра 7 код предыдущего отсчетов поступают на первый и второй входы блока 8 вычитания, где определяется их разность и знак разности. Изменение знака разности фиксируется блоком 14 фиксации знака. Код разности с выхода блока 8 вычитания поступает на первый информационный вход четвертого регистра 11 или на второй информационный вход четвертого регистра 11 через инвертор 9 в зависимости от знака разности с выхода блока 8 вычитания. С выхода четвертого регистра 11 код разности текущего и предыдущего приращений записывается в пятый регистр 12. В шестом регистре 13 хранится информация о предыдущем приращении входного сигнала.

Следующим тактом (в интервале 1₂—1₃) информация о текущем приращении входного сигнала с выхода пятого регистра 12 через второй регистр био предыдущем приращении входного сигнала с выхода шестого регистра 13 через третий регистр 7 поступает на входы блока 8 вычитания, который определяет разность этих приращений. С выхода блока 8 вычитания код разности приращений поступает в четверть!)! регистр 11 и с его выхода на вход блока 16 сравнения, где он сравнивается с кодом допуска. В случае превышения разностью приращений величины допуска на выходе блока сравне ния формируется сигнал, по которому формирователь 15 импульсов записи вырабатывает импульс записи, поступающий в блок 4 памяти и информация о предыдущем отсчете с выхода первого регистра 3 переписывается в блок 4 памяти.

1485153

7

Если в первом такте обработки (в момент 1| —1₂) имело место изменение знака разности, зафиксированное блоком 14 фиксации знака,то формирователь 15 импульсов записи формирует два импульса (независимо от сигнала из блока 16 сравнения) для записи в блок 4 памяти предыдущего результата измерения, содержащегося на выходе первого регистра 3, и результата измерения в следующем цикле работы. Таким образом, регистрируются точки по обе стороны перегиба функции входного напряжения.

После этого в интервале Ц—Ц (фиг. 9) текущий результат отсчета, хранящийся в выходном регистре АЦП 1, переписывается в первый регистр.3, содержимое пятого регистра 12 переписывается в шестой регистр 13 и производится следующий отсчет значения входного сигнала, а также формируется импульс сброса счетчика пропущенных отсчетов.

Обработка полученных результатов осуществляется за три такта длительностью 25 нс каждый. Полное время цикла обработки составляет 75 нс, а период следования отсчетов из АЦП 100 «с, следовательно, до поступления следующего отсчета блок выдает решение о необходимости регистрации предыдущего отсчета.

Claims

Формула изобретения

Устройство предварительной обработки цифровой информации для регистратора электрических сигналов, содержащее аналого-цифровой преобразователь, на первый вход которого подан исследуемый сигнал, а второй вход соединен с выходом генератора тактовых импульсов, блок сравнения кодов, первый регистр, второй регистр, блок памяти, отличающееся тем, что, с целью повышения информационной емкости устройства при фиксированном объеме памяти, в него введены третий, четвертый, пятый и шестой регистры, инвертор, блок вычитания, формирователь импульсов управления, блок фиксации знака, формирователь импульсов записи, счетчик пропущенных отсчетов, преобразователь уровня, вход которого соеди8

нен с выходом аналого-цифрового преобразователя, а выход — с информационным входом первого регистра и первым информационным входом второго регистра, управляющий вход которого соединен с управляющим входом третьего регистра и первым выходом формирователя импульсов управления, а выход — с первым входом блока вычитания, второй вход которого соединен с выходом третьего регистра, выход знака блока вычитания — с управляющим входом четвертого регистра и первым входом блока фиксации знака, а выход разности — с первым информационным входом четвертого регистра и входом инвертора, выход которого соединен с вторым информационным входом четвертого регистра, тактовый вход которого соединен с тактовыми входами второго и третьего регистров и вторым входом формирователя импульсов управления, а выход — с информационным входом пятого регистра и входом блока сравнения, выход которого соединен с первым входом формирователя импульсов записи, второй вход которого соединен с выходом блока фиксации знака, выход — с первым управляющим входом блока памяти и первым входом счетчика пропущенных отсчетов, а третий вход — с четвертым выходом формирователя импульсов управления, на первый вход которого подан сигнал Щ, на второй Ц₂, на третий и,, на четвертый Ц₂, а второй выход соединен с вторым входом блока фиксации знака и тактовым входом пятого регистра, выход которого соединен с вторым информационным входом второго регистра и информационным входом шестого регистра выход которого соединен с первым информационным входом третьего регистра, второй информационный вход которого соединен с информационным входом блока памяти и выходом первого регистра, тактовый вход которого соединен с тактовым входом шестого регистра, третьим входом блока фиксации знака, третьим выходом формирователя импульсов управления и вторым входом счетчика пропущенных отсчетов, выход которого соединен с вторым управляющим входом блока памяти.

1485153

Информационный вход

мм ν

Р С 18 Р С 19 Р с 20

Р с 21 Р с 22 Р с 23

ίορζ)

Тактовый

вход

г И

2⁰%12^г

Фиг.2

н~~

выход

2$

1485153

С Зь/лода 6
2*&'г⁹2⁵г*

Фи 2.3

1485153

ΖΖ7Ζ/Ζ4

Фиг 5

1485153

Первый вход

рохр пырошжи

δ/т?орой вход

сриг.3

1485153

Фиг 7

η

Разряд переполнения

1485153