SU947940A1 - Устройство дл формировани серий импульсов с регулируемыми длительност ми импульсов и интервалов между ними - Google Patents

Description

Изобретение относится к импульсной технике и может быть использовано в многоканальных системах передачи и обработки данных с временным разделением сигналов.

Известны устройства для формирования серии импульсов в течение действия управляющего сигнала, которые не позволяют раздельно регулировать длительность импульсов и интервалов между импульсами [1].

Известны также мультивибраторы, обеспечивающие возможность раздельного регулирования длительности импульсов и интервалов между импульсами [2] .

Недостатками этих устройств является невозможность получения серии импульсов в течение длительности управляющего сигнала, в которых появление первого импульса совпадает с появлением управляющего сигнала.

Наиболее близким к предлагаемому является многофазный мультивибратор, формирующий серию импульсов на одном выходе с раздельной регулировкой длительности импульсов и интервалов между импульсами, содержащий также каскады, каждый из которых выполнен на транзисторе, подключенном коллек тором к первому выводу конденсатора и через резистор - к шине источника напряжения, и шину запуска [3].

Однако в указанном устройстве нельзя регулировать число импульсов в серии и длительность серии.

Цель изобретения - получение серии импульсов в течение длительности 10 управляющего сигнала.

Указанная цель достигается тем, что в устройство для формирования серии импульсов с регулируемыми длительностями импульсов и интервалов , _ между ними, содержащее четное число однотипных каскадов, каждый из которых выполнен на транзисторе, подключенном коллектором к. первому выводу •конденсатора и через резистор - к шине напряжения питания, и шину управляющего сигнала, введен ключ, обеспечивающий подключение шины управляющего сигнала к выходной шине, подсоединенный управляющим входом к вторым выводам конденсаторов четных кас25 кадов, при этом, вторые выводы конденсаторов нечетных каскадов соединены с общей шиной, эмиттер транзистора первого каскада через резистор соединен с шиной управляющего сигнала, база 30 транзистора предыдущего каскада сое4 динена с эмиттером транзистора последующего' каскада , а база транзистора последнего каскада соединена с общей шиной.

На чертеже представлена принципиальная электрическая схема устрой-' 5. ства для формирования'серии импульсов.

Устройство состоит из каскадов . 1-6, каждый из которых содержит транзистор 7, подсоединенный коллектором к первому выводу конденсатора 8, и через резистор 9 - к шине 10 напряжения питания. Эмиттер транзистора 7 первого каскада через резистор 11 соединен с шиной 12 управляющего сиг-j 5 нала, связанной посредством ключевого каскада 13, выполненного на транзисторе 14, с резисторами 15 и 16 в коллекторной и базовой цепях соответ-, ственно, и с выходной шиной 17. К базе транзистора 14, являющейся управляющим входом 18 ключевого каскада 13, подсоединены вторые выводы конденсаторов 8 четных каскадов, а _; вторые выводы конденсаторов 8 нечетных каскадов подсоединены к общей шине. Резисторы 19 могут отсутствовать.

Устройство работает следующим образом.

При отсутствии управляющего напряжения конденсаторы 8 заряжены до напряжения питания, и на выходной шине 17 напряжение U вых равно нулю.

При подаче на шину 12 управляющего сигнала положительной полярности на выходной шине 17 появляется положительный сигнал, так как ключевой, каскад 13 заперт, и напряжение с шины 12 через резистор 15 поступает на выход устройства. Одновременно в эмнттерной цепи транзистора 7 первого каскада появляется ток, величина которого определяется сопротивлением резистора 11 и пряжения управляющего не 12. В связи с тем, тера почти равен току транзистора 7, а величина сопротивления резистора 9 большая, то разряд cq конденсатора 8 первого каскада производится током, протекающим через резистор 11. Во время нахождения транзистора 7 каскада 1 в активном режиме ток его базы мал и на последующие каскада влияния не оказывает. В течение времени разряда конденсатора 8 каскада 1 формируется длительность первого выходного импульса. После разряда конденсатора 8 ток коллектора транзистора Ί становится равным нулю-, и он входит в режим насыщения, при этом ток базы становится равным току эмиттера. Этот ток втекает в эмиттер транзистора.7 каскада 2 (следующего по порядку каскада), вследст- 65 величиной насигнала на шичто ток эмитколлектора вне чего начинает разряжаться конденсатор 8 каскада 2.

Ток разряда конденсатора 8 четных каскадов 2, 4 и 6 проходит через управляющий вход 18 ключевого каскада 13,' который обеспечивает отключение выходной шины от шины управляющего сигнала 12. На выходной шине напряжение υ_Β(71χ будет равно нулю в течение времени разряда конденсатора 8 каскада 2, а затем последующих конденсаторов четных каскадов . В течение времени разряда конденсаторов 8 четных каскадов Формиоуются паузы между импульсами. После разряда конденсатора 8 каскада 2 аналогичным образом начинает разряжаться конденсатор 8 каскада 3 и т.д.

После возбуждения последнего каскада формирование импульсов на выходе прекращается. Новая серия импульсов возможна только после снятия напряжения с шины 12 и его повторной подачи, через некоторое время, определяемое временем.заряда конденсаторов через резисторы 9 до напряжения питания. ,

Таким образом, при подаче управляющего сигнала положительной полярности на шину 12 на выходе формируется серия импульсов, число которых равно числу каскадов, деленному на два, причем можно устанавливать любые длительности импульсов и интервалов между соседними импульсами в за.висимости от емкости конденсаторов 8 каскадов. Кроме того, изменяя (регулируя) величину сопротивления резистора 11, можно пропорционально изменять длительность импульсов и интервалов между импульсами в серии. |При снятии упрг.вляющего напряжения с шины 12 сразу же прекращается формирование выходных импульсов, а при новом появлении напряжения на шине .12, если время перерыва меньше времени заряда конденсатора каскада 1, на выходной шине формируется длительность того импульса, на котором было прекращено формирование серии при снятии управляющего напряжения с шины 1 2 .

Claims (2)

1. динена с эмиттером транзистора nocirie дующегокаскада, а база транзистора последнего каскада соединена с общей шиной. На чертеже представлена принципиальна  электрическа  схема устройства дл  формировани серии импульсов . , Устройство состоит из каскадов 1-6, каждый из КОТО1Ж1Х содержит тран зистор 7, подсоединенный коллектором к первому выводу конденсатора 8, и через резистор 9 - к шине 10 напр жени  питани . Эмитте.р транзистора 7 первого каскада через резистор 11 соединен с шиной 12 управл ющего сиг нала, св занной посредством ключевого каскада 13, выполненного на тран .зисторе 14, с резисторами 15 и 16 в коллекторной и базовой цеп х соответ ственно, и с выходной шиной 17. К базе транзистора 14,  вл ющейс  управл ющим входом 18 ключевого каскада 13, .подсоединены вторые выводы конденсаторов 3 четных каскадов, а вторые выводы конденсаторов 8 нечетных каскадов подсоединены к общей шине. Резисторы 19 могут отсутствовать . . Устройство работает следующим образом . При отсутствии управл ющего напр  жени  конденсаторы 8 зар жены до напр жени  питани , и на выходной шине 17 напр жение U g,|)( равно нулю. При подаче на шину 12 управл ющего сигнала положительной пол рности на выходной шине 17 по вл етс  положительный сигнал, так как ключевой , -каскад 13 заперт, и напр жение с шины 12 через резистор 15 поСтупает на выход устройства. Одновременно в эмиттерной цепи транзистора 7 первого каскада по вл етс  ток, величина которого определ етс  сопротивлением резистора 11 и величиной напр жени  управл ющего сигнала на шине 12. В св зи , что ток эмит тера почти равентоку коллектора транзистора 7, а величина сопротивле ни  резистора 9 больша , то разр д конденсатора 8 первого к-аскада произ водитс  током, протекающим через резистор 11. Во врем  нахождени  транзистора 7 каскада 1 в активном режиме ток его базы мал и на последующие каскады вли ни  не оказывает. В течение времени разр да конденсатора В каскада 1 формируетс  длительность первого выходного импульса. После ра . р да конденсатора 8 ток коллектора транзистора 7 становитс  равным нулю и он входит в режим насыщени , при этом ток базы становитс  равным току эмиттера. Этот ток втекает в эмиттер транзистора.7 каскада 2 (сле дующего по пор дку каскада), вследст вие чего начинает разр жатьс  конденсатор 8 каскада
2. 2. Ток разр да конденсатора 8 четных каскадов 2, 4 и 6 проходит через управл ющий вход 18 ключевого каскада 13,который обеспечивает отключение выходной шины от шины управл ющего сигнала 12. На выходной шине напр жение , будет равно нулю в течение времени разр да конденсатора 8 каскада 2, а затем последующих конденсаторов четных каскадов . В течение времени разр да конденсаторов 8 четных каскадов ФОРМИоуютс  паузы-между импульсами. После разр да конденсатора 8 каскада 2 аналогичным образом начинает разр жатьс  конденсатор 8 каскада 3 и т.д. После возбуждени  последнего каскада формирование импульсов на выходе поекращаетс . Нова  сери  импульсов возможна только после сн ти  напр жени  с шины 12 и его повторной подачи.через некоторое врем , определ емое временем зар да конденсаторов через резисторы 9 до напр жени  питани ., Таким образом, при подаче управл ющего сигнала -положительной- пол рности на шину 12 на выходе формируетс  сери  импульсов, число которлх равно числу каскадов, деленному на два, причем можно устанавливать любые длительности импульсов и интервалов между соседними импульсами в зависимости от емкости конденсаторов 8 каскадов. Кроме того, измен   (регулиру ) величину сопротивлени  резистора 11, можно пропорционально измен ть длительность импупьсов и интервалов между импульсами в серии. |При сн тии упрс.вл ющего напр жени  с шины 12 сразу же прекращаетс  формирование выходных импульсов, а при новом по влении напр жени  на шине.12, если врем  перерыва меньше времени зар да конденсатора каскада 1, на выходной шине формируетс  длительность того импульса, на котором было прекращено формирование серии при сн тии управл ющего напр жени  с шины 12. Формула изобретени  Устройство дл  формировани  серии импульсов с регулируемыми длительност ми импульсов и интервалов между ними , содержащее четное число однотипных каскадов, Кс1ждый из которых выполнен на транзисторе, подключенном коллектором к первому выводу конденсатора и через резистор - к шине напр жени  питани , и шину управл ющего сигнала, отличающеес  тем, что, с.целью получени  серии импульсов в течение длительности