JPH06269158A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH06269158A JPH06269158A JP5334293A JP5334293A JPH06269158A JP H06269158 A JPH06269158 A JP H06269158A JP 5334293 A JP5334293 A JP 5334293A JP 5334293 A JP5334293 A JP 5334293A JP H06269158 A JPH06269158 A JP H06269158A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- reference clock
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】負荷電圧を正確にデジタル信号に変換して検出
し、出力制御が精度良くできる電源装置を提供するにあ
る。 【構成】制御回路２は、発振回路５の基準クロックCLK
を制御回路２に入力し、この基準クロックCLK によりコ
ンパレータ３の比較動作と同じ周波数で同期をとってス
イッチ回路１のスイッチング動作を制御する。発振回路
５の基準クロックCLK に同期するスイチッチングが行わ
れるため、負荷電圧Ｖｚの検出に使用する絶対値Ｖｉと
コンデンサＣの両端電圧ＶCとをコンパレータ３が比較
するタイミングは絶対値Ｖｉの同じ電位の所となるた
め、制御回路２は負荷電圧Ｖｚを正確に変換されたデジ
タル信号により検出することができる。
し、出力制御が精度良くできる電源装置を提供するにあ
る。 【構成】制御回路２は、発振回路５の基準クロックCLK
を制御回路２に入力し、この基準クロックCLK によりコ
ンパレータ３の比較動作と同じ周波数で同期をとってス
イッチ回路１のスイッチング動作を制御する。発振回路
５の基準クロックCLK に同期するスイチッチングが行わ
れるため、負荷電圧Ｖｚの検出に使用する絶対値Ｖｉと
コンデンサＣの両端電圧ＶCとをコンパレータ３が比較
するタイミングは絶対値Ｖｉの同じ電位の所となるた
め、制御回路２は負荷電圧Ｖｚを正確に変換されたデジ
タル信号により検出することができる。
Description
【０００１】
【産業上の利用分野】本発明は、負荷電圧をデジタル信
号として検出し、その負荷電圧により出力を制御する電
源装置に関するものである。
号として検出し、その負荷電圧により出力を制御する電
源装置に関するものである。
【０００２】
【従来の技術】図６は、従来の電源装置の一例を示し、
この従来例装置は、直流電源Ｅをインバータ回路等のス
イッチ回路１のスイッチング動作により所定出力電圧に
変換し、この変換して得た出力電圧を負荷Ｚに印加する
とともに、負荷電圧Ｖｚを検出してこの検出電圧に応じ
てＣＰＵ等からなる制御回路２により上記出力電圧を制
御するものである。
この従来例装置は、直流電源Ｅをインバータ回路等のス
イッチ回路１のスイッチング動作により所定出力電圧に
変換し、この変換して得た出力電圧を負荷Ｚに印加する
とともに、負荷電圧Ｖｚを検出してこの検出電圧に応じ
てＣＰＵ等からなる制御回路２により上記出力電圧を制
御するものである。
【０００３】制御回路２が上記負荷電圧ＶZ を検出する
際、負荷Ｚの両端の電圧を負荷電圧検出回路９で検出し
てその検出値を更に絶対値回路８で変換して得られる図
７（ｂ）に示す絶対値Ｖｉを使用するようになってい
る。つまりコンパレータ３が非反転出力端に接続した絶
対値Ｖｉと、反転出力端に接続されている図７（ｃ）に
示すコンデンサＣの両端電圧ＶCとを比較し、絶対値Ｖ
ｉの方が電圧ＶCより高い場合に出力Ａを図７（ｄ）に
示すように”Ｈ”とする。この”Ｈ”出力はＤ型フリッ
プフロップ４でラッチされ、Ｄ型フリップフロップ４は
Ｑ出力を”Ｈ”、反転Ｑ出力を”Ｌ”とする。従ってア
ナログスイッチ等からなるスイッチ素子ＳＷH がオン、
スイッチ素子ＳL がオフとなり、コンデンサＣにはスイ
ッチ素子ＳＷH と抵抗Ｒとを通じて電源Ｖccにより充電
される。
際、負荷Ｚの両端の電圧を負荷電圧検出回路９で検出し
てその検出値を更に絶対値回路８で変換して得られる図
７（ｂ）に示す絶対値Ｖｉを使用するようになってい
る。つまりコンパレータ３が非反転出力端に接続した絶
対値Ｖｉと、反転出力端に接続されている図７（ｃ）に
示すコンデンサＣの両端電圧ＶCとを比較し、絶対値Ｖ
ｉの方が電圧ＶCより高い場合に出力Ａを図７（ｄ）に
示すように”Ｈ”とする。この”Ｈ”出力はＤ型フリッ
プフロップ４でラッチされ、Ｄ型フリップフロップ４は
Ｑ出力を”Ｈ”、反転Ｑ出力を”Ｌ”とする。従ってア
ナログスイッチ等からなるスイッチ素子ＳＷH がオン、
スイッチ素子ＳL がオフとなり、コンデンサＣにはスイ
ッチ素子ＳＷH と抵抗Ｒとを通じて電源Ｖccにより充電
される。
【０００４】逆に絶対値Ｖｉの方が電圧ＶCより低い場
合は出力Ａを”Ｌ”とする。この場合”Ｌ”出力はＤ型
フリップフロップ４でラッチされ、Ｄ型フリップフロッ
プ４はＱ出力を”Ｌ”、反転Ｑ出力を”Ｈ”とする。従
ってスイッチ素子ＳＷH がオフ、スイッチ素子ＳL がオ
ンとなり、そのためコンデンサＣの充電電荷は抵抗Ｒ
と、スイッチ素子ＳＷL とを通じて放電される。
合は出力Ａを”Ｌ”とする。この場合”Ｌ”出力はＤ型
フリップフロップ４でラッチされ、Ｄ型フリップフロッ
プ４はＱ出力を”Ｌ”、反転Ｑ出力を”Ｈ”とする。従
ってスイッチ素子ＳＷH がオフ、スイッチ素子ＳL がオ
ンとなり、そのためコンデンサＣの充電電荷は抵抗Ｒ
と、スイッチ素子ＳＷL とを通じて放電される。
【０００５】上記のＤ型フリップフロップ４の出力反転
に基づくコンデンサＣに対する充電、放電の動作は発振
回路５より出力される図７（ａ）に示す基準クロックCL
K により同期して行われる。発振回路５の基準クロック
CLK は同じＮ進のカウンタ６、７によりカウントされる
が、一方のカウンタ６はイネーブル端子Ｅが電源Ｖccに
接続されているため絶えず０、１、…Ｎ−１、０と一定
値（一定時間）をカウントし、他方のカウンタ７はコン
パレータ３の出力Ａがイネーブル端子Ｅに接続されてい
るため、コンパレータ３の出力が”Ｈ”のとき、つまり
絶対値ＶｉがコンデンサＣの両端電圧ＶCより高くなっ
たときのみカウントし、カウンタ６のカウント値がＮ−
１を経て０となった時にカウンタ６より出力されるリセ
ット信号によりカウント値ｎが０にリセットされるよう
になっている。
に基づくコンデンサＣに対する充電、放電の動作は発振
回路５より出力される図７（ａ）に示す基準クロックCL
K により同期して行われる。発振回路５の基準クロック
CLK は同じＮ進のカウンタ６、７によりカウントされる
が、一方のカウンタ６はイネーブル端子Ｅが電源Ｖccに
接続されているため絶えず０、１、…Ｎ−１、０と一定
値（一定時間）をカウントし、他方のカウンタ７はコン
パレータ３の出力Ａがイネーブル端子Ｅに接続されてい
るため、コンパレータ３の出力が”Ｈ”のとき、つまり
絶対値ＶｉがコンデンサＣの両端電圧ＶCより高くなっ
たときのみカウントし、カウンタ６のカウント値がＮ−
１を経て０となった時にカウンタ６より出力されるリセ
ット信号によりカウント値ｎが０にリセットされるよう
になっている。
【０００６】図７（ｅ）はカウンタ７のカウント値ｎを
示し、図７（ｆ）はカウンタ６のカウント値Ｎを示して
おり、図７（ｇ）はカウンタ６のカウント値が１５とな
った時にカウンタ６より出力されるリセット信号を示
し、このリセット信号の立ち下がりでカウンタ６、７の
カウント値が０にリセットされる。このような動作によ
りカウンタ７がリセットされる直前に示すカウント値
と、コンデンサＣの両端電圧ＶCの電圧値とはコンパレ
ータ３の出力の状態を平均値化したものであるので、コ
ンデンサＣを充電する電源Ｖccの電圧と、カウント値
Ｎ、ｎに基づいて下記の式により絶対値Ｖｉを認識する
ことができる。
示し、図７（ｆ）はカウンタ６のカウント値Ｎを示して
おり、図７（ｇ）はカウンタ６のカウント値が１５とな
った時にカウンタ６より出力されるリセット信号を示
し、このリセット信号の立ち下がりでカウンタ６、７の
カウント値が０にリセットされる。このような動作によ
りカウンタ７がリセットされる直前に示すカウント値
と、コンデンサＣの両端電圧ＶCの電圧値とはコンパレ
ータ３の出力の状態を平均値化したものであるので、コ
ンデンサＣを充電する電源Ｖccの電圧と、カウント値
Ｎ、ｎに基づいて下記の式により絶対値Ｖｉを認識する
ことができる。
【０００７】Ｖｉ＝（Ｎ／ｎ）・Ｖcc つまりカウンタ６がリセットされる際に、制御回路２が
カウンタ７のカウント値ｎを読み出して、負荷電圧ＶZ
をデジタル値に変換することができるのである。このよ
うにして得た負荷電圧ＶZ に応じて制御回路２はスイッ
チ回路１のスイッチング状態を制御して出力電圧を制御
するのである。
カウンタ７のカウント値ｎを読み出して、負荷電圧ＶZ
をデジタル値に変換することができるのである。このよ
うにして得た負荷電圧ＶZ に応じて制御回路２はスイッ
チ回路１のスイッチング状態を制御して出力電圧を制御
するのである。
【０００８】
【発明が解決しようとする課題】ところで上記のような
従来例回路では、図７で示されるようにコンパレータ３
による比較が、発振回路５より主力される基準クロック
CLK の立ち上がりのみにおいて、実質的に行われるた
め、負荷ＺにコンデンサＣ0 が並列接続されていても、
リップル分が完全には除去しきれずにスイッチング成分
が出力され、絶対値Ｖｉが或る周波数で振動している場
合には比較する点がばらばらとなるため、測定に誤差が
生じるがという問題があった。
従来例回路では、図７で示されるようにコンパレータ３
による比較が、発振回路５より主力される基準クロック
CLK の立ち上がりのみにおいて、実質的に行われるた
め、負荷ＺにコンデンサＣ0 が並列接続されていても、
リップル分が完全には除去しきれずにスイッチング成分
が出力され、絶対値Ｖｉが或る周波数で振動している場
合には比較する点がばらばらとなるため、測定に誤差が
生じるがという問題があった。
【０００９】本発明は上述問題点に鑑みて為されたもの
で、その目的とするところは負荷電圧を正確にデジタル
信号に変換して検出し、出力制御が精度良くできる電源
装置を提供するにある。
で、その目的とするところは負荷電圧を正確にデジタル
信号に変換して検出し、出力制御が精度良くできる電源
装置を提供するにある。
【００１０】
【課題を解決するための手段】上述の目的を達成するた
めに請求項１の発明では、直流電源に接続され、スイッ
チング動作により所定電圧の出力を発生して負荷に印加
するスイッチ回路と、負荷電圧に応じてスイッチ回路の
出力を制御する制御回路と、負荷の両端電圧の絶対値と
コンデンサの電圧を比較する比較手段と、この比較手段
の比較結果に基づき絶対値とコンデンサの電圧との差が
小さくなるようにコンデンサの充電、放電を制御する手
段と、一定時間の内コンデンサを充電している時間を測
定する手段とを備え、制御回路ではコンデンサの充電電
源の電圧と、上記一定時間と、上記充電している時間と
で負荷電圧を検知する電源装置において、コンデンサの
充電、放電を制御する手段の充放電の動作タイミングを
同期させるための基準クロックを発生する発振回路と、
上記基準クロックにより一定時間をカウントする第１の
カウンタと、コンデンサが充電されている間だけ基準ク
ロックをカウントするとともに、第１のカウンタの一定
時間のカウント毎にリセットされる第２のカウントとを
設け、制御回路では両カウンタのカウント値とコンデン
サの充電電源の電圧とで負荷電圧を検出するものであ
る。
めに請求項１の発明では、直流電源に接続され、スイッ
チング動作により所定電圧の出力を発生して負荷に印加
するスイッチ回路と、負荷電圧に応じてスイッチ回路の
出力を制御する制御回路と、負荷の両端電圧の絶対値と
コンデンサの電圧を比較する比較手段と、この比較手段
の比較結果に基づき絶対値とコンデンサの電圧との差が
小さくなるようにコンデンサの充電、放電を制御する手
段と、一定時間の内コンデンサを充電している時間を測
定する手段とを備え、制御回路ではコンデンサの充電電
源の電圧と、上記一定時間と、上記充電している時間と
で負荷電圧を検知する電源装置において、コンデンサの
充電、放電を制御する手段の充放電の動作タイミングを
同期させるための基準クロックを発生する発振回路と、
上記基準クロックにより一定時間をカウントする第１の
カウンタと、コンデンサが充電されている間だけ基準ク
ロックをカウントするとともに、第１のカウンタの一定
時間のカウント毎にリセットされる第２のカウントとを
設け、制御回路では両カウンタのカウント値とコンデン
サの充電電源の電圧とで負荷電圧を検出するものであ
る。
【００１１】請求項２の発明では、請求項１の発明にお
いて、発振回路から発生する基準クロックの周波数と、
スイッチ回路のスイッチング周波数との間に整数倍の関
係を持たせてスイッチ回路のスイッチング動作を基準ク
ロックに同期させるものである。
いて、発振回路から発生する基準クロックの周波数と、
スイッチ回路のスイッチング周波数との間に整数倍の関
係を持たせてスイッチ回路のスイッチング動作を基準ク
ロックに同期させるものである。
【００１２】
【作用】請求項１の発明によれば、スイッチ回路のスイ
ッチング状態にかかわらず、負荷電圧を正確にデジタル
信号に変換して検出することができ、その結果スイッチ
回路の出力の制御を精度良くできる。また請求項２の発
明によれば、スイッチ回路の出力極性が反転する場合で
も正確に負荷電圧を検出することができる。
ッチング状態にかかわらず、負荷電圧を正確にデジタル
信号に変換して検出することができ、その結果スイッチ
回路の出力の制御を精度良くできる。また請求項２の発
明によれば、スイッチ回路の出力極性が反転する場合で
も正確に負荷電圧を検出することができる。
【００１３】
【実施例】以下、本発明の実施例を図面を参照して説明
する。 （実施例１）本実施例の基本的な構成は図６の回路構成
に準ずるものであるが、発振回路５の基準クロックCLK
を制御回路２に入力し、制御回路２はこの基準クロック
CLKによりコンパレータ３の比較動作と同じ周波数で同
期をとってスイッチ回路１のスイッチング動作を制御す
るようになっている点で図６回路と相違する。
する。 （実施例１）本実施例の基本的な構成は図６の回路構成
に準ずるものであるが、発振回路５の基準クロックCLK
を制御回路２に入力し、制御回路２はこの基準クロック
CLKによりコンパレータ３の比較動作と同じ周波数で同
期をとってスイッチ回路１のスイッチング動作を制御す
るようになっている点で図６回路と相違する。
【００１４】而して本実施例では、図２（ａ）に示す発
振回路５の基準クロックCLK に同期するスイチッチング
が行われるため、図２（ｂ）に示す負荷電圧Ｖｚの検出
に使用する絶対値Ｖｉと図２（ｃ）に示すコンデンサＣ
の両端電圧ＶCとをコンパレータ３が比較するタイミン
グを絶対値Ｖｉの同じ電位の所とすることができ、その
ため制御回路２は正確にデジタル信号に変化された負荷
電圧Ｖｚを検出することができ、この検出結果によりス
イッチ回路１のスイッチングを制御するため出力制御が
精度良く行える。
振回路５の基準クロックCLK に同期するスイチッチング
が行われるため、図２（ｂ）に示す負荷電圧Ｖｚの検出
に使用する絶対値Ｖｉと図２（ｃ）に示すコンデンサＣ
の両端電圧ＶCとをコンパレータ３が比較するタイミン
グを絶対値Ｖｉの同じ電位の所とすることができ、その
ため制御回路２は正確にデジタル信号に変化された負荷
電圧Ｖｚを検出することができ、この検出結果によりス
イッチ回路１のスイッチングを制御するため出力制御が
精度良く行える。
【００１５】尚図２（ｄ）はＤ型フリップフロップ４の
Ｑ出力を、同図（ｅ）はカウンタ７のカウント値ｎを、
同図（ｆ）はカウンタ６のカウント値Ｎを示し、同図
（ｇ）はカウンタ６から出力されるリセット信号を示
す。 （実施例２）本実施例は、負荷Ｚに印加するスイッチ回
路１の出力電圧が反転する装置（矩形波インバータ等）
に応用したものである。
Ｑ出力を、同図（ｅ）はカウンタ７のカウント値ｎを、
同図（ｆ）はカウンタ６のカウント値Ｎを示し、同図
（ｇ）はカウンタ６から出力されるリセット信号を示
す。 （実施例２）本実施例は、負荷Ｚに印加するスイッチ回
路１の出力電圧が反転する装置（矩形波インバータ等）
に応用したものである。
【００１６】本実施例の場合、出力電圧、つまり図４
（ａ）に示す負荷Ｚに印加される負荷電圧Ｖｚの極性が
反転する時に制御回路２より図４（ｂ）〔図５（ｈ）〕
に示す信号ＥＮを出力し、この信号ＥＮと図５（ａ）に
示す発振回路５の基準クロックCLK との論理積出力を各
カウンタ６、７の基準クロックとして与え、また信号Ｅ
Ｎと図５（ｄ）に示すＤ型フリップフロップ４のＱ出力
との論理積出力をスイッチ素子ＳＷH のオン駆動信号と
し、また信号ＥＮとＤ型フリップフロップ４との反転Ｑ
出力との論理積出力をスイッチ素子ＳＷL のオン駆動信
号とするようになっている。
（ａ）に示す負荷Ｚに印加される負荷電圧Ｖｚの極性が
反転する時に制御回路２より図４（ｂ）〔図５（ｈ）〕
に示す信号ＥＮを出力し、この信号ＥＮと図５（ａ）に
示す発振回路５の基準クロックCLK との論理積出力を各
カウンタ６、７の基準クロックとして与え、また信号Ｅ
Ｎと図５（ｄ）に示すＤ型フリップフロップ４のＱ出力
との論理積出力をスイッチ素子ＳＷH のオン駆動信号と
し、また信号ＥＮとＤ型フリップフロップ４との反転Ｑ
出力との論理積出力をスイッチ素子ＳＷL のオン駆動信
号とするようになっている。
【００１７】而して本実施例では出力電圧の極性が反転
する際にスイッチ素子ＳＷL 、ＳＷ H ともオフとして、
またカウンタ６、７を図５（ｆ）、（ｅ）に示すように
カウントしない。従って極性が反転する際には、図５
（ｂ）に示すように絶対値Ｖｉが不正確となる箇所Ｘが
出てくるため、その場合にはコンデンサＣの電荷を図５
（ｃ）に示すように保持し、反転の影響を受けないよう
にしている。尚図５（ｇ）はカウンタ６より出力される
リセット信号を示す。
する際にスイッチ素子ＳＷL 、ＳＷ H ともオフとして、
またカウンタ６、７を図５（ｆ）、（ｅ）に示すように
カウントしない。従って極性が反転する際には、図５
（ｂ）に示すように絶対値Ｖｉが不正確となる箇所Ｘが
出てくるため、その場合にはコンデンサＣの電荷を図５
（ｃ）に示すように保持し、反転の影響を受けないよう
にしている。尚図５（ｇ）はカウンタ６より出力される
リセット信号を示す。
【００１８】このように構成することで、出力電圧の極
性が反転するインバータ装置でも正確に変換されたデジ
タル信号により負荷電圧Ｖｚを検出することができる。
性が反転するインバータ装置でも正確に変換されたデジ
タル信号により負荷電圧Ｖｚを検出することができる。
【００１９】
【発明の効果】請求項１の発明は、電源装置において、
コンデンサの充電、放電を制御する手段の充放電の動作
タイミングを同期させるための基準クロックを発生する
発振回路と、上記基準クロックにより一定時間をカウン
トする第１のカウンタと、コンデンサが充電されている
間だけ基準クロックをカウントするとともに、第１のカ
ウンタの一定時間のカウント毎にリセットされる第２の
カウントとを設け、制御回路では両カウンタのカウント
値とコンデンサの充電電源の電圧とで負荷電圧を検出す
るから、スイッチ回路のスイッチング状態にかかわら
ず、負荷電圧を正確にデジタル信号に変換して検出する
ことができ、その結果スイッチ回路の出力の制御を精度
良くできるという効果がある。
コンデンサの充電、放電を制御する手段の充放電の動作
タイミングを同期させるための基準クロックを発生する
発振回路と、上記基準クロックにより一定時間をカウン
トする第１のカウンタと、コンデンサが充電されている
間だけ基準クロックをカウントするとともに、第１のカ
ウンタの一定時間のカウント毎にリセットされる第２の
カウントとを設け、制御回路では両カウンタのカウント
値とコンデンサの充電電源の電圧とで負荷電圧を検出す
るから、スイッチ回路のスイッチング状態にかかわら
ず、負荷電圧を正確にデジタル信号に変換して検出する
ことができ、その結果スイッチ回路の出力の制御を精度
良くできるという効果がある。
【００２０】請求項２の発明では、請求項１の発明にお
いて、発振回路から発生する基準クロックの周波数と、
スイッチ回路のスイッチング周波数との間に整数倍の関
係を持たせてスイッチ回路のスイッチング動作をクロッ
クに同期させるから、スイッチ回路の出力極性が反転す
る場合でも正確に負荷電圧を検出することができるとい
う効果がある。
いて、発振回路から発生する基準クロックの周波数と、
スイッチ回路のスイッチング周波数との間に整数倍の関
係を持たせてスイッチ回路のスイッチング動作をクロッ
クに同期させるから、スイッチ回路の出力極性が反転す
る場合でも正確に負荷電圧を検出することができるとい
う効果がある。
【図１】本発明の実施例１の回路図である。
【図２】同上の動作説明用タイミングチャートである。
【図３】本発明の実施例２の回路図である。
【図４】同上の動作説明用タイミングチャートである。
【図５】同上の動作説明用タイミングチャートである。
【図６】従来例の回路図である。
【図７】同上の動作説明用タイミングチャートである。
１ スイッチ回路 ２ 制御回路 ３ コンパレータ ４ Ｄ型フリップフロップ ５ 発振回路 ６ カウンタ Ｚ 負荷 Ｃ コンデンサ ＶC 電圧 Ｖｉ 絶対値 Ｖｚ 負荷電圧 ＳＷH スイッチ素子 ＳＷL スイッチ素子 Ｖcc 電源 CLK 基準クロック
Claims (2)
- 【請求項１】直流電源に接続され、スイッチング動作に
より所定電圧の出力を発生して負荷に印加するスイッチ
回路と、負荷電圧に応じてスイッチ回路の出力を制御す
る制御回路と、負荷の両端電圧の絶対値とコンデンサの
電圧を比較する比較手段と、この比較手段の比較結果に
基づき絶対値とコンデンサの電圧との差が小さくなるよ
うにコンデンサの充電、放電を制御する手段と、一定時
間の内コンデンサを充電している時間を測定する手段と
を備え、制御回路ではコンデンサの充電電源の電圧と、
上記一定時間と、上記充電している時間とで負荷電圧を
検知する電源装置において、コンデンサの充電、放電を
制御する手段の充放電の動作タイミングを同期させるた
めの基準クロックを発生する発振回路と、上記基準クロ
ックにより一定時間をカウントする第１のカウンタと、
コンデンサが充電されている間だけ基準クロックをカウ
ントするとともに、第１のカウンタの一定時間のカウン
ト毎にリセットされる第２のカウントとを設け、制御回
路では両カウンタのカウント値とコンデンサの充電電源
の電圧とで負荷電圧を検出することを特徴とする電源装
置。 - 【請求項２】発振回路から発生する基準クロックの周波
数と、スイッチ回路のスイッチング周波数との間に整数
倍の関係を持たせてスイッチ回路のスイッチング動作を
基準クロックに同期させることを特徴とする請求項１記
載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5334293A JPH06269158A (ja) | 1993-03-15 | 1993-03-15 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5334293A JPH06269158A (ja) | 1993-03-15 | 1993-03-15 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06269158A true JPH06269158A (ja) | 1994-09-22 |
Family
ID=12940100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5334293A Withdrawn JPH06269158A (ja) | 1993-03-15 | 1993-03-15 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06269158A (ja) |
-
1993
- 1993-03-15 JP JP5334293A patent/JPH06269158A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| HU203008B (en) | Method for transforming electrical signal into proportional frequency signal and circuit arrangement for carrying out thereof | |
| JPH05111241A (ja) | Ｄｃ−ｄｃコンバータ | |
| US6950375B2 (en) | Multi-phase clock time stamping | |
| JP3431053B2 (ja) | タイミング発生装置 | |
| JPH06269158A (ja) | 電源装置 | |
| JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
| US5864219A (en) | Circuit for detecting a level or a variation of an input direct voltage | |
| JP3132611B2 (ja) | トリガ回路 | |
| JP3239338B2 (ja) | リップルノイズ電圧測定装置 | |
| JPH02119314A (ja) | ゼロクロス電圧検出装置 | |
| JP2952916B2 (ja) | Ｆｍ復調回路 | |
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| KR920002424B1 (ko) | 주파수 검출회로 | |
| JP3586314B2 (ja) | ２重積分方式ａｄ変換装置 | |
| JP2723835B2 (ja) | 同期信号の極性判別回路 | |
| JPH0646198B2 (ja) | レベル検出回路 | |
| JP2692385B2 (ja) | 周波数−直流変換回路 | |
| JP3485635B2 (ja) | 集積回路 | |
| SU1296956A2 (ru) | Измеритель параметров последовательности пр моугольных импульсов | |
| CN115395946A (zh) | 带迟滞的数字计数方法和电路 | |
| JPH04354264A (ja) | 水平発振回路 | |
| JPH0779162A (ja) | 信号変換回路 | |
| JPH04250314A (ja) | 測定装置 | |
| JPH03131105A (ja) | 直流成分を含む変調信号による周波数変調可能な位相同期ループ回路 | |
| JPS63261172A (ja) | 周波数検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |