JPH077427A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH077427A JPH077427A JP17081493A JP17081493A JPH077427A JP H077427 A JPH077427 A JP H077427A JP 17081493 A JP17081493 A JP 17081493A JP 17081493 A JP17081493 A JP 17081493A JP H077427 A JPH077427 A JP H077427A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- signal
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 量子化ビット精度を低下させることなく回路
規模の縮小化及び低消費電力化を達成するＡ／Ｄ変換装
置を提供する。 【構成】 アナログ入力信号の電圧レベルに応じたレベ
ル判定信号を生成し、そのレベル判定信号に従ってＡ／
Ｄ変換器の入力電圧範囲の電圧レベルを調整して前記入
力アナログ信号をデジタル変換する。そして、前記レベ
ル判定信号に基づいてＡ／Ｄ変換器のデジタル出力から
前記電圧レベル調整分に相当する成分を除去し、前記ア
ナログ入力信号に対応したデジタル信号を得る。
規模の縮小化及び低消費電力化を達成するＡ／Ｄ変換装
置を提供する。 【構成】 アナログ入力信号の電圧レベルに応じたレベ
ル判定信号を生成し、そのレベル判定信号に従ってＡ／
Ｄ変換器の入力電圧範囲の電圧レベルを調整して前記入
力アナログ信号をデジタル変換する。そして、前記レベ
ル判定信号に基づいてＡ／Ｄ変換器のデジタル出力から
前記電圧レベル調整分に相当する成分を除去し、前記ア
ナログ入力信号に対応したデジタル信号を得る。
Description
【０００１】
【産業上の利用分野】本発明はＡ／Ｄ変換装置に係り、
特に広い入力電圧範囲を有するＡ／Ｄ変換装置に関す
る。
特に広い入力電圧範囲を有するＡ／Ｄ変換装置に関す
る。
【０００２】
【従来の技術】一例として、デジタル信号処理を利用し
て周波数多重信号を一括分波する場合のＡ／Ｄ変換装置
について説明する。
て周波数多重信号を一括分波する場合のＡ／Ｄ変換装置
について説明する。
【０００３】このような一括分波回路において、分波チ
ャネル数を増加させるにはダイナミックレンジを拡大す
る必要があり、そのために高速で高量子化ビット精度を
有するＡ／Ｄ変換器が必要となる。しかしながら、既存
のＡ／Ｄ変換器では１００チャンネルを超える多重信号
に対して所要性能を満たすことができない。
ャネル数を増加させるにはダイナミックレンジを拡大す
る必要があり、そのために高速で高量子化ビット精度を
有するＡ／Ｄ変換器が必要となる。しかしながら、既存
のＡ／Ｄ変換器では１００チャンネルを超える多重信号
に対して所要性能を満たすことができない。
【０００４】そこで、複数のＡ／Ｄ変換器を用いてダイ
ナミックレンジを拡大したＡ／Ｄ変換装置が本出願人に
より特許出願されている（特願平４−１６３４７３
号）。
ナミックレンジを拡大したＡ／Ｄ変換装置が本出願人に
より特許出願されている（特願平４−１６３４７３
号）。
【０００５】図３は上記特許出願に係る一括分波回路の
前段に設けられた従来のＡ／Ｄ変換装置を示すブロック
構成図である。
前段に設けられた従来のＡ／Ｄ変換装置を示すブロック
構成図である。
【０００６】同図において、受信回路１０１は、周波数
多重された入力信号Ｓを入力してベースバンド信号Ｖｉ
を生成し、Ａ／Ｄ変換回路１０２へ出力する。
多重された入力信号Ｓを入力してベースバンド信号Ｖｉ
を生成し、Ａ／Ｄ変換回路１０２へ出力する。
【０００７】Ａ／Ｄ変換回路１０２には、量子化ビット
精度を確保するためにベースバンド信号Ｖｉの最大振幅
範囲をいくつかの電圧範囲に分割し、各電圧範囲に対応
する複数のＡ／Ｄ変換器が設けられている。これらのＡ
／Ｄ変換器に前記ベースバンド信号Ｖｉがそれぞれ入力
する。
精度を確保するためにベースバンド信号Ｖｉの最大振幅
範囲をいくつかの電圧範囲に分割し、各電圧範囲に対応
する複数のＡ／Ｄ変換器が設けられている。これらのＡ
／Ｄ変換器に前記ベースバンド信号Ｖｉがそれぞれ入力
する。
【０００８】ベースバンド信号ＶｉはＡ／Ｄ変換回路１
０２の各Ａ／Ｄ変換器によってデジタル変換され、信号
合成回路１０３へ出力される。Ａ／Ｄ変換回路１０２の
複数のＡ／Ｄ変換器から出力されるデジタル信号を１次
デジタル信号と呼ぶ。
０２の各Ａ／Ｄ変換器によってデジタル変換され、信号
合成回路１０３へ出力される。Ａ／Ｄ変換回路１０２の
複数のＡ／Ｄ変換器から出力されるデジタル信号を１次
デジタル信号と呼ぶ。
【０００９】１次デジタル信号は、信号合成回路１０３
により後述するように合成され、２次デジタル信号とし
てデジタル信号処理回路１０４へ出力される。デジタル
信号処理回路１０４は、２次デジタル信号を入力して一
括分波等のデジタル信号処理を行い個別チャンネルデジ
タルデータを出力する。
により後述するように合成され、２次デジタル信号とし
てデジタル信号処理回路１０４へ出力される。デジタル
信号処理回路１０４は、２次デジタル信号を入力して一
括分波等のデジタル信号処理を行い個別チャンネルデジ
タルデータを出力する。
【００１０】図４は、図３のＡ／Ｄ変換装置の動作説明
図である。但し、説明を簡略化するために、ここではＡ
／Ｄ変換回路１０２には３個のＡ／Ｄ変換器ａ、ｂ及び
ｃが設けられ、各々の量子化ビット数を２ビットとす
る。
図である。但し、説明を簡略化するために、ここではＡ
／Ｄ変換回路１０２には３個のＡ／Ｄ変換器ａ、ｂ及び
ｃが設けられ、各々の量子化ビット数を２ビットとす
る。
【００１１】図４に示すように、ベースバンド信号の最
大振幅範囲は０〜１０Ｖ、Ａ／Ｄ変換器ａ〜ｃの各入力
電圧範囲は４Ｖで、それぞれ６〜１０Ｖ、３〜７Ｖ、０
〜４Ｖと設定され、１Ｖ単位でベースバンド信号をデジ
タル信号に変換可能とする。
大振幅範囲は０〜１０Ｖ、Ａ／Ｄ変換器ａ〜ｃの各入力
電圧範囲は４Ｖで、それぞれ６〜１０Ｖ、３〜７Ｖ、０
〜４Ｖと設定され、１Ｖ単位でベースバンド信号をデジ
タル信号に変換可能とする。
【００１２】ここで、あるタイミング時点で７．５Ｖの
ベースバンド信号が入力すると、Ａ／Ｄ変換器ａ〜ｃの
出力（１次デジタル信号）は、各々［０１］、［１
１］、［１１］となる。但し、［ｘｘ］は２進数のデジ
タル表示であり、左側が上位ビット、右側が下位ビット
を示す。
ベースバンド信号が入力すると、Ａ／Ｄ変換器ａ〜ｃの
出力（１次デジタル信号）は、各々［０１］、［１
１］、［１１］となる。但し、［ｘｘ］は２進数のデジ
タル表示であり、左側が上位ビット、右側が下位ビット
を示す。
【００１３】これらＡ／Ｄ変換器ａ〜ｃの２進データ出
力は信号合成回路１０３によって単純に加算され、２次
デジタル信号［１１１］を得る。［１１１］の示す電圧
範囲を７〜８Ｖと設定しておけば、入力したベースバン
ド信号を正しくデジタル信号に変換することができる。
力は信号合成回路１０３によって単純に加算され、２次
デジタル信号［１１１］を得る。［１１１］の示す電圧
範囲を７〜８Ｖと設定しておけば、入力したベースバン
ド信号を正しくデジタル信号に変換することができる。
【００１４】
【発明が解決しようとする課題】しかしながら、上記従
来のＡ／Ｄ変換装置では、Ａ／Ｄ変換回路の量子化ビッ
ト数を大幅に増大しようとすると、Ａ／Ｄ変換回路１０
２内のＡ／Ｄ変換器を増設する必要があり、更にそれに
伴って基準電圧を供給する電源数も増加させる必要があ
る。従って、装置全体の規模が大きくなり消費電力も増
大する。
来のＡ／Ｄ変換装置では、Ａ／Ｄ変換回路の量子化ビッ
ト数を大幅に増大しようとすると、Ａ／Ｄ変換回路１０
２内のＡ／Ｄ変換器を増設する必要があり、更にそれに
伴って基準電圧を供給する電源数も増加させる必要があ
る。従って、装置全体の規模が大きくなり消費電力も増
大する。
【００１５】本発明の目的は、量子化ビット精度を低下
させることなく回路規模の縮小化及び低消費電力化を達
成するＡ／Ｄ変換装置を提供することにある。
させることなく回路規模の縮小化及び低消費電力化を達
成するＡ／Ｄ変換装置を提供することにある。
【００１６】
【課題を解決するための手段】本発明によるＡ／Ｄ変換
装置は、アナログ入力信号の最大振幅範囲より狭い入力
電圧範囲を有し入力電圧範囲の電圧レベルを変化させる
ことができるＡ／Ｄ変換器を用い、予め定められたタイ
ミングで前記アナログ入力信号の電圧レベルを判定し、
その電圧レベルに応じたレベル判定信号を出力するレベ
ル判定回路と、前記各タイミング時点での前記レベル判
定信号に基づいて、当該アナログ入力信号電圧を含むよ
うに前記Ａ／Ｄ変換器の入力電圧範囲の電圧レベルを変
化させる電圧レベル制御回路と、前記Ａ／Ｄ変換器のデ
ジタル出力を入力し、前記レベル判定信号に基づいて、
当該デジタル出力から前記電圧レベル変化分に相当する
成分を除去する除去回路と、からなることを特徴とす
る。
装置は、アナログ入力信号の最大振幅範囲より狭い入力
電圧範囲を有し入力電圧範囲の電圧レベルを変化させる
ことができるＡ／Ｄ変換器を用い、予め定められたタイ
ミングで前記アナログ入力信号の電圧レベルを判定し、
その電圧レベルに応じたレベル判定信号を出力するレベ
ル判定回路と、前記各タイミング時点での前記レベル判
定信号に基づいて、当該アナログ入力信号電圧を含むよ
うに前記Ａ／Ｄ変換器の入力電圧範囲の電圧レベルを変
化させる電圧レベル制御回路と、前記Ａ／Ｄ変換器のデ
ジタル出力を入力し、前記レベル判定信号に基づいて、
当該デジタル出力から前記電圧レベル変化分に相当する
成分を除去する除去回路と、からなることを特徴とす
る。
【００１７】
【作用】前記レベル判定回路によって入力アナログ信号
の電圧レベルを判定し、そのレベル判定信号に従って当
該入力アナログ信号電圧を含むようにＡ／Ｄ変換器の入
力電圧範囲の電圧レベルを調整してから前記入力アナロ
グ信号をデジタル変換する。そのＡ／Ｄ変換器のデジタ
ル出力から入力電圧範囲の電圧レベル調整分を前記除去
回路によって除去し、出力デジタル信号を得る。
の電圧レベルを判定し、そのレベル判定信号に従って当
該入力アナログ信号電圧を含むようにＡ／Ｄ変換器の入
力電圧範囲の電圧レベルを調整してから前記入力アナロ
グ信号をデジタル変換する。そのＡ／Ｄ変換器のデジタ
ル出力から入力電圧範囲の電圧レベル調整分を前記除去
回路によって除去し、出力デジタル信号を得る。
【００１８】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
詳細に説明する。
【００１９】図１は、本発明によるＡ／Ｄ変換装置の一
実施例を示すブロック構成図である。但し、一括分波回
路に用いた場合を示している。
実施例を示すブロック構成図である。但し、一括分波回
路に用いた場合を示している。
【００２０】同図において、受信回路１は、多数のチャ
ンネルを周波数多重した入力ＩＦ信号Ｓに対して周波数
変換、実虚分離等の処理を行い、以降の信号処理に必要
な成分のみを含むベースバンド信号Ｖｉを生成し、レベ
ル判定回路２及びＡ／Ｄ変換器３へ出力する。
ンネルを周波数多重した入力ＩＦ信号Ｓに対して周波数
変換、実虚分離等の処理を行い、以降の信号処理に必要
な成分のみを含むベースバンド信号Ｖｉを生成し、レベ
ル判定回路２及びＡ／Ｄ変換器３へ出力する。
【００２１】レベル判定回路２には、ベースバンド信号
Ｖｉの最大振幅範囲を大まかに区分したレベル区分が予
め設定されている。具体的には、後述するＡ／Ｄ変換器
３の入力電圧範囲以下の幅を有するレベル区分が設定さ
れている。レベル判定回路２は一定のタイミングクロッ
クに同期して動作し、各タイミングにおけるベースバン
ド信号Ｖｉのサンプリング電圧がどのレベル区分にある
かを判定し、そのレベル区分に対応したレベル判定信号
を出力する。このレベル判定信号はデジタル信号である
ことが望ましい。言い換えれば、レベル判定回路２は一
種のＡ／Ｄ変換器として実現され得る。
Ｖｉの最大振幅範囲を大まかに区分したレベル区分が予
め設定されている。具体的には、後述するＡ／Ｄ変換器
３の入力電圧範囲以下の幅を有するレベル区分が設定さ
れている。レベル判定回路２は一定のタイミングクロッ
クに同期して動作し、各タイミングにおけるベースバン
ド信号Ｖｉのサンプリング電圧がどのレベル区分にある
かを判定し、そのレベル区分に対応したレベル判定信号
を出力する。このレベル判定信号はデジタル信号である
ことが望ましい。言い換えれば、レベル判定回路２は一
種のＡ／Ｄ変換器として実現され得る。
【００２２】Ａ／Ｄ変換器３はベースバンド信号Ｖｉを
入力し、デジタル変換して１次デジタル信号Ｖｏとして
信号合成回路４へ出力する。その際、Ａ／Ｄ変換器３の
入力電圧範囲の電圧レベルは、各タイミングにおけるベ
ースバンド信号ＶｉをＡ／Ｄ変換できるように、外部
（Ａ／Ｄ電源電圧制御回路７）から入力される基準電圧
Ｖｒ及びグランド電圧Ｖｇによって調整される。言い換
えれば、基準電圧Ｖｒ及びグランド電圧Ｖｇの差（Ｖｒ
−Ｖｇ）を一定にしながらグランド電圧Ｖｇを変化させ
ることで、Ａ／Ｄ変換器３の入力電圧範囲の電圧レベル
をベースバンド信号Ｖｉの電圧変動に対応して変化させ
る。
入力し、デジタル変換して１次デジタル信号Ｖｏとして
信号合成回路４へ出力する。その際、Ａ／Ｄ変換器３の
入力電圧範囲の電圧レベルは、各タイミングにおけるベ
ースバンド信号ＶｉをＡ／Ｄ変換できるように、外部
（Ａ／Ｄ電源電圧制御回路７）から入力される基準電圧
Ｖｒ及びグランド電圧Ｖｇによって調整される。言い換
えれば、基準電圧Ｖｒ及びグランド電圧Ｖｇの差（Ｖｒ
−Ｖｇ）を一定にしながらグランド電圧Ｖｇを変化させ
ることで、Ａ／Ｄ変換器３の入力電圧範囲の電圧レベル
をベースバンド信号Ｖｉの電圧変動に対応して変化させ
る。
【００２３】信号合成回路４は、レベル判定回路２から
レベル判定信号を入力し、一次デジタル信号Ｖｏから入
力電圧範囲の電圧レベル調整分を除去し、２次デジタル
信号としてデジタル信号処理回路５へ出力する。レベル
判定信号がデジタル信号であれば、信号合成回路４は１
次デジタル信号とレベル判定デジタル信号とのデジタル
演算（減算あるいは加算）を実行する。
レベル判定信号を入力し、一次デジタル信号Ｖｏから入
力電圧範囲の電圧レベル調整分を除去し、２次デジタル
信号としてデジタル信号処理回路５へ出力する。レベル
判定信号がデジタル信号であれば、信号合成回路４は１
次デジタル信号とレベル判定デジタル信号とのデジタル
演算（減算あるいは加算）を実行する。
【００２４】電源回路６は一定の電源電圧をＡ／Ｄ電源
電圧制御回路７へ供給する。Ａ／Ｄ電源電圧制御回路７
は、レベル判定回路２からのレベル判定信号に従って基
準電圧Ｖｒ及びグランド電圧Ｖｇの電圧レベルを変化さ
せる。これによって、上述したようにＡ／Ｄ変換器３の
入力電圧範囲の電圧レベルをベースバンド信号Ｖｉの電
圧変動に対応して変化させることができる。
電圧制御回路７へ供給する。Ａ／Ｄ電源電圧制御回路７
は、レベル判定回路２からのレベル判定信号に従って基
準電圧Ｖｒ及びグランド電圧Ｖｇの電圧レベルを変化さ
せる。これによって、上述したようにＡ／Ｄ変換器３の
入力電圧範囲の電圧レベルをベースバンド信号Ｖｉの電
圧変動に対応して変化させることができる。
【００２５】なお、グランド電圧Ｖｇを変化させる必要
から、グランド電圧Ｖｇを与えるグランドは他の回路の
信号グランドと分離されている。
から、グランド電圧Ｖｇを与えるグランドは他の回路の
信号グランドと分離されている。
【００２６】こうして所定タイミングに同期してベース
バンド信号Ｖｉがデジタル変換され、デジタル信号処理
回路５において各周波数帯に分波され、個別チャンネル
デジタルデータとして次段の復調回路（図示せず。）へ
出力される。
バンド信号Ｖｉがデジタル変換され、デジタル信号処理
回路５において各周波数帯に分波され、個別チャンネル
デジタルデータとして次段の復調回路（図示せず。）へ
出力される。
【００２７】次に、本実施例の動作を説明する。
【００２８】図２は、本実施例におけるＡ／Ｄ変換器の
動作を説明するための模式的電圧波形図である。
動作を説明するための模式的電圧波形図である。
【００２９】同図において、入力信号（ベースバンド信
号）Ｖｉの最大振幅範囲を１２Ｖとし、それが４Ｖ幅の
３つのレベルに区分されている。Ａ／Ｄ変換器３の入力
電圧範囲は、電圧幅が４Ｖで固定されており、その電圧
レベルが上述したように基準電圧Ｖｒ及びグランド電圧
Ｖｇによって調整される。
号）Ｖｉの最大振幅範囲を１２Ｖとし、それが４Ｖ幅の
３つのレベルに区分されている。Ａ／Ｄ変換器３の入力
電圧範囲は、電圧幅が４Ｖで固定されており、その電圧
レベルが上述したように基準電圧Ｖｒ及びグランド電圧
Ｖｇによって調整される。
【００３０】あるタイミング時点において、ベースバン
ド信号Ｖｉが０〜４Ｖのレベル区分であるとレベル判定
回路２によって判定されると、それに応じたレベル判定
信号がＡ／Ｄ電源電圧制御回路３へ出力される。Ａ／Ｄ
電源電圧制御回路３は、レベル判定信号に従って基準電
圧Ｖｒ及びグランド電圧Ｖｇを調整することでＡ／Ｄ変
換器３の入力電圧範囲を０〜４Ｖに設定する。
ド信号Ｖｉが０〜４Ｖのレベル区分であるとレベル判定
回路２によって判定されると、それに応じたレベル判定
信号がＡ／Ｄ電源電圧制御回路３へ出力される。Ａ／Ｄ
電源電圧制御回路３は、レベル判定信号に従って基準電
圧Ｖｒ及びグランド電圧Ｖｇを調整することでＡ／Ｄ変
換器３の入力電圧範囲を０〜４Ｖに設定する。
【００３１】ただし、この場合はベースバンド信号Ｖｉ
の電圧が最下位レベルであり、グランド電圧Ｖｇ＝０Ｖ
となるから、レベル判定信号によってＡ／Ｄ電源電圧制
御回路３は調整動作を行わない。
の電圧が最下位レベルであり、グランド電圧Ｖｇ＝０Ｖ
となるから、レベル判定信号によってＡ／Ｄ電源電圧制
御回路３は調整動作を行わない。
【００３２】ベースバンド信号Ｖｉが４〜８Ｖのレベル
区分にあると、Ａ／Ｄ電源電圧制御回路３はレベル判定
信号に従って基準電圧Ｖｒ及びグランド電圧Ｖｇを４Ｖ
だけ上昇させ、Ａ／Ｄ変換器３の入力電圧範囲を４〜８
Ｖに設定する。
区分にあると、Ａ／Ｄ電源電圧制御回路３はレベル判定
信号に従って基準電圧Ｖｒ及びグランド電圧Ｖｇを４Ｖ
だけ上昇させ、Ａ／Ｄ変換器３の入力電圧範囲を４〜８
Ｖに設定する。
【００３３】このようにして、入力電圧範囲の狭いＡ／
Ｄ変換器３を用いて、最大振幅範囲の広いベースバンド
信号Ｖｉをデジタル変換し、１次デジタル信号Ｖｏが得
られる。
Ｄ変換器３を用いて、最大振幅範囲の広いベースバンド
信号Ｖｉをデジタル変換し、１次デジタル信号Ｖｏが得
られる。
【００３４】信号合成回路４は、同じタイミング時点で
のレベル判定信号を入力し、上記１次デジタル信号Ｖｏ
からＡ／Ｄ変換器３の入力電圧範囲の電圧レベル調整分
をデジタル的に除去し２次デジタル信号を生成する。
のレベル判定信号を入力し、上記１次デジタル信号Ｖｏ
からＡ／Ｄ変換器３の入力電圧範囲の電圧レベル調整分
をデジタル的に除去し２次デジタル信号を生成する。
【００３５】例えば、Ａ／Ｄ変換器３が４〜８Ｖに電圧
レベル調整されると、レベル判定信号はその調整分４Ｖ
に相当するデジタル信号として信号合成回路４へ入力す
る。従って、信号合成回路４ではＡ／Ｄ変換器３の１次
デジタル信号Ｖｏに対して４Ｖに相当するレベル判定デ
ジタル信号を加算して２次デジタル信号を生成する。
レベル調整されると、レベル判定信号はその調整分４Ｖ
に相当するデジタル信号として信号合成回路４へ入力す
る。従って、信号合成回路４ではＡ／Ｄ変換器３の１次
デジタル信号Ｖｏに対して４Ｖに相当するレベル判定デ
ジタル信号を加算して２次デジタル信号を生成する。
【００３６】
【発明の効果】以上説明したように、本発明によるＡ／
Ｄ変換装置は、入力アナログ信号の電圧レベルを判定
し、そのレベル判定信号に従って入力信号電圧を含むよ
うにＡ／Ｄ変換器の入力電圧範囲の電圧レベルを調整し
て入力信号をデジタル変換し、その電圧レベル調整分を
Ａ／Ｄ変換器の出力から除去する。これにより、１個の
Ａ／Ｄ変換器を用いて、最大振幅範囲の大きいアナログ
信号でも量子化ビット精度を低下させることなくデジタ
ル信号に変換できる。更に、Ａ／Ｄ変換器のための電源
回路やその他周辺回路を大幅に減少させることができ
る。
Ｄ変換装置は、入力アナログ信号の電圧レベルを判定
し、そのレベル判定信号に従って入力信号電圧を含むよ
うにＡ／Ｄ変換器の入力電圧範囲の電圧レベルを調整し
て入力信号をデジタル変換し、その電圧レベル調整分を
Ａ／Ｄ変換器の出力から除去する。これにより、１個の
Ａ／Ｄ変換器を用いて、最大振幅範囲の大きいアナログ
信号でも量子化ビット精度を低下させることなくデジタ
ル信号に変換できる。更に、Ａ／Ｄ変換器のための電源
回路やその他周辺回路を大幅に減少させることができ
る。
【図１】本発明によるＡ／Ｄ変換装置の一実施例を示す
ブロック構成図である。
ブロック構成図である。
【図２】本実施例の動作を説明するための模式的電圧波
形図である。
形図である。
【図３】従来のＡ／Ｄ変換装置を示すブロック構成図で
ある。
ある。
【図４】図３のＡ／Ｄ変換装置の動作説明図である。
１ 受信回路 ２ レベル判定回路 ３ Ａ／Ｄ変換器 ４ 信号合成回路 ５ デジタル信号処理回路 ６ 電源回路 ７ Ａ／Ｄ電源電圧制御回路
Claims (4)
- 【請求項１】 アナログ入力信号の最大振幅範囲より狭
い入力電圧範囲を有し、その入力電圧範囲の電圧レベル
を変化させることができるＡ／Ｄ変換器を用いたＡ／Ｄ
変換装置において、 予め定められたタイミングで前記アナログ入力信号の電
圧レベルを判定し、その電圧レベルに応じたレベル判定
信号を出力するレベル判定回路と、 前記各タイミング時点での前記レベル判定信号に基づい
て、当該アナログ入力信号電圧を含むように前記Ａ／Ｄ
変換器の入力電圧範囲の電圧レベルを変化させる電圧レ
ベル制御回路と、 前記Ａ／Ｄ変換器のデジタル出力を入力し、前記レベル
判定信号に基づいて、当該デジタル出力から前記電圧レ
ベル変化分に相当する成分を除去する除去回路と、 からなることを特徴とするＡ／Ｄ変換装置。 - 【請求項２】 前記レベル判定回路は、前記アナログ入
力信号の最大振幅範囲を前記Ａ／Ｄ変換器の入力電圧範
囲以下の幅でレベル区分し、これらレベル区分に従って
前記アナログ入力信号の電圧レベルを判定することを特
徴とする請求項１記載のＡ／Ｄ変換装置。 - 【請求項３】 前記Ａ／Ｄ変換器の入力電圧範囲は当該
Ａ／Ｄ変換器のグランド電圧及び基準電圧によって決定
され、 前記電圧レベル制御回路は前記グランド電圧及び基準電
圧を変化させて当該Ａ／Ｄ変換器の入力電圧範囲の電圧
レベルを変化させることを特徴とする請求項１記載のＡ
／Ｄ変換装置。 - 【請求項４】 前記電圧レベル制御回路は、前記レベル
判定信号に基づいて、前記Ａ／Ｄ変換器の入力電圧範囲
の電圧レベルを前記グランド電圧から上昇させることを
特徴とする請求項３記載のＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17081493A JPH077427A (ja) | 1993-06-18 | 1993-06-18 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17081493A JPH077427A (ja) | 1993-06-18 | 1993-06-18 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077427A true JPH077427A (ja) | 1995-01-10 |
Family
ID=15911835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17081493A Pending JPH077427A (ja) | 1993-06-18 | 1993-06-18 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077427A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015056890A (ja) * | 2013-09-12 | 2015-03-23 | 富士通セミコンダクター株式会社 | 混合信号回路 |
| JP2015133631A (ja) * | 2014-01-14 | 2015-07-23 | 三菱電機株式会社 | アナログデジタル変換装置 |
| JP2018519767A (ja) * | 2015-07-09 | 2018-07-19 | フォルシュングスツェントルム ユーリッヒ ゲーエムベーハー | プログラマブル電圧範囲用の電圧増幅器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052117A (ja) * | 1983-09-01 | 1985-03-25 | Trio Kenwood Corp | アナログ−デジタル変換装置 |
| JPH01233917A (ja) * | 1988-03-15 | 1989-09-19 | Mitsubishi Electric Corp | Ａ／ｄ変換装置 |
-
1993
- 1993-06-18 JP JP17081493A patent/JPH077427A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052117A (ja) * | 1983-09-01 | 1985-03-25 | Trio Kenwood Corp | アナログ−デジタル変換装置 |
| JPH01233917A (ja) * | 1988-03-15 | 1989-09-19 | Mitsubishi Electric Corp | Ａ／ｄ変換装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015056890A (ja) * | 2013-09-12 | 2015-03-23 | 富士通セミコンダクター株式会社 | 混合信号回路 |
| JP2015133631A (ja) * | 2014-01-14 | 2015-07-23 | 三菱電機株式会社 | アナログデジタル変換装置 |
| JP2018519767A (ja) * | 2015-07-09 | 2018-07-19 | フォルシュングスツェントルム ユーリッヒ ゲーエムベーハー | プログラマブル電圧範囲用の電圧増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7893856B2 (en) | Digital-to-analog conversion circuit | |
| US7822143B2 (en) | Systems and method for transfering digital data and transfering parallel digital data in a serial data stream including clock information | |
| EP0545915A2 (en) | Device for transmitting data words representing a digitized analog signal | |
| US5731769A (en) | Multi-rate digital filter apparatus and method for sigma-delta conversion processes | |
| EP0877526A3 (en) | Demodulating digital video broadcast signals | |
| JPH077427A (ja) | Ａ／ｄ変換装置 | |
| KR100583723B1 (ko) | 복수의 아날로그 신호들을 샘플링하는 장치 | |
| US4759038A (en) | PCM transmission system | |
| JPH077426A (ja) | Ａ／ｄ変換装置 | |
| US7773006B2 (en) | Systems and methods of parallel to serial conversion | |
| JP2734316B2 (ja) | 周波数多重信号一括分波回路 | |
| US6037884A (en) | Technique to encode multiple digital data streams in limited bandwidth for transmission in a single medium | |
| JPH0883128A (ja) | 自動調整回路 | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| US7205914B1 (en) | System and method for efficient upsampled signal processing | |
| US7474244B2 (en) | Current addition type digital analog converter | |
| EP1559225B1 (en) | Mechanism and method for audio system synchronization | |
| JP2000252939A (ja) | 信号を処理する方法および信号処理回路 | |
| JPH05336057A (ja) | 周波数多重信号一括分波回路 | |
| JP2780630B2 (ja) | 信号多重伝送方式 | |
| US20080272947A1 (en) | System Clock Generator Circuit | |
| JPH08331096A (ja) | 受信装置 | |
| JPS61255120A (ja) | 位相調整回路 | |
| EP1933516A3 (en) | Demodulating video broadcast signals | |
| SU1432727A1 (ru) | Устройство дл автоматического регулировани уровн вещательного сигнала |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960730 |