JPS6052117A - アナログ−デジタル変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は複数の量子化手段にょシ出カビット数を増加さ
せた２進コ一ドデジタル信号を得るアナログ−デジタル
変換装置に関する。

従来、複数の量子化手段にょシ、量子化手段の量子化レ
イルを２”−１１２”−１としたとき、（ｎ＋ｍ）ビッ
トの２進コ一ドデジタル信号を得ることができるアナロ
グ−デジタル変換装揃はなかった。

（発明の目的） 本発明は上記にかんがみなされたもので、複数の量子化
手段によシ、量子化手段の量子化しＲル数を２ｉ−１と
したとき、■の和のビット数の２進コ一ドデジタル信号
を得ることができるアナログ−デジタル変換装置を提供
することを目的とする。

（発明の構成） 本発明は２１１　１個の量子化しΔルを有しかつ供給さ
れた入力信号を量子化する第１の量子化手段と、前段の
量子化手段に供給された入力信号レベルに対応する、前
記前段の量子化手段の量子化しベルの最大値電圧および
最小値電圧を出力する基準電圧発生手段と、対応する基
準電圧発生手段から出力された前記最小値電圧を前段の
量子化手段の入力信号レベルから減算した電圧が入力信
号として供給されかつ前記対応する基準電圧発生手段か
ら出力された最大値電圧と最小値電圧との差電。

圧範囲の電圧を量子化する１以上の第２の量子化手段と
を備え、第２の量子化手段の量子化レベル数を２”−１
、２１−１、・・・とじだとき前記第１および第２の量
子化手段の出力からＣｎ　＋　ｍ　−１−１＋・リビッ
トの２進コ一ドデジタル信号を得ることを特徴とする。

とし、ｋを整数とし、入力信号レベルをｐとしたときに
おいて、入力信号レベルｐが引き続く量子化レベルｋｑ
と（ｋ＋１）ｑとの間に入るとき（ｋ＋１）ｑ、ｋｑの
ことである。

第１図は本発明の一実施例の構成を示すブロック図であ
る。

本発明の一実施例において４ビツトのアナログ−デジタ
ル変換器と３ビツトのアナログ−デジタル変換器とによ
シフビットのデジタルデータを得る場合を例に説明する
。

入力アナログ信号は４ビツトのアナログ−デジタル変換
器１０および３ビツトの゛アナログーデジタル変換器４
０に供給しである。

アナログ−デジタル変換器１ｏおよび４０は並列比較型
アナログ−デジタル変換器の場合を例示している。

アナログ−デジタル変換器１ｏは比較器１１−１ｒｉｔ
−、・・・＋１１−１５と、比較器ｉｉ−，，・・・＋
１１−１５に基準電圧を供給するための分圧回路を構成
する直列接続された抵抗１１．、・・・、　１２−ｔｓ
　＋　１２−１６とからなる量子化手段と、比較器ｘｉ
−１，・・・。

１１−１．の出力を受けてエンコードするエンコーダ１
３とを・備えておシ、入力端子ＩＮに供給されたアナロ
グ信号電圧を４ビン）（Ｄ３〜Ｄｏ　）のデジタルデー
タに変換する。

ここでアナログ−デジタル変換器１０において、標本化
回路は省略してあシ、人力アナログ信号電圧は省略した
標本化回路を介して比較器１１−ｔ＋・・・＋　１１−
１５に供給される。またアナログ−デジタル変換器４０
についても同様である。

また、たとえば抵抗１２−１　＋・・・、　１２−１６
の抵抗■ 値を設定して量子化幅をπに設定しである。ここで■は
入力アナログ信号電圧の最大値である。

アナログ−デジタル変換器１０の出力はアナログ−デジ
タル変換器１０の出力から入力アナログ信号電圧レベル
に対応する量子化レベルの最大値の電圧を発生する基準
電圧発生回路２０に供給しである。基準電圧発生回路２
０はたとえは第１図に示す如くアナログ−デジタル変換
器１０の出力を１６進コードにデコードする２進コード
−１６進コードデコーダ２１と、デコーダ２１の出力で
それぞれ駆動されるスイッチ回路２２〜。、・・・２２
−１５と、スイッチ回路２２−ｏ、・・・ｌ　２２−．
５にそれぞれ各別に直列接続されかつスイッチ回路２２
−ｏ＋・・・２２−１．をそれぞれ介して電圧Ｖｏが供
給される抵抗２３−ｏ　、・・・、　２３−ｔｓから構
成してあシ、抵抗２１ｏ、・・・、　２３−１５の一端
は共通接続して、共通接続点Ｙの電圧は後述するアナロ
グ−デジタル変換器４０の分圧回路の一端に基準電圧と
して供給しである。抵抗２１Ｇ　、・・・、２３−．６
の抵抗値は後記するように設定しである。

一方、アナログ−デジタル変換器１０の出力はアナログ
−デジタル変換器１０の出力から入力アナログ信号電圧
レベルに対応する量子化レベルの最小値の電圧を発生す
る基準電圧発生回路３０に供給してちる。基準電圧発生
器３０はたとえは第１図に示す如くデコーダ２１と協働
し、デコーダ２１の出力でそれぞれ駆動されるスイッチ
回路３１−ｏ　ｒ　’・’３１−１５と、スイッチ回路
３１−１＋”’＋３１−１５にそれぞれ各別に直列接続
された抵抗３２−、１・・・３２−ｓｓとからなシ、ス
イッチ回路３０−０＋・・・。

３１−１ｓの一方の端子はアースしてあシ、抵抗３２−
１＋・・・３２−＋ｓの一幻およびスイッチ回路３１−
ｏの他方の端子は共通接続し、この共通接続点Ｘの電圧
は後述するアナログ−デジタル変換器４０の分圧回路の
他端に基準電圧として供給しである。抵抗３２−１　、
・・・＋３２−１６の２抵抗値は後記する如く設定しで
ある。

アナログ−デジタル変換器４０は比較器４（＋−１＋４
１−２．・・・１４１−７　と、比較器４１−１１・・
・、４１−７に基準電圧を供給するための分圧回路を構
成する直列接続された抵抗４２−１＋・・・＋４２−７
とからなる量子化手段と、比較器４ｌ−１ｎ・・・４１
−７の出力を受に’ｆてエンコードするエンコーダ４３
とを備えておシ、抵抗４２−１１・・・＋４２−７から
なる分圧回路の一端および他端には前記した如く共通接
続点Ｘ、Ｙの電圧がそれぞれ供給してあシ、比較器４ｌ
−ｔｏ・・・＋４１−７には入力アナログ信号電圧が入
力電圧として供給してアシ、・抵抗４２−１＋・・・４
２−７の各抵抗値は等しく設定しである。

ここで抵抗２”　−０＋　”’　２３−Ｈ，、および抵
抗３２−４＋・・・３２−＋１！の抵抗値は共通接続点
Ｘ、Ｙの電圧が第１衣に示す如く発生するように設定し
である。第１衣においてたとえはＲ３２−１は抵抗３２
−１の抵抗値を示している。

アナログ−デジタル変換器１０の出力Ｄ３（ＭＳＢ）　
。

・・・、　Ｄｏ　（ＬＳＢ）　ドア　ナログーデジタル
変換器４０の出力Ｅ２　（ＭＳＢ）　、・・・、　ＥＯ
（ＬＳＢ）とを並列的に出力Ｄ５をＭＳＢ　、出力Ｅ。

をＬＳＢとし、”Ｄ３＋・・・Ｄｏ　＋　Ｅ２ｒ　Ｅｌ
　＋　ＥＯ’をＰ６．・・・、ＰＯ″として出力する。

（発明の作用） 以上の如く構成された本発明の一実施例において、入力
端子ＩＮに供給された人力アナログ信号電圧はアナログ
−デジタル変換器１０に供給されて４ビツトの２進コ一
ドデジタル信号に変換される。

この４ビツトのデジタル信号は基準電圧発生回路２０に
供給され、デコーダ２１によυ１６進コードにデコード
される。デコーダ２１の出力はアナログ−デジタル変換
器１０の出力に対応して、その出力の１ビツトが高電位
となシ、スイッチ回路２２−０１・・・、２Ｏ−ｓｓは
、デコーダ２１の出カフ５ｓ高電位となったビットに対
応する１つがオン状態に制御される。しかるに抵抗２３
−ｏ、・・・＋２３−１５の抵抗値は第１衣に示す如く
に設定されているためたとえば第２図に示す如く入力ア
ナログ信号波形′Ａの８点でサンプリングされて、その
標本値を２とし、かつ標本値Ｚが引き続く量子化レベル
ｑｒ＋ｑｒ＋ｌ　（ｑｒ＋ｌ　＞　Ｑｒ　）の間に入る
とき、基準電圧発生回路２０から出力端Ｙに霜１圧ｑｒ
＋１、すなわち入力アナログ信号電圧レベルに対応する
量子化レベルの最大値電圧が出力される。

一方、デコーダ２１の出力は基準電圧発生回路３０に供
給され、基準電圧発生回路２０のオン状態に制御された
スイッチ回路２２−６＋・・・、または２２−１ｓに対
応する基準電圧発生回路３０のスイッチ回路３１−Ｑｒ
・・、または３１−１６がオン状態に制御される。ここ
で抵抗３１ｏ、・・・、　３２−１５の抵抗値は第１表
に示す如く設定されているため、基準電圧発生回路３０
から出力端Ｘに電圧ｑｒｓすなわち入力アナログ信号電
圧レベルに対応する量子化レベルの最小値電圧が出力さ
れる。

基準電圧発生回路２０の出力電圧Ｑｒ＋□　はアナログ
−デジタル変換器４０の分圧用抵抗４２−７すなわち比
較器４１−７の基準電圧として印加され、基準電圧発生
回路３０の出力電圧ｑはアナログ−デジタル変換器４０
の゛分圧用抵抗４２−１の一端に供給される。一方アナ
ログーデジタル変換器４０−には被変換電圧として入力
端子ＩＮに供給された人力アナログ信号電圧が供給され
ているため、アナログ−デジタル変換器４０は実質的に
（入力アナログ信号電圧−電圧ｑ）、前記例で言えば（
標本値２−電圧ｑ）が供給されて、３ビツトの２進コ一
ドデジタル信号に変換される。

アナログ−デジタル変換器１０の出力Ｄ３　、・・・Ｄ
ｏ、アナログ−デジタル変換器４０の出力Ｅ２゜ＥＩ　
’ｒ　Ｅｏが、並列的にＰａ　（Ｄ３　）　、、、、ｐ
３（Ｄｏ）　ｒＰ２　（Ｅ２　）　＋　Ｐｏ　（Ｅｏ）
として出力され、７ビツトの２進コ一ドデジタル信号と
なる。

したがって４ビツトのアナログ−デジタル変換器１０と
、３ビツトのアナログ−デジタル変換器４０とによシ、
７ビツトの２進コ一ドデジタル信号が得られて、茜量子
化がなされたことに々る。

なお、以上の説明においてアナログ−デジタル変換器１
０および４０は並列比較型の場合を例示したが、他の型
式のアナログ−デジタル変換器であっでも勿論差支え左
い。

オだ本発明の一実施例において独立したアナログ−デジ
タル変換器１０および４０を用いて構成した場合を例示
したが、第３図に示す如く比較器１１−１．・・・＋１
１−１５の出力をエンコーダ１３を介さずに直接に１６
進コードに変換するデコーダ２１Ａ　を設け、デコーダ
２１Ａの出力でスイッチ回路２：ｌｏ　、・・・２２−
１５　＋　３１−６　＋　’・’　＋　３ｌ−ｔｓを制
御し、デコーダ２１Ａの出力をエンコーダ１３Ａに供給
してデコーダ２１Ａの出力を４ビツトの２進コ一ドデジ
タル信号にエンコードするよう−にし、エンコーダ１３
Ａの出力とアナログ−デジタル変換器４０の出力とを第
１図に示した本発明の一実施例の場合と同様に並列的に
出力してもよい。このように構成した場合においては比
較器１１−（＋・・・、ｉｌ−＋５の出力が面接デコー
ダ２１Ａによって１６進コードに変換され、変換された
１６進コードがエンコーダ１３Ａによって２進コードに
変換されるが、その作用は第１図に示した本発明の一実
施し１１の場合と同様である。

またエンコーダ１３を省略し、デコーダ２１に代ってデ
コーダ２１Ａを設けた第３図に示した変形実施例におい
て、アナログ−デジタル変換器４０のエンコーダ４３を
省略して比ｆ９器４ｌ−１ｔ・・・４１−７の出力を直
接に８進コードに変換するデコーダを設け、該デコーダ
の出力とデコーダ２１Ａの出力とでたとえはマトリック
ス回路を構成し、このマトリックス回路の出力をマイク
ロコンピータで読み込んで７ビツトの２進コ一ドデジタ
ル信号に変換するとともできる。この場合はたとえは上
記した８進コードに変換するデコーダの出力を２進コ一
ドデジタル信号に変換するエンコーダとエンコーダ１３
Ａの機能をマイクロコンピュータで代替させたのと同様
である。またマトリックス回路を設けずに前記８進コー
ドに変換するデコーダの出力とデコーダ２１Ａの出力を
＠接マイクロコンピークへ供給してエンコードさせても
よい。

また、上記の実施例で２段にわたって量子化する場合を
例示しだが、３段以上にわたって順次量子化する場合も
同様に構成することができる。

（発明の効果） 以上詣明した如く本発明ｒ（よれは、入力アナログ信号
を第１の量子化手段で量子化し、少々くともついで、入
力アナログ信号レベルに対しする第１の量子化手段の最
小値電圧を人力アナログ信号から減算した電圧を第２の
量子化手段で量子化するように構成したため、高量子化
ができ分解能が向上する。

【図面の簡単な説明】

第１図は本発明の一実Ｍ１）例を示す回路図。 第２図は本発明の一実施例の作用の説明に供する波形図
。 第３図は本発明の一実施例の変形例を示す回路図。 １０および４０・・・アナログ−デジタル変換器、２０
および３０・・・基準電圧発生回路、１１−１　、・・
・。 １１−＋５　＋　４１−ｔ　＋・・・＋４１−７・・・
比較器、］、　３　、１３Ａおよび４３・・・エンコー
タ゛、２１および２１Ａ　・°°デコーダ。

Claims (1)

【特許請求の範囲】
1. ２ｎ−１個の量子化しΔルを有しかつ供給された入力信
   号を量子化する第１の量子化手段と、前段の量子化手段
   に供給された入力信号しΔルに対応する、前記前段の量
   子化手段の量子化し々ルの最大値電圧と最小値電圧とを
   出力する１以上の基準電圧発生手段と、対応する基準電
   圧発生手段から出力された最小値電圧を前段の量子化手
   段の入力信号しΔルから減算した電圧が入力信号として
   供給されかつ前記対応する基準電圧発生手段から出力さ
   れた最大値電圧と最小値電圧との差電圧範囲の電圧を量
   子化する１以上の第２の量子化手段と、第２の量子化手
   段の量子化しΔル数を２”−１，２’−１゜・・・とじ
   たとき第１および第２の量子化手段の出力から［ｎ＋ｍ
   ＋１＋・・・〕ビピッの２進コ一ドデジタル信号を得る
   変換手段とを備えてなることを特徴とするアナログ−デ
   ジタル変換装置。