JPS62147817A - 振幅及び周波数が変動するアナログ入力信号の準アナログ再構成の方法及びその装置 - Google Patents
振幅及び周波数が変動するアナログ入力信号の準アナログ再構成の方法及びその装置Info
- Publication number
- JPS62147817A JPS62147817A JP61199166A JP19916686A JPS62147817A JP S62147817 A JPS62147817 A JP S62147817A JP 61199166 A JP61199166 A JP 61199166A JP 19916686 A JP19916686 A JP 19916686A JP S62147817 A JPS62147817 A JP S62147817A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- discrete
- voltage
- analog
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
- H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、振幅と周波数が絶えず変化１−るオリジナ
ルのアナログ信号の実用的な高レベルへ（アナログ［Ｉ
目１’）成を達成するｌ）の方法及び装置に関するもの
である。
ルのアナログ信号の実用的な高レベルへ（アナログ［Ｉ
目１’）成を達成するｌ）の方法及び装置に関するもの
である。
振幅及び周波数が変動するアナログ１１１号の準アナロ
グ１１１構成は従来、通信システムを使用して行なわれ
て来た。即ち、可聴人カイ１１号をサンプリングし、量
子化して、デジタル１５１号に符号化し、各サンブリン
ク期間のデジタル信号の２進ビットを用いて、当該電源
から供給される離散電圧の直列電圧統合出力線への出入
を切り換える。連続するサンプリンク期間中にこの様に
して生成された出力電圧を用いて、希望するｉｌｌｌｌ
万入力信号アリーログ＋ｌｆ構成を達成する。
グ１１１構成は従来、通信システムを使用して行なわれ
て来た。即ち、可聴人カイ１１号をサンプリングし、量
子化して、デジタル１５１号に符号化し、各サンブリン
ク期間のデジタル信号の２進ビットを用いて、当該電源
から供給される離散電圧の直列電圧統合出力線への出入
を切り換える。連続するサンプリンク期間中にこの様に
して生成された出力電圧を用いて、希望するｉｌｌｌｌ
万入力信号アリーログ＋ｌｆ構成を達成する。
この様な良く知られている通（１１ｉシスデムの一つは
、米国時、ｒｒ 明細−ｉ’′ｆＳＵｓ−Ａ−３３０５
８５５号の対象となっているものである。このシステム
では、２Ｎ標準電源か各サンプル期間中、Ｎピッれ、電
源は非直線的関係の電圧を供給する。
、米国時、ｒｒ 明細−ｉ’′ｆＳＵｓ−Ａ−３３０５
８５５号の対象となっているものである。このシステム
では、２Ｎ標準電源か各サンプル期間中、Ｎピッれ、電
源は非直線的関係の電圧を供給する。
史に、予め規定された増分（ＫＶ）の電力を供給する１
ｂに、複数のｆｉ１敗電源を直列に、切換式で相Ｉ！、
接続する方法が、米国特許明細−Ｆ第ＵＳ−Ａ−３７２
３８５５号に発表されている。その他に、デジタル情報
を精密に制御されたアナログ電圧に変換する為の変圧装
置も米国特許明細占第ＵＳ−Ａ−３６０３９７１号に発
表すしている。この装置は、自動変圧器上の品種タップ
が２進関係のアナログ電圧を生成するように構成されて
おり、この電圧が、１０ビット２進制御ｔｉＡ号に応答
して直列に組み合されるようになっている。
ｂに、複数のｆｉ１敗電源を直列に、切換式で相Ｉ！、
接続する方法が、米国特許明細−Ｆ第ＵＳ−Ａ−３７２
３８５５号に発表されている。その他に、デジタル情報
を精密に制御されたアナログ電圧に変換する為の変圧装
置も米国特許明細占第ＵＳ−Ａ−３６０３９７１号に発
表すしている。この装置は、自動変圧器上の品種タップ
が２進関係のアナログ電圧を生成するように構成されて
おり、この電圧が、１０ビット２進制御ｔｉＡ号に応答
して直列に組み合されるようになっている。
これに加えて、抵抗はしご形ネットワークをデジタル入
力信号の＋ｉ＋（＋外下で切り換えて、アナログ出力電
圧を供給するという技術も開発されている。この場合、
大部分が′１゛ニ源を一つだけ使用し、抵抗はしごがス
テップ’ｌ’Ｂ Ｊ にを生成し、それが後に論理的に
組み合される方式になっている。この技術は、米１ｒｌ
特、守１１１１１．ｌ？介ＬＪ Ｓ −Ａ −ａ ＋
ｇ ｎ り／１４号、第３８７７０２１号、第３０４４
０７７号に開示されている。
力信号の＋ｉ＋（＋外下で切り換えて、アナログ出力電
圧を供給するという技術も開発されている。この場合、
大部分が′１゛ニ源を一つだけ使用し、抵抗はしごがス
テップ’ｌ’Ｂ Ｊ にを生成し、それが後に論理的に
組み合される方式になっている。この技術は、米１ｒｌ
特、守１１１１１．ｌ？介ＬＪ Ｓ −Ａ −ａ ＋
ｇ ｎ り／１４号、第３８７７０２１号、第３０４４
０７７号に開示されている。
本発明のＩＩ的は、ノ辰幅及び周波数が変動するアナロ
グ人力イＡ号の高レベル準アナログ再構成を達成する１
％Ｉの新しい改良された技術を提供することである。
グ人力イＡ号の高レベル準アナログ再構成を達成する１
％Ｉの新しい改良された技術を提供することである。
上記の目的と並ぶ、もう一つのＩ」的は、アナログ入力
信号から導出した基本ＰＣＭ（パルス符号変調）信号を
独自の方法で利用するこ、とにより、再４４１１ｊ、さ
れた信号をステップ式に最適分解能をもつ形で生成する
ことである。
信号から導出した基本ＰＣＭ（パルス符号変調）信号を
独自の方法で利用するこ、とにより、再４４１１ｊ、さ
れた信号をステップ式に最適分解能をもつ形で生成する
ことである。
本発明のもう一つのｌ」的は、基本ＰＣＭ信号を処理し
て離散１０進及び２進ステツプに変換してオリジナルの
アナログ信号を小さな離散ステップ電圧に再構成し、ｒ
＋１構成されたアナログ信号を様々な目的に利用できる
ようにすることである。この中には、低ひずみ、高高率
ＡＭ （ＤＡ幅変調）１５号を入手する為の５無線周波
数増幅器、の振幅の変調への利用も含まれる。
て離散１０進及び２進ステツプに変換してオリジナルの
アナログ信号を小さな離散ステップ電圧に再構成し、ｒ
＋１構成されたアナログ信号を様々な目的に利用できる
ようにすることである。この中には、低ひずみ、高高率
ＡＭ （ＤＡ幅変調）１５号を入手する為の５無線周波
数増幅器、の振幅の変調への利用も含まれる。
本発明の振幅及び周波数の変動するアナログ人力イバ呼
の高レベル準アナログｌ’）ＪＡ成を達成する為の装置
は−Ｆ記のものがらＩδ成される。
の高レベル準アナログｌ’）ＪＡ成を達成する為の装置
は−Ｆ記のものがらＩδ成される。
（１）アナログ入力信号に応答して、それに比例するパ
ルス符号化された離散時サンプルを供給し、各符号化サ
ンプルは、等式Ａ＋Ｂ＝Ｃを満足するＡ個の高位ビット
とＢ個の下位ビットから成るＣ個の２進ビットをもち、
入力信号の最大周波数の少なくとも２倍のサンプリング
周波数をもつパルス符号変調器。
ルス符号化された離散時サンプルを供給し、各符号化サ
ンプルは、等式Ａ＋Ｂ＝Ｃを満足するＡ個の高位ビット
とＢ個の下位ビットから成るＣ個の２進ビットをもち、
入力信号の最大周波数の少なくとも２倍のサンプリング
周波数をもつパルス符号変調器。
（２）各パルス符号化サンプルのＡ個の高位ビットに応
答し、Ａ個の高位ビットの２進値に基づいて、当該極性
及び同じ大きさの電圧ＶｃＵｔ構成で供給される実質上
のピーク電圧の１Ｍ幅である。）をもつ（２Ａ−１）個
の１１１敗電圧を生成する第１電圧生成器。
答し、Ａ個の高位ビットの２進値に基づいて、当該極性
及び同じ大きさの電圧ＶｃＵｔ構成で供給される実質上
のピーク電圧の１Ｍ幅である。）をもつ（２Ａ−１）個
の１１１敗電圧を生成する第１電圧生成器。
（３）各パルス符号化サンプルのＢ個の下位ビットに応
答し、Ｂ個の下位ビットの２進値に基づいＶｃ
Ｖｃ て、当該極性及び−からｉ「八１／２の減分で減少する
不等電圧をもつＢ個のｌ！１１ｆｆ５Ｃ電圧を生成する
第２電圧生成器。
答し、Ｂ個の下位ビットの２進値に基づいＶｃ
Ｖｃ て、当該極性及び−からｉ「八１／２の減分で減少する
不等電圧をもつＢ個のｌ！１１ｆｆ５Ｃ電圧を生成する
第２電圧生成器。
（４）各サンプリング期間について、Ａ個の高位ビット
とＢ個の下位ビットに応答して生成されたずべての離散
電圧を加算することによって、アナログ入力信号の準ア
ナログ再構成を達成する電圧統合器。
とＢ個の下位ビットに応答して生成されたずべての離散
電圧を加算することによって、アナログ入力信号の準ア
ナログ再構成を達成する電圧統合器。
本発明の振幅及び周波数の変動するアナログ入力信号の
高レベル準アナログ１１シ構成の方法は上記の段階から
成る。
高レベル準アナログ１１シ構成の方法は上記の段階から
成る。
（１）アナログ入力信号の比例パルス符号化離散時サン
プルを供給する。符号化された各サンプルは、等式Ａ＋
Ｂ＝Ｃを満足する八個の高位ビットとＢ個の下位ビット
から成るＣ個の２進ビットをもち、サンプリング周波数
は入力信号の最高周波数の少なくとも２倍である。
プルを供給する。符号化された各サンプルは、等式Ａ＋
Ｂ＝Ｃを満足する八個の高位ビットとＢ個の下位ビット
から成るＣ個の２進ビットをもち、サンプリング周波数
は入力信号の最高周波数の少なくとも２倍である。
（２）各パルス符号化サンプルのＡ個の高位ビットの２
進値に」、Ｉ＝づいて、当、該極性及び同−一″３１Ｅ
ＶｃｉＩＦ構成で供給される実質上のピーク電圧の振幅
である。）をもつ（２Ａ〜１）個の離散７Ｌｔ圧を生成
する。
進値に」、Ｉ＝づいて、当、該極性及び同−一″３１Ｅ
ＶｃｉＩＦ構成で供給される実質上のピーク電圧の振幅
である。）をもつ（２Ａ〜１）個の離散７Ｌｔ圧を生成
する。
（３）各パルス符号化サンプルのＢ個の下位ビットの減
分で減少する不等の電圧値をもつＢ個の離散電ハニを生
成する。
分で減少する不等の電圧値をもつＢ個の離散電ハニを生
成する。
（４）各サンプリング期間におけるＡ個の高位ビットの
２進値とＢ個のＦ位ビットの２進値にＪ、ｌ：づいて生
成されたすべてのＭ敗軍りにを加算して、アナロク人カ
イ、１−号の準アナログ再構成を達成する。
２進値とＢ個のＦ位ビットの２進値にＪ、ｌ：づいて生
成されたすべてのＭ敗軍りにを加算して、アナロク人カ
イ、１−号の準アナログ再構成を達成する。
以ド図面に示した実施例に基づいて本発明の詳細な説明
する。
する。
第１図において、Ｃ個の７行２進ビットをもっＪ１Ｌ本
パルス符号変調イ、１号が、アナログ・デジタル−変換
器２によって生成される。変換器は、良く知られている
パルス符号変換方法を採用しており、連続的に変化する
振幅及び周波数をもつアナログ入力信号６が供給される
サンプル抽出・保持回路４からアナログ入力信号を受け
１■す、この信号が最終的に準アナログ再構成を行なう
。サンプリング率は、タイミング生成器８を使用した従
来の方法で決める。タイミング生成器は、サンプル抽出
・保持回路４及びアナログ・デジタル変換器２にタイミ
ング・パルスを送るが、この率は、アナログ入力信号６
の最大周波数の少なくとも２倍である。この様にして、
アナログ入力信号６の時間によって変動する振幅の時間
的な大きさが所定のサンプリング率で測定され、アナロ
グ・デジタル変換器によって、パルス符号の形の比例応
答が連続的に供給される。この場合、各符号語はＣ個の
平行２進ビットの長さをもっている。
パルス符号変調イ、１号が、アナログ・デジタル−変換
器２によって生成される。変換器は、良く知られている
パルス符号変換方法を採用しており、連続的に変化する
振幅及び周波数をもつアナログ入力信号６が供給される
サンプル抽出・保持回路４からアナログ入力信号を受け
１■す、この信号が最終的に準アナログ再構成を行なう
。サンプリング率は、タイミング生成器８を使用した従
来の方法で決める。タイミング生成器は、サンプル抽出
・保持回路４及びアナログ・デジタル変換器２にタイミ
ング・パルスを送るが、この率は、アナログ入力信号６
の最大周波数の少なくとも２倍である。この様にして、
アナログ入力信号６の時間によって変動する振幅の時間
的な大きさが所定のサンプリング率で測定され、アナロ
グ・デジタル変換器によって、パルス符号の形の比例応
答が連続的に供給される。この場合、各符号語はＣ個の
平行２進ビットの長さをもっている。
Ｃ個のビットの１位又は上位グループであるＡ個のビッ
トは２進・Ｈｆｉｋ １０進ステツプ変換器１０の人力
に送られ、Ａ個のビットが（２Ａ−１）個の゛ト行ビッ
ト・セットに変換されて、変換器ｌＯの出力の当該ル制
御線１２に現われる。従って、変換器１０は（２Ａ−１
）木の制御線１２をもっており、各線が変換器ｌＯかう
出力された（２Ａ−１）個のデータの１つを受は取る。
トは２進・Ｈｆｉｋ １０進ステツプ変換器１０の人力
に送られ、Ａ個のビットが（２Ａ−１）個の゛ト行ビッ
ト・セットに変換されて、変換器ｌＯの出力の当該ル制
御線１２に現われる。従って、変換器１０は（２Ａ−１
）木の制御線１２をもっており、各線が変換器ｌＯかう
出力された（２Ａ−１）個のデータの１つを受は取る。
基本関係式Ａ＋Ｂ＝Ｃから、Ｃ個のビットの次位又はト
“位ビットＢ個が残っており、これがＢ木の制御線１４
の当該線に送られる。
“位ビットＢ個が残っており、これがＢ木の制御線１４
の当該線に送られる。
第１図では、（２Ａ−１）個の゛ト行データとＢ個のビ
ットは、それぞれ対応づけらｒでいる離散電源の直流電
圧出力に、切換式で直列に相互接続されており、Ｃビッ
ト符号語に相当する大きさをもつアナログ電圧である統
合出力Ｅ。ＵＴが生成される。この為に、（２Ａ−１）
個のスイッチ１６はそれぞれ制御線１２によって制御さ
れ、各スイッチ１６はＶｃの直流電圧をもつそれぞれの
電圧源１８に接続されている。ここで、°号６の準アナ
ログ再構成結成の実質上のピーク電圧の振幅を指す。ル
ー御はこの様な方式になっているので、これらのスイッ
チ１６はすべて、電圧統合線２０に直列に接続されてい
る各；ｌ＋制御線１２によってＯＮに切り換えられ、電
圧源１８のＶｃボルト出力はこれらのＯＮスイッチに接
続される。
ットは、それぞれ対応づけらｒでいる離散電源の直流電
圧出力に、切換式で直列に相互接続されており、Ｃビッ
ト符号語に相当する大きさをもつアナログ電圧である統
合出力Ｅ。ＵＴが生成される。この為に、（２Ａ−１）
個のスイッチ１６はそれぞれ制御線１２によって制御さ
れ、各スイッチ１６はＶｃの直流電圧をもつそれぞれの
電圧源１８に接続されている。ここで、°号６の準アナ
ログ再構成結成の実質上のピーク電圧の振幅を指す。ル
ー御はこの様な方式になっているので、これらのスイッ
チ１６はすべて、電圧統合線２０に直列に接続されてい
る各；ｌ＋制御線１２によってＯＮに切り換えられ、電
圧源１８のＶｃボルト出力はこれらのＯＮスイッチに接
続される。
スイッチ１６は、各；レリ御線によってＯＦＦに切り換
えらねると、ＯＦＦスイッチに接続されている電圧源１
８のＶｃボルト出力を、直列に接続されているＶｃボル
ト出力から分離し、分離された出力が直列に接続されて
いた統合線２０との直列連続性を維持する。同様にＢＯ
Ｎ−叶１ｒスイッチ２２もスイッチ１６と同じで、それ
ぞれ制御線１４によって制御され、各スイッチ２２は電
圧源２４に接続されている。しかし、電圧源１８と異な
り、電圧源２４は、制御線１４のビットの打Ｖｃ
Ｖｃ 意Ｈに応じて、−から２１１−までｌ／２電圧９゜減分
で減少する不等の大きさをもつ直流電圧を供給する。従
って、制御線１４によフてＯＮに切りの範囲内で不等電
圧を供給する特定の電圧統合線２０に直列に接続される
。ＯＦＦに切り換えられたスイッチ２２は、残りの不等
ミルを統合線２０から分離し、この残りの電圧が統合線
に直列に接続される場合に備えて線の直列の連続性を維
持する。
えらねると、ＯＦＦスイッチに接続されている電圧源１
８のＶｃボルト出力を、直列に接続されているＶｃボル
ト出力から分離し、分離された出力が直列に接続されて
いた統合線２０との直列連続性を維持する。同様にＢＯ
Ｎ−叶１ｒスイッチ２２もスイッチ１６と同じで、それ
ぞれ制御線１４によって制御され、各スイッチ２２は電
圧源２４に接続されている。しかし、電圧源１８と異な
り、電圧源２４は、制御線１４のビットの打Ｖｃ
Ｖｃ 意Ｈに応じて、−から２１１−までｌ／２電圧９゜減分
で減少する不等の大きさをもつ直流電圧を供給する。従
って、制御線１４によフてＯＮに切りの範囲内で不等電
圧を供給する特定の電圧統合線２０に直列に接続される
。ＯＦＦに切り換えられたスイッチ２２は、残りの不等
ミルを統合線２０から分離し、この残りの電圧が統合線
に直列に接続される場合に備えて線の直列の連続性を維
持する。
この様に、各サンプリング期間で、統合線２０に直列に
接続された電圧が相互に加算されて、線２０の端末２６
．２８に出力される電圧Ｅ。、１゜が生成される。各出
力電圧Ｅ。ｕＬは、アナログ人力（ＩＥ号６の段階形の
離散電圧の各ステップを形成する。第１図に示されてい
るこの２進・１ｔｌｌ ｆｔｋ ｔ 。
接続された電圧が相互に加算されて、線２０の端末２６
．２８に出力される電圧Ｅ。、１゜が生成される。各出
力電圧Ｅ。ｕＬは、アナログ人力（ＩＥ号６の段階形の
離散電圧の各ステップを形成する。第１図に示されてい
るこの２進・１ｔｌｌ ｆｔｋ ｔ 。
進スデップ友換方式と単純な２進加算方式の特殊な組合
せにより、（２Ａ−１）＋８制御線（ここでＡ＋Ｂ＝Ｃ
）を使うだけで、各サンプリング期間に（２ｃｍ１）離
散電圧ステップのどのステップでも生成することができ
る。
せにより、（２Ａ−１）＋８制御線（ここでＡ＋Ｂ＝Ｃ
）を使うだけで、各サンプリング期間に（２ｃｍ１）離
散電圧ステップのどのステップでも生成することができ
る。
例えば、Ａ＝７、Ｂ：＝５の場合、僅かに１３２の；ム
リ御線を使うだけで、谷すンプリング団間に、４，０９
５種類のＥ。ｕＬ値を生成することができる。同様に、
Ａ＝７、Ｂ＝９の場合、僅かに１３６の＋ｌ＋（Ｉ御線
を使うだけで６５，３５５種用のＥ ｏｕｔを生成する
ことができる。
リ御線を使うだけで、谷すンプリング団間に、４，０９
５種類のＥ。ｕＬ値を生成することができる。同様に、
Ａ＝７、Ｂ＝９の場合、僅かに１３６の＋ｌ＋（Ｉ御線
を使うだけで６５，３５５種用のＥ ｏｕｔを生成する
ことができる。
最初の例に戻ると、Ｃ＝１２ビット、Ａ＝７ビット、Ｂ
＝５ビットで、第１図の電圧源１８の各Ｖｃ出力が３０
０ボルト、この電圧出力がすべてスイッチ１６によって
直列に接続されていると仮定した場合、全電圧源１８の
出力能力はΣＶｃ＝３００Ｘ１２７＝３８．ｔｏｏボル
トとなる。５つの電圧源２４の出力は、２分の１の減分
で減少するので１６０．７５．３７．５．１８．７５．
９．３７５ボルトとなり、この出力がΣＶｃに加算され
ると、総出力ｆ１む力は、９．３７５ボルトの分解能で
３８，３９０．６２５ボルト、又は４，０９５分の１の
分解能となる。この例の場合、純低周波数アナログ正弦
波入力信号の準アナログ再構成は、全出力の０．０２％
理論的ＴＨＤ （総高調波ひずみ）以下、即ち、半波に
つき約２，０４７スデツプて達成できる。フィリップ・
エフ・パンター（１’ｌ＋１ｌｌｆｐ Ｆ、ＰａｎＬｃ
ｒ） 、モデュレーシＪン、・ノイズ・アンド・スベク
トラル・アナリシス （ＭｏｄｕｌａＬｉｏｎ、Ｎｏ１
ｓｅ ａｎｄｓｐｅｃＬｒａｌ八ｎａｌｙｓｃｓ） へ
マグロ−ヒル（ｌｉｌｃＧｒｏｗ−１１ｉ １１）１９
６５年刊、６４０ページを参照せよ。
＝５ビットで、第１図の電圧源１８の各Ｖｃ出力が３０
０ボルト、この電圧出力がすべてスイッチ１６によって
直列に接続されていると仮定した場合、全電圧源１８の
出力能力はΣＶｃ＝３００Ｘ１２７＝３８．ｔｏｏボル
トとなる。５つの電圧源２４の出力は、２分の１の減分
で減少するので１６０．７５．３７．５．１８．７５．
９．３７５ボルトとなり、この出力がΣＶｃに加算され
ると、総出力ｆ１む力は、９．３７５ボルトの分解能で
３８，３９０．６２５ボルト、又は４，０９５分の１の
分解能となる。この例の場合、純低周波数アナログ正弦
波入力信号の準アナログ再構成は、全出力の０．０２％
理論的ＴＨＤ （総高調波ひずみ）以下、即ち、半波に
つき約２，０４７スデツプて達成できる。フィリップ・
エフ・パンター（１’ｌ＋１ｌｌｆｐ Ｆ、ＰａｎＬｃ
ｒ） 、モデュレーシＪン、・ノイズ・アンド・スベク
トラル・アナリシス （ＭｏｄｕｌａＬｉｏｎ、Ｎｏ１
ｓｅ ａｎｄｓｐｅｃＬｒａｌ八ｎａｌｙｓｃｓ） へ
マグロ−ヒル（ｌｉｌｃＧｒｏｗ−１１ｉ １１）１９
６５年刊、６４０ページを参照せよ。
出力ｌＯ％（約２０５ステツプ／半波）における理論的
ＴＨＤは０．２％以ドである。無線周波数搬送波の振幅
の変調に適用すると、全力供給出力はＡＭ信号・のすべ
ての正の包絡線電圧出力に一致する。
ＴＨＤは０．２％以ドである。無線周波数搬送波の振幅
の変調に適用すると、全力供給出力はＡＭ信号・のすべ
ての正の包絡線電圧出力に一致する。
次に、第２１図に示されている実施例は、Ａを１とし、
従フてＢ＝Ｃ−１、（２Ａ−１）＝１とした点が、第１
図と異なフている。即ち、第２図では、Ｖｃボルト直流
の電圧源ｌＯが１個、これに接続されるスイッチ１６が
１個、スイッチル制御線１２が１個しか必要ないので、
第１図の２進・離ａ １０進ステツプ変換器１０が除去
されている。
従フてＢ＝Ｃ−１、（２Ａ−１）＝１とした点が、第１
図と異なフている。即ち、第２図では、Ｖｃボルト直流
の電圧源ｌＯが１個、これに接続されるスイッチ１６が
１個、スイッチル制御線１２が１個しか必要ないので、
第１図の２進・離ａ １０進ステツプ変換器１０が除去
されている。
従って、Ａ＝１の場合に使用される単一の高位ビットは
、単−ＶＣ電圧源１８に対応づけられている単一スイッ
チ１６との関係を制御する単一制御線１２を通して直接
接続されるという形で、第２図に示されている。
、単−ＶＣ電圧源１８に対応づけられている単一スイッ
チ１６との関係を制御する単一制御線１２を通して直接
接続されるという形で、第２図に示されている。
しかし、第２図では、Ｂ ＯＸ −０１’ Ｆスイッチ
２２は、第１図と同様に、それぞれ；ｆｉ制御線１４に
よって制御され、スイッチ２２は、制御線１４のピッＶ
ｃ Ｖｃ トの４Ｔ、Ｑ性の順位で１／２の減分で−から２１１ま
で減少する直列電圧をもつ電圧源に接続されている。従
って、例えば、Ｃ＝１２ビットのシステムで、最大用カ
フ「圧ｖｌ、、ａ、ｌ＝１，８００ボルト、最大切換能
力９００ボルトと仮定した場合、電圧源１８に対応づけ
られている１つの０Ｎ−ＯＦＦスイッチ１６を制御する
＃を敗１０進ビットは１つであるのに対しく又は制御線
１２）、電圧源２４に対応づけられている１１の０Ｎ−
ＯＦＦスイスイッチ１１御する２進ビットは１１あり（
又は、１１の制御線１４）、それぞれ９００ボルト、プ
ラス、４５０．２５５・・・・・−１，７５，０，８８
，０，４４ボルトなイ１１給し、ＤＨ４＋、末２６．２
８の総数大出力はＥ、、、、＝１，７９９．５６ボルト
となる。第１図と同様に、各サンプリング期間で、（２
ｃｍ１＞、？ｌ頚の離散７「圧ステップを生成できるが
、第２図の場合、これはＢ＋ １ ＝Ｃの制御線で達成
できる。Ｂ＋１とＣはどちらも１２に等しいので、僅か
に１２の＋ｌ、＋３御線を使用するだけで、芥サンプリ
ング期間に４，０９５柿類のＥ ｎｕＬ値を生成できる
ごとになる。
２２は、第１図と同様に、それぞれ；ｆｉ制御線１４に
よって制御され、スイッチ２２は、制御線１４のピッＶ
ｃ Ｖｃ トの４Ｔ、Ｑ性の順位で１／２の減分で−から２１１ま
で減少する直列電圧をもつ電圧源に接続されている。従
って、例えば、Ｃ＝１２ビットのシステムで、最大用カ
フ「圧ｖｌ、、ａ、ｌ＝１，８００ボルト、最大切換能
力９００ボルトと仮定した場合、電圧源１８に対応づけ
られている１つの０Ｎ−ＯＦＦスイッチ１６を制御する
＃を敗１０進ビットは１つであるのに対しく又は制御線
１２）、電圧源２４に対応づけられている１１の０Ｎ−
ＯＦＦスイスイッチ１１御する２進ビットは１１あり（
又は、１１の制御線１４）、それぞれ９００ボルト、プ
ラス、４５０．２５５・・・・・−１，７５，０，８８
，０，４４ボルトなイ１１給し、ＤＨ４＋、末２６．２
８の総数大出力はＥ、、、、＝１，７９９．５６ボルト
となる。第１図と同様に、各サンプリング期間で、（２
ｃｍ１＞、？ｌ頚の離散７「圧ステップを生成できるが
、第２図の場合、これはＢ＋ １ ＝Ｃの制御線で達成
できる。Ｂ＋１とＣはどちらも１２に等しいので、僅か
に１２の＋ｌ、＋３御線を使用するだけで、芥サンプリ
ング期間に４，０９５柿類のＥ ｎｕＬ値を生成できる
ごとになる。
本発明の実力八個のもう一つは、第３図を用いて説明す
る。これは、小さな電圧ステップを効率的に１■扱える
システムで、その最大ビット能力に関する実質的な；１
す限が無いことが特徴である。
る。これは、小さな電圧ステップを効率的に１■扱える
システムで、その最大ビット能力に関する実質的な；１
す限が無いことが特徴である。
ある点から見れば、第３図は第１図に類似している。特
に、アナログ入力信号６（第１図）から採取した各サン
プルを表わすＣビット符号語のＡビットを、スイッチ１
６及び等′電圧Ｖｃの電圧源１８に対応づけられている
制御線１２上の（２＾−１）個の離散１０進データに変
換する２進・離数ｉｏ進ステップ変換器ｌＯを使用して
ぃＢ個のビットを２つのグループに分けている点て、第
３図は第１図と異っている。１つのグループはＮ個の高
位ビットをもち、他方は（Ｂ−Ｎ）個の下位ビットをも
っている。第３図のシステムのＮ個のビットは、第１し
１のシステムにおけるＢ個のビットと同様に、電圧源２
４に対応づけられている個々のスイッチ２２を制御する
ためにＶｃ 使用されている。電圧源２４の出力は、□から１／２の
部分て減少しており、（Ｂ−Ｎ）個のビットはＤ／Ａ変
換器ステップ電圧追従回路３０に４Ｂ給することにより
、個別に取扱うことができる。回路３０は、（Ｂ−Ｎ）
個のビットの組合せによる２（ＩＩ−Ｎ）２進値に基づ
いて２１Ｂ−Ｍｌ アナログ電圧出力を生成することが
できる。この′ｉＩＣ圧出力は、（Ｂ−Ｎ）個のビット
の組合せによる２進Ｖｃ Ｖｃ 値の減少順位で、 ８ から７７へ段階的に電２＋１ 圧が学派する。
に、アナログ入力信号６（第１図）から採取した各サン
プルを表わすＣビット符号語のＡビットを、スイッチ１
６及び等′電圧Ｖｃの電圧源１８に対応づけられている
制御線１２上の（２＾−１）個の離散１０進データに変
換する２進・離数ｉｏ進ステップ変換器ｌＯを使用して
ぃＢ個のビットを２つのグループに分けている点て、第
３図は第１図と異っている。１つのグループはＮ個の高
位ビットをもち、他方は（Ｂ−Ｎ）個の下位ビットをも
っている。第３図のシステムのＮ個のビットは、第１し
１のシステムにおけるＢ個のビットと同様に、電圧源２
４に対応づけられている個々のスイッチ２２を制御する
ためにＶｃ 使用されている。電圧源２４の出力は、□から１／２の
部分て減少しており、（Ｂ−Ｎ）個のビットはＤ／Ａ変
換器ステップ電圧追従回路３０に４Ｂ給することにより
、個別に取扱うことができる。回路３０は、（Ｂ−Ｎ）
個のビットの組合せによる２（ＩＩ−Ｎ）２進値に基づ
いて２１Ｂ−Ｍｌ アナログ電圧出力を生成することが
できる。この′ｉＩＣ圧出力は、（Ｂ−Ｎ）個のビット
の組合せによる２進Ｖｃ Ｖｃ 値の減少順位で、 ８ から７７へ段階的に電２＋１ 圧が学派する。
回路３０の変換器部分はデジタル・アナログ変換器３２
が使用されている。この変換器３２（第３図）は、アナ
ログ・デジ゛タル変換器２（第１図）と同様に、Ｃビッ
トから分岐されたＢビットの（Ｂ−Ｎ）のＬＳＢを受は
取ることが示されている。回路３０のステップ電圧追従
回路には、演算増幅器３４、トランジスタ３６、電源３
８が装備されている。変換器３２のアナログ？「圧出力
は、リード線４０を通して、増幅器３４のｉＥの入力端
子に供給される。増幅器３４の信号出力は、リード線４
２を通して、トランジスタ３６のベースに供給される。
が使用されている。この変換器３２（第３図）は、アナ
ログ・デジ゛タル変換器２（第１図）と同様に、Ｃビッ
トから分岐されたＢビットの（Ｂ−Ｎ）のＬＳＢを受は
取ることが示されている。回路３０のステップ電圧追従
回路には、演算増幅器３４、トランジスタ３６、電源３
８が装備されている。変換器３２のアナログ？「圧出力
は、リード線４０を通して、増幅器３４のｉＥの入力端
子に供給される。増幅器３４の信号出力は、リード線４
２を通して、トランジスタ３６のベースに供給される。
トランジスタのコレクタはリード線４４を通して直接電
源３６に接続されている。
源３６に接続されている。
一方、トランジスタの出力は、エミッタから取り出され
、リード線４６を通して電圧統合線２０に供給されてい
る。こねにより、トランジスタは、エミッタ・追従器と
して機能する。エミッタのリード線４６から増幅器４６
の負の入力端ｒ−への負の帰還電圧は、リード線４８に
よフて導かれる。′１゛に源３８は、Ｎ個のＭＳＢ＜７
）Ｎ番１１のビットと相関している電圧源２４のひとつ
にほぼ等しい大きざの′重圧■を供給することができる
。
、リード線４６を通して電圧統合線２０に供給されてい
る。こねにより、トランジスタは、エミッタ・追従器と
して機能する。エミッタのリード線４６から増幅器４６
の負の入力端ｒ−への負の帰還電圧は、リード線４８に
よフて導かれる。′１゛に源３８は、Ｎ個のＭＳＢ＜７
）Ｎ番１１のビットと相関している電圧源２４のひとつ
にほぼ等しい大きざの′重圧■を供給することができる
。
Ｎ
第３図のシステムの演算に使用されるパラメータの一例
として、■□、＝２，４００ボルト、ＶＣ＝３００ボル
ト、Ｃ＝１６ビット、Ａ＝３ビット、Ｎ＝３ビットと仮
定してみる。
として、■□、＝２，４００ボルト、ＶＣ＝３００ボル
ト、Ｃ＝１６ビット、Ａ＝３ビット、Ｎ＝３ビットと仮
定してみる。
この場合、Ｂ＝１３ビット、（Ｂ−Ｎ）＝１０ｃ
ビット、 （２Ａ−１）＝７ビット、−＝ １５０Ｖｃ
１８．７５ボルト、丁「＝ ０ 、 ０４ボルトとなる
。そして、Ｄ／Ａ変換器ステップ電圧追従回路３０は、
０．０４ボルトの分解能で、電圧統合線２０へ１，０２
４種類の電圧のいずれがひとつを供給することができる
。Ｃを１６から１２ビットに変えるだけで、Ｂ＝９ビッ
ト、Ｖｃ （Ｂ−Ｎ）＝６ビット、−＝ ０ 、 ６ボルトとな２
ｔ＋ す、回路３０は、０，６ボルトの分解能で、？ｉｉ圧統
圧線合線２０４種類の電圧を供給することができる。
。そして、Ｄ／Ａ変換器ステップ電圧追従回路３０は、
０．０４ボルトの分解能で、電圧統合線２０へ１，０２
４種類の電圧のいずれがひとつを供給することができる
。Ｃを１６から１２ビットに変えるだけで、Ｂ＝９ビッ
ト、Ｖｃ （Ｂ−Ｎ）＝６ビット、−＝ ０ 、 ６ボルトとな２
ｔ＋ す、回路３０は、０，６ボルトの分解能で、？ｉｉ圧統
圧線合線２０４種類の電圧を供給することができる。
本発明により、振幅及び周波数が変動するアナログ入力
信号から導出した基本ＰＣＭ信号を独自の方法で利用す
ることにより、ｆ’ｆ Ｍ成された信号をステップ式に
最適分解能を持つ形で生成１−ることが＋ｉ）能となり
、更に基本ＰＣＭを処理して離散ｌＯ進及び２進ステツ
プに変換してオリジナルのアナログ１８号を小さなｍ敗
ステップ′Ｉ「圧に１１構成し、１１１構成されたアナ
ログを様々な目的に利用できるようになり、その中には
低ひずみ高効率ＡＭ払号を人手するための無線周波数増
幅器の振動の変調への利用も含まれる。
信号から導出した基本ＰＣＭ信号を独自の方法で利用す
ることにより、ｆ’ｆ Ｍ成された信号をステップ式に
最適分解能を持つ形で生成１−ることが＋ｉ）能となり
、更に基本ＰＣＭを処理して離散ｌＯ進及び２進ステツ
プに変換してオリジナルのアナログ１８号を小さなｍ敗
ステップ′Ｉ「圧に１１構成し、１１１構成されたアナ
ログを様々な目的に利用できるようになり、その中には
低ひずみ高効率ＡＭ払号を人手するための無線周波数増
幅器の振動の変調への利用も含まれる。
第１図は本発明の一実ｂＫ例の構成図、第２図は本発明
の他の実施例の構成図、第３図は本発明の更に他の実施
例の構成図である。 ２・・・・・・アナログ・デジタル変換器６・・・・・
・入力信号 ８・・・・・・タイミング生成器 １０・・・・・・２進・離散１ｏ進ステツプ変換器１８
−、、、第−電ハニ生成器 ２４−−−−軸第二′−゛に圧生成器 ３２・・・・・・デジタル・アナログ変換器３４−、軸
・演算増幅器 ３６−、軸トランジスタ 各図面に共通の参照番号は同一エレメントを示している
。
の他の実施例の構成図、第３図は本発明の更に他の実施
例の構成図である。 ２・・・・・・アナログ・デジタル変換器６・・・・・
・入力信号 ８・・・・・・タイミング生成器 １０・・・・・・２進・離散１ｏ進ステツプ変換器１８
−、、、第−電ハニ生成器 ２４−−−−軸第二′−゛に圧生成器 ３２・・・・・・デジタル・アナログ変換器３４−、軸
・演算増幅器 ３６−、軸トランジスタ 各図面に共通の参照番号は同一エレメントを示している
。
Claims (1)
- 【特許請求の範囲】 （１） （ａ）アナログ入力信号の比例パルス符号化された、各
々は等式Ａ＋Ｂ＝Ｃを満足するＡ個の高位ビットとＢ個
の下位ビットから成るＣ個の２進ビットをもっており、
サンプリング周波数は、入力信号の最大周波数の少なく
とも２倍である離散時サンプルを供給し、 （ｂ）各パルス符号化サンプルのＡ個の高位ビットの２
進値に基づいて、当該極性及び同じ大きさの電圧Ｖｃ（
Ｖｃ＝（Ｖ＿ｍ＿ａ＿ｘ（２＾Ｂ））／（２＾Ｃ−１）
Ｖ＿ｍ＿ａ＿ｘは、当該準アナログ再構成で供給される
実質上のピーク電圧の振幅である。）をもつ（２＾Ａ−
１）個の離散電圧を生成し、 （ｃ）各パルス符号化サンプルのＢ個の下位ビットの２
進値に基づいて、当該極性及び （Ｖｃ）／２から（Ｖｃ）／２＾Ｂまで１／２の減分で
減少する不等電圧をもつＢ個の離散電圧を生成し、 （ｄ）各サンプリング期間内で、Ａ個の高位ビットの２
進値及びＢ個の下位ビットの２進値に基づいて生成され
た全ての離散電圧を加算し、アナログ入力信号の準アナ
ログ再構成を達成する 段階を含む振幅及び周波数が変動するアナログ入力信号
の準アナログ再構成の方法。 （２） （ａ）アナログ入力信号の変動する振幅の瞬間的大きさ
を、所定のサンプリング率で測定し、各符号語はＡ離散
２進ビットとＢ離散２進ビットから成るＣの長さの平行
２進ビットをもっている （Ｃ＝Ａ＋Ｂ）パルス符号の形で連続比例応答を供給し
、 （ｂ）各符号語のＡ離散２進ビットを（２＾Ａ−１）離
散１０進ビットに変換し、 （ｃ）（２＾Ａ−１）個の等しい離散直流電圧及びＢ個
の不等離散直流電圧を供給し、ここで各（２＾Ａ−１）
個の離散直流電圧はそれぞれ、（２＾Ａ−１）個の離散
１０値ビットのひとつに相関しており、Ｖｃ＝（Ｖ＿ｍ
＿ａ＿ｘ（２＾Ｂ））／（２＾Ｃ−１）（Ｖ＿ｍ＿ａ＿
ｘは当該アナログ入力信号の高レベル準再構成で供給さ
れる実質上のピーク電圧の振幅である。）の大きさをも
ち、また、Ｂ個の離散直流電圧は（Ｖｃ）／２から（Ｖ
ｃ）／２＾Ｂの範囲で連続的に半減し、それぞれその順
序で、Ｂ離散２進ビットの下位ビットに向けて相関して
おり、 （ｄ）アナログ入力信号の高レベル準アナログ再構成を
、当該所定のサンプリング率で発生す る、各サンプリング期間において当該サンプリング期間
中の予め定められた２進値をもつ離散１０進ビット及び
Ｂ離散２進ビットに相関している離散直流電圧のみを相
互に加算して得られる連続する出力電圧ステップから段
階波形として達成する段階を含む特許請求の範囲第１項
に記載の振幅及び周波数が変動するアナログ入力信号の
準アナログ再構成の方法。 （３）アナログ入力信号の各符号化サンプルは、複数の
下位ビットと１つだけの高位ビットをもっており、これ
により、等式Ｖｃ＝（Ｖ＿ｍ＿ａ＿ｘ（２＾Ｂ））／（
２＾Ｃ−１）により（Ｖ＿ｍ＿ａ＿ｘ（２＾Ｃ−１））
／（２＾Ｃ−１）に相当する大きさをもつ離散電圧Ｖｃ
が、関係式（２＾Ａ−１）に従って１つだけ生成される
特許請求の範囲第１項に記載の振幅及び周波数が変動す
るアナログ入力信号の準アナログ再構成の方法。 （４） （ａ）各Ｃビットのデジタル語をＡ個のＭＳＢ（最上位
のビット）とＢ個のＬＳＢ（最下位のビット）に分け、
ここでＣ＝Ａ＋Ｂであり、 （ｂ）Ａ個のＭＳＢを（２＾Ａ−１）個の平行ビットに
変換し、 （ｃ）（２＾Ａ−１）個の平行ビットとＢ個のＬＳＢを
用いて、個別に対応づけられている離散電圧源の直流電
圧出力と直列に、切換式で接続し、Ｃビット・デジタル
語の値に相応する大きさのアナログ電圧をもつ統合出力
が生成し、（２＾Ａ−１）個の平行ビットに対応づけら
れている電圧源の出力は、各出力がＶｃ（Ｖｃ＝（Ｖ＿
ｍ＿ａ＿ｘ（２＾Ｂ））／（２＾Ｃ−１）、Ｖ＿ｍ＿ａ
＿ｘはアナログ入力信号の高レベル準アナログ再構成で
供給される実質上のピーク電圧の振幅である。）ボルト
直流をもつように選択され、またＢ個のＬＳＢに対応づ
けられている電圧源の出力は、（Ｖｃ）／２から（Ｖｃ
）／２＾Ｂまでそれぞれ１／２直流電圧減分で減少する
ように選択される 段階を含む変動する信号の振幅の連続するサンプルを測
定し、各サンプルの比例応答をＣ平行ビットのデジタル
語の形で導出する為にアナログ−デジタルする特許請求
の範囲第１項に記載の振幅及び周波数が変動するアナロ
グ入力信号の準アナログ再構成の方法。 （ａ）Ａ個のＭＳＢビットを、対応するデータを表わす
（２＾Ａ−１）個の平行ビットに変換し、（ｂ）各々は
直流電圧出力Ｖｃ（Ｖｃ＝（Ｖ＿ｍ＿ａ＿ｘ（２＾Ｂ）
）／（２＾Ｃ−１）、Ｖ＿ｍ＿ａ＿ｘはアナログ入力信
号の高レベル準アナログ再構成で供給される実質上のピ
ーク電圧の振幅である。）をもつ（２＾Ａ−１）個の離
散電圧源を供給し、 （ｃ）各々の出力は、（Ｖｃ）／２から（Ｖｃ）／２＾
Ｂまで１／２直流電圧減分で減少するＢ個の離散電圧源
を供給し、（ｄ）（２＾Ａ−１）個の離散電圧源に対応
づけられている（２＾Ａ−１）個の平行ビット、並びに
、Ｂ個の離散電圧源に対応づけられているＢ個のＬＳＢ
を用いて、Ｃビットのデジタル語の値に相当する大きさ
のアナログ電圧をもつ統合出力を生成する離散電圧源に
対応づけられている直流電圧出力のみを、直列に、切換
式で相互接続する段階を含む信号の振幅が変動するサン
プルを、少なくともアナログ入力信号の最大周波数の２
倍に相当するサンプリング率で連続的に測定し、それぞ
れの比例応答をＣ平行ビットから成るデジタル語の形で
導出する為にアナログ−デジタルする特許請求の範囲第
１項に記載の振幅及び周波数が変動するアナログ入力信
号の準アナログ再構成の方法。 （６） （ａ）関係式Ａ＋Ｂ＝Ｃを満足するＢ個の下位ビットと
Ａ個の高位ビットで構成されるＣ個の平行２進ビットの
Ａ個の高位ビットを２進、離散１０進ステップ変換し、
（２＾Ａ−１）個の平行離散１０進ビットを出力し、 （ｂ）前記（２＾Ａ−１）個の１０進ビットを用いて、
それぞれ大きさがＶｃ（Ｖｃ＝（Ｖ＿ｍ＿ａ＿ｘ（２＾
Ｂ））／（２＾Ｃ−１）、Ｖ＿ｍ＿ａ＿ｘはアナログ入
力信号の高レベル準アナログ再構成で供給される実質上
のピーク電圧である。）であるこれに応答する等電圧を
生成し、（ｃ）Ｂ個の下位ビットのＮ個のＭＳＢを用い
て、それぞれ（Ｖｃ）／２から（Ｖｃ）／２＾Ｎまで１
／２の減分で減少する電圧を生成し、 （ｄ）Ｂ個の下位ビットの残りの（Ｂ−Ｎ）ＬＳＢを用
いて、１／２の減分で減少し、（Ｂ−Ｎ）個のＬＳＢの
最高から最低までの２進値が（Ｖｃ）／（２＾Ｎ＋１）
から（Ｖｃ）／２＾Ｂの範囲内にあるような電圧を生成
し、（ｃ）各量子化期間について、（２＾Ａ−１）個の
１０進ビット並びにＢ個の下位ビットのＮ個のＭＳＢ及
び（Ｂ−Ｎ）個のＬＳＢを用いて生成されたすべての電
圧を加算し、アナログ入力信号の準アナログ再構成を達
成する 段階を含むアナログ入力信号を定量化し、アナログ信号
の各定量化値をパルス符号の形で表わしたＣ個の平行２
進ビットを供給する特許請求の範囲第１項に記載の振幅
及び周波数が変動するアナログ入力信号の準アナログ再
構成の方法。 （７） （ａ）アナログ入力信号６に応答し、それに比例するパ
ルス符号化され、等式Ａ＋Ｂ＝Ｃを満足するＡ個の高位
ビットとＢ個の下位ビットから成るＣ個の２進ビットを
もつ、離散時サンプルを供給し、当該入力信号の最高周
波数の少なくとも２倍のサンプリング周波数を採用する
パルス符号変調器（２、４、８）、 （ｂ）各パルス符号サンプルのＡ個の高位ビットに応答
し、Ａ個の高位ビットの２進値に基づいて、当該極性及
び等しい電圧Ｖｃ（Ｖｃ＝（Ｖ＿ｍ＿ａ＿ｘ（２＾Ｂ）
）／（２＾Ｃ−１）、Ｖ＿ｍ＿ａ＿ｘは準アナログ再構
成で供給される実質上のピーク電圧の振幅である。）を
もつ（２＾Ａ−１）個の離散電圧を生成する第１電圧生
成器（１０、１２、１６、１８）、 （ｃ）各パルス符号サンプルのＢ個の下位ビットに応答
し、Ｂ個の下位ビットの２進値に基づいて、当該極性及
び（Ｖｃ）／２から（Ｖｃ）／２＾Ｂまで１／２の減分
で減少する不等電圧をもつＢ個の離散電圧を生成する第
２電圧生成器（１４、２２、２４）、及び（ｄ）各サン
プリング期間について、Ａ個の高位ビットとＢ個の下位
ビットに応答して生成された全ての離散電圧を加算し、
当該アナログ入力信号の高レベル準アナログ再構成を達
成する電圧統合器（２０） を含む振幅及び周波数が変動するアナログ入力信号の準
アナログ再構成のための装置。 （８） （ａ）アナログ入力信号の変動する振幅の瞬間的な大き
さを、所定のサンプリング率で測定し、その並列出力端
子に連続比例応答を、Ｃ＝Ａ＋Ｂを満足するＡ離散２進
ビットとＢ離散２進ビットから成るＣ平行２進ビットの
長さをもつパルス符号の形で供給するパルス符号変調器
（２、４、８）、 （ｂ）入力部が各符号語のＡ離散２進ビットを供給する
前記パルス符号変調器の並列出力端子に接続されており
、前記パルス符号変調器が供給するＡ離散２進ビットを
（２＾Ａ−１）離散に１０進ビットに変換し、各離散１
０進ビットは、その出力部のそれぞれ１０進スイッチ駆
動端子で供給される２進・離散１０進ステップ変換器（
１０）、（ｃ）［１］マグニチュードＶｃ（Ｖｃ＝（Ｖ
＿ｍ＿ａ＿ｘ（２＾Ｂ））／（２＾Ｃ−１）、Ｖ＿ｍ＿
ａ＿ｘは、当該アナログ入力信号の高レベル準アナログ
再構成で供給される実質上のピーク電圧の振幅である。 ）の等しい直流電圧をもつ（２＾Ａ−１）個の離散電圧
源（１８）、 ［２］Ｂ離散２進ビットの有意性の順位で、（Ｖｃ）／
２から（Ｖｃ）／２＾Ｂまで１／２の減分で減少する不
等直流電圧をもつＢ個の離散電圧源（２４）、 ［３］統合電圧線（２０）、及び ［４］予め定められた２進値のデジタル・データ・ビッ
トで駆動されると、対応づけられている離散電圧源の電
圧を統合電圧線に直列に加算し、等しい直流電圧をもつ
離散電圧源に対応づけられているスイッチ（１６）は、
２進・離散１０進ステップ変換器の出力部で、１０進ス
イッチ駆動端末と一対に組み合されており、供給される
（２＾Ａ−１）離散１０進ビットのひとつを受け取り、
これによって駆動され、一方、不等直流電圧をもつ離散
電圧源に対応づけられているスイッチ（２４）は、各符
号語のＢ個の２進ビットを供給するパルス符号変調器の
並列出力端子に組み合わされており、Ｂ個の２進ビット
の一つを受け取り、これによって駆動される、それぞれ
離散電圧源に対応づけられており、個別に操作できる（
２＾Ａ−１）＋Ｂ個のビット駆動スイッチ（１６、２２
） を含む電圧統合器、及び （ｄ）統合電圧線の両端に接続されている一対の出力端
子（２６、２８）は、アナログ入力信号の各サンプリン
グ期間ごとに、直列に加算された離散電圧の合計を、予
め定められた２進値のビットによって駆動されるスイッ
チを通して、統合線に供給し、これにより、出力端子対
によって供給された各統合電圧は、アナログ入力信号の
準アナログ再構成を達成する、連続する段階状の波形で
示される電圧ステップのシーケンスの一つを成す統合電
圧線の両端に接続されている一対の出力端子（２６、２
８）を含む特許請求の範囲第７項に記載の振幅及び周波
数が変動するアナログ入力信号の準アナログ再生構成の
ための装置。 （９） （ａ）関係式Ａ＋Ｂ＝Ｃを満足するＢ個の下位ビットと
Ａ個の高位ビットから成るＣ平行２進ビットのＡ高位ビ
ットを受け取る為のＡ個の入力端子をもち、（２＾Ａ−
１）個の出力端子をもち、（２＾Ａ−１）個の離散１０
進ビットを出力する２進・離散１０進ステップ変換器（
１０）、（ｂ）変換器の出力端子に接続されており、そ
れぞれ（２＾Ａ−１）個の離散１０進ビットによって制
御され、これに応答して電圧を生成するすべて同じ電圧
の大きさＶｃ（Ｖｃ＝（Ｖ＿ｍ＿ａ＿ｘ（２＾Ｂ））／
（２＾Ｃ−１）Ｖ＿ｍ＿ａ＿ｘは当該アナログ入力信号
の高レベル準アナログ再構成で供給される実質上のピー
ク電圧である。）をもつ（２＾Ａ−１）の離散電力源（
ｃ）それぞれ、Ｂ個の下位ビットのＮ個のＭＳＢによっ
て制御され、（Ｖｃ）／２から（Ｖｃ）／２＾Ｎまで１
／２の減分で減少する電圧を生成する離散電力源 （２４）、及びＢ個の下位ビットの残りの （Ｂ−Ｎ）個のＬＳＢによって制御され、電圧が１／２
の減分で減少し、（Ｂ−Ｎ）個のＬＳＢの最大から最小
までの２進値が（Ｖｃ）／（２＾Ｎ＋１２＾Ｂ）から（
Ｖｃ）／２＾Ｂまでの範囲にある電圧を生成する単一電
力源（３０）、 （ｄ）上記のすべての電力源に接続されており、各量子
化期間中、電力源の制御下で生成された電圧を加算し、
アナログ入力信号の準アナログ再構成を達成する統合器
（２０） を含むアナログ入力信号６を受け取る為の入力端子をも
つ量子化装置（２、４、８）、及び、アナログ入力信号
の量子値をパルス符号の形で表わすＣ個の平行２進ビッ
トを送る為のＣ個の出力端子をもつ特許請求の範囲第７
項に記載の振幅及び周波数が変動するアナログ入力信号
の準アナログ再構成のための装置。 （１０） （ａ）Ａ個のＭＳＢを、対応するデータを表わす（２＾
Ａ−１）個の平行ビットに変換する２進・離散１０進ス
テップ変換器１０、 （ｂ）各々は直流電圧出力Ｖｃ（Ｖｃ＝（Ｖ＿ｍ＿ａ＿
ｘ（２＾Ｂ））／（２＾Ｃ−１）、Ｖ＿ｍ＿ａ＿ｘはア
ナログ入力信号の高レベル準アナログ再構成で供給され
ている実質上のピーク電圧の振幅である。）をもつ２進
・離散１０進ステップ変換器（１０）、 （ｃ）各々の出力は、（Ｖｃ）／２から（Ｖｃ）／２＾
Ｂまで１／２の減分で減少するＢ個の離散電圧源（２４
）、（ｄ）一方は２進・離散１０進ステップ変換器から
出力された（２＾Ａ−１）個の平行ビットを（２＾Ａ−
１）個の平行ビットを（２＾Ａ−１）個の離散電圧源に
連結し、他方はアナログ・デジタル変換器から出力され
たＢ個のＬＳＢをＢ個の離散電圧源に連結し、この２つ
の結合器は連結されたビットによって制御され、（２＾
Ａ−１）及びＢ個の離散電圧源の直流電圧出力のみを、
統合出力がＣビット・デジタル語に相応する大きさのア
ナログ電圧となるように、直列に、切換式で相互接続し
、これにより、アナログ入力信号の振幅の変動を時間の
関数として表わした増分レベル変動から、準アナログ再
構成を達成する統合器 を含む時間によって変動する電圧をもつサンプルを、ア
ナログ入力信号の最大周波数の少なくとも２倍のサンプ
リング周波数で連続的に測定する為のサンプリング器（
４、８）及びサンプルから、それぞれＣ個（Ｃ＝ＡＭＳ
Ｂ＋ＢＬＳＢ）の平行ビットをもつデジタル語の形で比
例応答を導出する為のアナログ・デジタル変換器２が含
まれている特許請求の範囲第７項に記載の振幅及び周波
数の変動するアナログ入力信号の準アナログ再構成のた
めの装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/811,070 US4724420A (en) | 1985-12-19 | 1985-12-19 | Method and apparatus for quasi-analog reconstructions of amplitude and frequency varying analog input signals |
| US811070 | 1985-12-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62147817A true JPS62147817A (ja) | 1987-07-01 |
Family
ID=25205468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61199166A Pending JPS62147817A (ja) | 1985-12-19 | 1986-08-27 | 振幅及び周波数が変動するアナログ入力信号の準アナログ再構成の方法及びその装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4724420A (ja) |
| EP (1) | EP0225968A3 (ja) |
| JP (1) | JPS62147817A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4979188A (en) * | 1988-04-29 | 1990-12-18 | Motorola, Inc. | Spectrally efficient method for communicating an information signal |
| US5200707A (en) * | 1990-06-05 | 1993-04-06 | Continental Electronics Corporation | Amplifier with multiple switched stages and noise suppression |
| US5099203A (en) * | 1990-06-05 | 1992-03-24 | Continental Electronics Corporation | Power amplifier having multiple switched stages and method of operating same |
| US6118399A (en) * | 1998-03-30 | 2000-09-12 | Silicon Laboratories, Inc. | Coarse/fine switching on digital-to-analog conversion output |
| KR101269855B1 (ko) * | 2011-10-12 | 2013-06-17 | 주식회사 글로리이앤씨 | 디지털 아날로그 변환장치 |
| US9455732B2 (en) * | 2014-12-19 | 2016-09-27 | Stmicroelectronics S.R.L. | Method and device for analog-to-digital conversion of signals, corresponding apparatus |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3044007A (en) * | 1958-04-10 | 1962-07-10 | North American Aviation Inc | Programmable power supply |
| NL281663A (ja) * | 1961-08-01 | |||
| US3217147A (en) * | 1961-11-28 | 1965-11-09 | Bell Telephone Labor Inc | Cumulative type decoder |
| GB1004967A (en) * | 1962-11-08 | 1965-09-22 | Nippon Electric Co | An encoder and a decoder with non-linear quantization |
| US3603971A (en) * | 1968-08-06 | 1971-09-07 | Perkin Elmer Corp | Apparatus for converting between digital and analog information |
| US3581076A (en) * | 1969-07-17 | 1971-05-25 | Sperry Rand Corp | Digital to analog current distribution circuit |
| US3877021A (en) * | 1971-04-23 | 1975-04-08 | Western Electric Co | Digital-to-analog converter |
| US3723855A (en) * | 1971-08-16 | 1973-03-27 | Sybron Corp | System having fast plural high voltage switching |
| US3892977A (en) * | 1973-01-29 | 1975-07-01 | Amp Inc | Switchable high voltage power supply |
| JPS5916443B2 (ja) * | 1976-02-06 | 1984-04-16 | ソニー株式会社 | パワ−アンプ |
| US4160244A (en) * | 1976-02-25 | 1979-07-03 | National Semiconductor Corporation | Conversion circuit |
| GB2064901B (en) * | 1979-11-30 | 1984-11-07 | Harris Corp | Digital high power amplifier |
| DE3279017D1 (en) * | 1981-03-25 | 1988-10-13 | Hitachi Ltd | Digital-to-analog converter |
| US4580111A (en) * | 1981-12-24 | 1986-04-01 | Harris Corporation | Amplitude modulation using digitally selected carrier amplifiers |
-
1985
- 1985-12-19 US US06/811,070 patent/US4724420A/en not_active Expired - Lifetime
-
1986
- 1986-08-13 EP EP86111212A patent/EP0225968A3/en not_active Withdrawn
- 1986-08-27 JP JP61199166A patent/JPS62147817A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US4724420A (en) | 1988-02-09 |
| EP0225968A2 (en) | 1987-06-24 |
| EP0225968A3 (en) | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1175148A (en) | Offset digital dither generator | |
| JP2787445B2 (ja) | デルタ−シグマ変調を使用するアナログ−ディジタル変換器 | |
| US6359576B1 (en) | Apparatus and methods for performing RMS-to-DC conversion with bipolar input signal range | |
| CN101427469A (zh) | 具有比较器偏置噪声转换的△-∑调制器 | |
| KR20050074656A (ko) | 기준신호를 갖는 디지털 아날로그 변환기 및 그 변환방법 | |
| US5225835A (en) | Sigma delta type digital/analog converter system | |
| JPS62147817A (ja) | 振幅及び周波数が変動するアナログ入力信号の準アナログ再構成の方法及びその装置 | |
| JPH0783267B2 (ja) | ２進信号をこれに比例する直流信号に変換する装置 | |
| US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
| US4143363A (en) | Nonuniform translation between analog and digital signals by a piece-wise linear process | |
| US5017918A (en) | Method and circuit for eliminating major bit transition error at the bipolar zero point in a digital-to-analog converter | |
| JPS57178417A (en) | Digital to analog converting circuit | |
| JPH02186719A (ja) | アナログ／デジタル変換器回路 | |
| JP2847913B2 (ja) | アナログ掛算器 | |
| JPS58106915A (ja) | Ａ／ｄ変換器 | |
| US4309676A (en) | Instantaneous compressor and instantaneous expandor | |
| JPS56164628A (en) | Parallel feedback type analog-to-digital converter | |
| JPS6091727A (ja) | デジタル・アナログ変換装置 | |
| JPS606813Y2 (ja) | アナログ−ディジタル変換器 | |
| JPS58106914A (ja) | Ａ／ｄ変換回路 | |
| RU1817244C (ru) | Цифроаналоговый преобразователь | |
| JPS628051B2 (ja) | ||
| JPS58104528A (ja) | デジタル・アナログ変換器 | |
| SU945978A1 (ru) | Аналого-цифровой преобразователь | |
| JPS58107721A (ja) | アナログ・ディジタル変換器 |