JPS58106914A - Ａ／ｄ変換回路 - Google Patents
Ａ／ｄ変換回路Info
- Publication number
- JPS58106914A JPS58106914A JP20523581A JP20523581A JPS58106914A JP S58106914 A JPS58106914 A JP S58106914A JP 20523581 A JP20523581 A JP 20523581A JP 20523581 A JP20523581 A JP 20523581A JP S58106914 A JPS58106914 A JP S58106914A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- converters
- signals
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、高帯域のアナログ信号な、デジタル信号に
変換するＡ／Ｄ変換回路に関するものである。
変換するＡ／Ｄ変換回路に関するものである。
第１図は高帯域ｃ高周波）アナログ信号ｔデジタル信号
に変換するＡ／Ｄ変換回路を示すもので、１は高帯域の
アナログ信号（例えば、ビデを信号）の入力端子、２は
バッファーアンプｓ３”〜３ｄは４相のサンプリングパ
ルスΦ、〜Φ４で動作するサンプリングホールド回路、
４１〜４ｄはドライブアンプ、５８〜５ｄはＡ／Ｄ変換
器である。なお、６は必要に応じて設けられる直列−並
列信号変換回路である。
に変換するＡ／Ｄ変換回路を示すもので、１は高帯域の
アナログ信号（例えば、ビデを信号）の入力端子、２は
バッファーアンプｓ３”〜３ｄは４相のサンプリングパ
ルスΦ、〜Φ４で動作するサンプリングホールド回路、
４１〜４ｄはドライブアンプ、５８〜５ｄはＡ／Ｄ変換
器である。なお、６は必要に応じて設けられる直列−並
列信号変換回路である。
この回路は、高帯＃Ｒ＜高周波）のアナログ信号を４相
のサンプリングパルスΦ、〜Φ４で動作をしているサン
プリングホールド回Ｑ ３ ａ〜３ｄによって４相の時
分割サンプル電圧として抽出するとともに、抽出したサ
ンプル電圧をドライブアンプ４ａ〜４ｄＹ介してＡｌ１
）変換器５ａ〜５ｄに入力し、デジタル信号に変換して
いるので、低速のＡ／Ｄ変換器５ａ〜５ｄによって高帯
域のアナログ信号をデジタル信号に変換することができ
る。
のサンプリングパルスΦ、〜Φ４で動作をしているサン
プリングホールド回Ｑ ３ ａ〜３ｄによって４相の時
分割サンプル電圧として抽出するとともに、抽出したサ
ンプル電圧をドライブアンプ４ａ〜４ｄＹ介してＡｌ１
）変換器５ａ〜５ｄに入力し、デジタル信号に変換して
いるので、低速のＡ／Ｄ変換器５ａ〜５ｄによって高帯
域のアナログ信号をデジタル信号に変換することができ
る。
しかしながら、入力した高帯域（高周波）のアナログ信
号は、一旦、４個のサンプリングホールド回路３ａ〜３
ｄ、 ドライブアンプ４２〜４ｄ。
号は、一旦、４個のサンプリングホールド回路３ａ〜３
ｄ、 ドライブアンプ４２〜４ｄ。
及びＡ／Ｄ変換器５８〜５ｄｌ有する４相の信号糸回Ｍ
Ｋ分離され、デジタル信号に変換しているので、この４
相の信号系回路で、ＤＣレベル、周波数特性などが異な
ってくると、各信号系回路で相関エラーが発生し、入力
されたアナログ信号の同−レベルが必ずしも同一のデジ
タル信号（コード信号）Ｋ変換されないという弊害があ
った。
Ｋ分離され、デジタル信号に変換しているので、この４
相の信号系回路で、ＤＣレベル、周波数特性などが異な
ってくると、各信号系回路で相関エラーが発生し、入力
されたアナログ信号の同−レベルが必ずしも同一のデジ
タル信号（コード信号）Ｋ変換されないという弊害があ
った。
この発明は、か〜る点にかんがみてなされたもので、ラ
ッチ形のａ／Ｄ変換器を使用することによって、相関エ
ラーを軽減させるＡ／Ｄ変換回路ン提供するものである
。
ッチ形のａ／Ｄ変換器を使用することによって、相関エ
ラーを軽減させるＡ／Ｄ変換回路ン提供するものである
。
ｔ１ｇ２図はこの発明で使用するラッチ形のＡ／Ｄ変換
器Ｙ示すもので、１０はアナログ信号′ｆｔ蓋子化する
ため多数の比較器１０．〜１０□乞内蔵しているコンパ
レータ、１１はエンコーダ、１２はラッチ回路を示す。
器Ｙ示すもので、１０はアナログ信号′ｆｔ蓋子化する
ため多数の比較器１０．〜１０□乞内蔵しているコンパ
レータ、１１はエンコーダ、１２はラッチ回路を示す。
前記コンパレータ１０は、複数の比較器１０１〜１Ｇ、
（８ビツトのコードに変換するときは２ ’＝ ２５６
個）によって、入力端子Ｖ（ａより入力されたアナログ
信号を、参照電圧端子Ｅ□、Ｅ□に供給されている電圧
を抵抗ｒで分割した電圧（比較電圧）と比較し、その出
力に２値電圧（０，１）Ｙ出力する。そして、エンコー
ダ１１に入力された量子化された電圧値はフード信号に
変換され、次のラッチ回路１２に記録される。このＡ／
Ｄ変換器は１２がりρツク消量Φによって制御されるの
でアナログ信号をクーツク周期でデジタル信号に変換す
ることができる。
（８ビツトのコードに変換するときは２ ’＝ ２５６
個）によって、入力端子Ｖ（ａより入力されたアナログ
信号を、参照電圧端子Ｅ□、Ｅ□に供給されている電圧
を抵抗ｒで分割した電圧（比較電圧）と比較し、その出
力に２値電圧（０，１）Ｙ出力する。そして、エンコー
ダ１１に入力された量子化された電圧値はフード信号に
変換され、次のラッチ回路１２に記録される。このＡ／
Ｄ変換器は１２がりρツク消量Φによって制御されるの
でアナログ信号をクーツク周期でデジタル信号に変換す
ることができる。
この発明は、かへるラッチ形のＡ／Ｄ変換器を利用する
ことによってＡ／ｌ）変換回′ＮＩＶ形成したもので、
第３図に、この発明のＡ／Ｄ変換ｌ！！Ｉ略の一実施例
を示す。
ことによってＡ／ｌ）変換回′ＮＩＶ形成したもので、
第３図に、この発明のＡ／Ｄ変換ｌ！！Ｉ略の一実施例
を示す。
第３図のＡ／ｌＪ変換回路は、パンファーアンプ２１、
サンプリングホールド回路２２．ドライブアンプ２３．
Ｍ２図で示したラッチ形のＡ／Ｄ変換器２４ａ〜２４ｄ
、及び並列−直列信号変換器２５より構成されている。
サンプリングホールド回路２２．ドライブアンプ２３．
Ｍ２図で示したラッチ形のＡ／Ｄ変換器２４ａ〜２４ｄ
、及び並列−直列信号変換器２５より構成されている。
なお、２０は高帯域のアナログ信号の入力端子である。
この回路の動作を第４図のタイムチャートで説明すると
、高帯域のアナログ信号ｅ、は、サンプリングホールド
回路２２によってサンプル胃、圧ｅ、Ｎとされ、このサ
ンプル電圧ｅ１ｍはドライブアンプ２３ｖ介して、ラッ
チ形のＡ／Ｄ変換器２４ａ〜２４ｄに供給される。
、高帯域のアナログ信号ｅ、は、サンプリングホールド
回路２２によってサンプル胃、圧ｅ、Ｎとされ、このサ
ンプル電圧ｅ１ｍはドライブアンプ２３ｖ介して、ラッ
チ形のＡ／Ｄ変換器２４ａ〜２４ｄに供給される。
第２図に示したラッチ形のＡ／Ｄ変換器２４ａ〜２４ｄ
は、第４図に示すような４相のクロック信号Φ１〜Φ４
が供給されているので、クロック信号Φ１によってサン
プル電圧ｅ０が量子化されるとともに、次のりｐツク信
号Φ１が入るまでに、量子化された振幅値はエンコーダ
１１によってコード化され、ラッチ回路１２にコード信
号ＤＩン保持する。以下、同様Ｋ、他のＡ／Ｄ変換＠２
４ｂ〜２４ｄもりｐツク信号Φ、〜Φ４によって時分割
的にコード信号り、〜Ｄ４を保持する。
は、第４図に示すような４相のクロック信号Φ１〜Φ４
が供給されているので、クロック信号Φ１によってサン
プル電圧ｅ０が量子化されるとともに、次のりｐツク信
号Φ１が入るまでに、量子化された振幅値はエンコーダ
１１によってコード化され、ラッチ回路１２にコード信
号ＤＩン保持する。以下、同様Ｋ、他のＡ／Ｄ変換＠２
４ｂ〜２４ｄもりｐツク信号Φ、〜Φ４によって時分割
的にコード信号り、〜Ｄ４を保持する。
保持されたコード信号り、〜Ｄ、は並列−直列信号変換
器２５によって、アナログ信号ｅ１に対応するデジタル
信号りを形成するものである。
器２５によって、アナログ信号ｅ１に対応するデジタル
信号りを形成するものである。
このＡ／Ｄ変換回路は、アナログ信号ｅ１のサンプリン
グホールド回ｊ１３２２．及びドライブ７ンプ２３が一
相で形成されるので各Ａ／Ｄ変換器２４３〜２４ｄには
同一のサンプル電圧が印加される。
グホールド回ｊ１３２２．及びドライブ７ンプ２３が一
相で形成されるので各Ａ／Ｄ変換器２４３〜２４ｄには
同一のサンプル電圧が印加される。
したがって、前述したように、同一レベルの７すｐグ信
号が別のフードに変換されるということはない。
号が別のフードに変換されるということはない。
第５図はこの発明の他の実施例を示すもので、サンプリ
ングホールド回路２２′、ドライブアンプ２３′ン追加
し２相としたものである。
ングホールド回路２２′、ドライブアンプ２３′ン追加
し２相としたものである。
この回路は高帯域のアナログ信号をサンプリングホール
ド回Ｍ２２．２２’によって交互にサンプリングし、２
系統のサンプリング電圧をりｐツクｌｉｆ号Φ、〜Φ４
で駆動されるＡｌ１）変換器２４ａ〜２４ｂに入力して
、デジタル信号を得るものである。
ド回Ｍ２２．２２’によって交互にサンプリングし、２
系統のサンプリング電圧をりｐツクｌｉｆ号Φ、〜Φ４
で駆動されるＡｌ１）変換器２４ａ〜２４ｂに入力して
、デジタル信号を得るものである。
前記サンプリングホールド回路２２．２２’は交互にサ
ンプルパルスを加えられて動作するので、サンプリング
ホールド回路２２．２２’、及びドライブアンプ２３．
２３’としては、第３図のものに比較してｌ／２の周波
数で動作するもの９鞭用できるが、前述したように２相
間で相関エラーを発生する可能性がある。
ンプルパルスを加えられて動作するので、サンプリング
ホールド回路２２．２２’、及びドライブアンプ２３．
２３’としては、第３図のものに比較してｌ／２の周波
数で動作するもの９鞭用できるが、前述したように２相
間で相関エラーを発生する可能性がある。
しかしながら、２相間で発生した相関エラーはクロック
信号周期より大きい周波数成分を持つから、相関エラー
を含んだままＡ／Ｄ変換し、デジタル信号としても、こ
れを再びＤ／Ａ変換して７ナログ信号ン再生するときに
りρツク周波数以下の通過帯域を有するローパスフィル
タを介して取り出せば、相関エラーによる波形歪は生じ
ない。
信号周期より大きい周波数成分を持つから、相関エラー
を含んだままＡ／Ｄ変換し、デジタル信号としても、こ
れを再びＤ／Ａ変換して７ナログ信号ン再生するときに
りρツク周波数以下の通過帯域を有するローパスフィル
タを介して取り出せば、相関エラーによる波形歪は生じ
ない。
なお、Ａ／Ｄ変換器２４ａ〜２４ｄで４相にした場合圧
ついて説明したが、必要に応じて多相にすることができ
ることはいうまでもない。
ついて説明したが、必要に応じて多相にすることができ
ることはいうまでもない。
以上説明したよ５に、この発明のＡ／Ｄ変換回路は、ラ
ッチ形のＡ／Ｄ変換器を使用しているので、サンプリン
グホールド回路、ドライブアンプなどを一相、又は二相
で形成することができ、高帯域のアナログ信号を波形歪
を生じることなく、デジタル信号に変換することができ
るという利点を有する。
ッチ形のＡ／Ｄ変換器を使用しているので、サンプリン
グホールド回路、ドライブアンプなどを一相、又は二相
で形成することができ、高帯域のアナログ信号を波形歪
を生じることなく、デジタル信号に変換することができ
るという利点を有する。
第１図は高帯域のアナログ信号をデジタル信号に変換す
るＡ／Ｄ変換同略のブロック図、第２図はＡ／Ｄ変換器
を示すブロック配線図、第３図はこの発明のＡ／Ｄ変換
回路のン・ツク図、第４図は、第３図の動作説明図、第
５図はこの発明の他の実施例を示すＡ／Ｄ変換回路の１
０ツク図である。 図中、１０はコンパレータ、１１はエンコーダ、１２は
ラッチ回路、１０．〜１ｏ、、は比較器、２１はバッフ
ァーアンプ、２２はサンプリングホールド回路、２３は
ドライブアンプ、２４ａ〜２４ｄはＡ／Ｄ変換器を示す
。 第１図 φ、〜ψ４ 第２図 第３図
るＡ／Ｄ変換同略のブロック図、第２図はＡ／Ｄ変換器
を示すブロック配線図、第３図はこの発明のＡ／Ｄ変換
回路のン・ツク図、第４図は、第３図の動作説明図、第
５図はこの発明の他の実施例を示すＡ／Ｄ変換回路の１
０ツク図である。 図中、１０はコンパレータ、１１はエンコーダ、１２は
ラッチ回路、１０．〜１ｏ、、は比較器、２１はバッフ
ァーアンプ、２２はサンプリングホールド回路、２３は
ドライブアンプ、２４ａ〜２４ｄはＡ／Ｄ変換器を示す
。 第１図 φ、〜ψ４ 第２図 第３図
Claims (1)
- 高帯域の７すｐグ信号ｔデジタル信号に変換する回路に
おいて、ｌ又は２糸駄のサンプリングホールド回路の出
力ｔ、並列に接続したラッチ形の複数のＡ／Ｄ変換器に
入力し、前記ラッチ形の複数のＡ／Ｄ＊換器を時分割で
駆動することを物像とするＡ／Ｄ変換ｔ！！１ｍ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20523581A JPS58106914A (ja) | 1981-12-21 | 1981-12-21 | Ａ／ｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20523581A JPS58106914A (ja) | 1981-12-21 | 1981-12-21 | Ａ／ｄ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58106914A true JPS58106914A (ja) | 1983-06-25 |
Family
ID=16503639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20523581A Pending JPS58106914A (ja) | 1981-12-21 | 1981-12-21 | Ａ／ｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58106914A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02143845U (ja) * | 1989-05-10 | 1990-12-06 | ||
| JPH0454713A (ja) * | 1990-06-25 | 1992-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 信号処理回路 |
| JP2008527925A (ja) * | 2005-01-12 | 2008-07-24 | テラネティクス インコーポレイテッド | 高速サンプリングアーキテクチャ |
| JP2010068349A (ja) * | 2008-09-11 | 2010-03-25 | Fujitsu Ltd | データ受信回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4842665A (ja) * | 1971-09-30 | 1973-06-21 |
-
1981
- 1981-12-21 JP JP20523581A patent/JPS58106914A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4842665A (ja) * | 1971-09-30 | 1973-06-21 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02143845U (ja) * | 1989-05-10 | 1990-12-06 | ||
| JPH0454713A (ja) * | 1990-06-25 | 1992-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 信号処理回路 |
| JP2008527925A (ja) * | 2005-01-12 | 2008-07-24 | テラネティクス インコーポレイテッド | 高速サンプリングアーキテクチャ |
| JP2010068349A (ja) * | 2008-09-11 | 2010-03-25 | Fujitsu Ltd | データ受信回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2144285A (en) | Analague-to-digital and digital-to-analogue conversion | |
| US5191331A (en) | Sigma-delta modulator for a D/A converter with pseudorandom jitter signal insertion | |
| JPS58106914A (ja) | Ａ／ｄ変換回路 | |
| JPS60501486A (ja) | フィルタ及びそれを用いるデータ伝送システム | |
| US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
| JPH0795694B2 (ja) | データ圧縮回路 | |
| US4620158A (en) | PCM signal demodulating circuit | |
| JPH0555919A (ja) | アナログ・デイジタル変換方式 | |
| JPS60160222A (ja) | 信号変換装置 | |
| JPS62147817A (ja) | 振幅及び周波数が変動するアナログ入力信号の準アナログ再構成の方法及びその装置 | |
| JPH0361373B2 (ja) | ||
| JPS6025932B2 (ja) | Ｔｄｍ・ｆｄｍ変換方式 | |
| JP3355556B2 (ja) | Ａ／ｄ変換回路 | |
| JPS60130261A (ja) | 主走査線密度変換方式 | |
| JP3127526B2 (ja) | デジタル／アナログ変換器 | |
| JPH07321655A (ja) | Ａ／ｄ変換器の高分解能化方法 | |
| JPS59207733A (ja) | Ａ／ｄコンバ−タ | |
| JPS636920A (ja) | デルタ・シグマ・アナログ・デジタル変換器 | |
| JPH08228152A (ja) | Ａ／ｄ変換回路 | |
| JPS6166411A (ja) | Ａ／ｄ変換装置 | |
| JPH01216639A (ja) | 多重化方式 | |
| JPS6253022A (ja) | アナログ・デイジタル変換回路 | |
| JPS62287716A (ja) | アナログ・デジタル変換器 | |
| JPH0319522A (ja) | Ａ／ｄ変換器 | |
| JPS61122741A (ja) | デ−タアクイジシヨンシステム |