JPS6025932B2 - Ｔｄｍ・ｆｄｍ変換方式 - Google Patents
Ｔｄｍ・ｆｄｍ変換方式Info
- Publication number
- JPS6025932B2 JPS6025932B2 JP8624377A JP8624377A JPS6025932B2 JP S6025932 B2 JPS6025932 B2 JP S6025932B2 JP 8624377 A JP8624377 A JP 8624377A JP 8624377 A JP8624377 A JP 8624377A JP S6025932 B2 JPS6025932 B2 JP S6025932B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- stage
- tdm
- fdm
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J4/00—Combined time-division and frequency-division multiplex systems
- H04J4/005—Transmultiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明は、ＴＤＭからＦＤＭへ変換するＴＤＭ・ＦＤＭ
変換方式に関するものである。
変換方式に関するものである。
伝送路の経済化や周波数帯域の経済化の為に信号を多重
化して伝送する場合が多く、その為の多重化式として、
例えばＴＤＭ（時分割多重）方式やＦＤＭ（周波数分割
多重）方式が採用されている。
化して伝送する場合が多く、その為の多重化式として、
例えばＴＤＭ（時分割多重）方式やＦＤＭ（周波数分割
多重）方式が採用されている。
このような多重化方式による信号伝送システムに於いて
、異なる多重化方式が混在している場合に、多重化方式
に対応した変換処理を施さなければならないことになる
。その場合、例えばＴＤＭからＦＤＭへの変換を考える
と、時間軸上に配列された各タイムスロットの信号を周
波数軸上に配列し直すことになり、一般には変換処理が
複雑になるものであった。本発明は、ＴＤＭからＦＤＭ
への変換を容易に行なうことができるようにすることを
目的とするものである。
、異なる多重化方式が混在している場合に、多重化方式
に対応した変換処理を施さなければならないことになる
。その場合、例えばＴＤＭからＦＤＭへの変換を考える
と、時間軸上に配列された各タイムスロットの信号を周
波数軸上に配列し直すことになり、一般には変換処理が
複雑になるものであった。本発明は、ＴＤＭからＦＤＭ
への変換を容易に行なうことができるようにすることを
目的とするものである。
以下図面を参照して、本発明の実施例について詳細に説
明する。第１図は本発明の実施例の説明図であり、４チ
ャンネルのＰＣＭからＰＤＭからＳＳＢＦＤＭへの変換
についてのものである。
明する。第１図は本発明の実施例の説明図であり、４チ
ャンネルのＰＣＭからＰＤＭからＳＳＢＦＤＭへの変換
についてのものである。
又第２図はその動作説明図であり、周波数スペクトルを
示す。第１図に於いて、４チャンネルの各信号ｘ，（ｎ
Ｔ）〜ｘ４（ｎＴ）は、時分割多重されているので１個
の入力端子に直列的に加えられるものであるが、説明の
便宜上各チャンネル対応に空間的に分割して示してある
。又ＴはＴ＝１／ナｓ，で、ベースバンド信号のサンプ
リング間隔である。信号ｘ，（ｎＴ）をａとすると、そ
の周波数スペクトルは第２図のａに示すように〆ｓ，毎
に周期的である。ｌａ〜ｌｄは複秦ディジタルフィル夕
で、第２図のＨｏで示す特性を有するものであり、その
出力信号ｂは第２図ｂに示すように、入力信号の側波帯
成分だけを持つものとなる。次に第一ステージに於いて
２ａ，２ｂは（一１）ｎの演算を行なう回路であって、
サンプル信号を１つおきに極性を反転する。
示す。第１図に於いて、４チャンネルの各信号ｘ，（ｎ
Ｔ）〜ｘ４（ｎＴ）は、時分割多重されているので１個
の入力端子に直列的に加えられるものであるが、説明の
便宜上各チャンネル対応に空間的に分割して示してある
。又ＴはＴ＝１／ナｓ，で、ベースバンド信号のサンプ
リング間隔である。信号ｘ，（ｎＴ）をａとすると、そ
の周波数スペクトルは第２図のａに示すように〆ｓ，毎
に周期的である。ｌａ〜ｌｄは複秦ディジタルフィル夕
で、第２図のＨｏで示す特性を有するものであり、その
出力信号ｂは第２図ｂに示すように、入力信号の側波帯
成分だけを持つものとなる。次に第一ステージに於いて
２ａ，２ｂは（一１）ｎの演算を行なう回路であって、
サンプル信号を１つおきに極性を反転する。
即ち隅数番目のチャンネルの信号も（ｎＴ），ｘ４（ｎ
Ｔ）の複素ディジタルフィルタｌｂ，ｌｄの出力の奇数
番目のサンプル信号の極性が反転され、回路２ａ，２ｂ
の出力信号ｃの周波数スペクトルは第２図ｃに示すもの
となる。又３ａ，３ｃは第２図の日，．，３ｂ，３ｄ，
は第２図の日，２で示す特性の後素ディジタルフィル夕
であり、「稗＝２ナｓ，のサンプルレィトで動作し、例
えば複素ディジタルフィル夕３ａ，３ｂの出力信号ｄｌ
，ｄ２の周波数スベクトラムは、第２図のｄｌ，ｄ２で
示すものとなる。
Ｔ）の複素ディジタルフィルタｌｂ，ｌｄの出力の奇数
番目のサンプル信号の極性が反転され、回路２ａ，２ｂ
の出力信号ｃの周波数スペクトルは第２図ｃに示すもの
となる。又３ａ，３ｃは第２図の日，．，３ｂ，３ｄ，
は第２図の日，２で示す特性の後素ディジタルフィル夕
であり、「稗＝２ナｓ，のサンプルレィトで動作し、例
えば複素ディジタルフィル夕３ａ，３ｂの出力信号ｄｌ
，ｄ２の周波数スベクトラムは、第２図のｄｌ，ｄ２で
示すものとなる。
４ａ，４ｂは加算回路であり、例えば加算回路４ａの加
算出力ｅｌの周波数スベクトラム第２図ｅｌに示すもの
となる。
算出力ｅｌの周波数スベクトラム第２図ｅｌに示すもの
となる。
同様に加算回路４ｂの加算出力ｅ２の周波数スベクトラ
ムは第２図ｃ２に示すものとなる。この第２図のｅｌ．
ｅ２により明らかなように、時分割多重信号ｘ，（ｎＴ
），ｘ２（ｎＴ）は、周波数軸上に隣接して配列され、
同様に時分割多重信号為（ｎＴ），ｘ４（ｎＴ）も周波
数軸上に隣接して配列されたことになる。次の第２ステ
ージに於いては、第１ステ−ジに於ける処理と同様の処
理が施されるものであり、唯複素ディジタルフィル夕６
ａ，６ｂのサンプル周波数ナ＄＝２・ナｓ２となる。
ムは第２図ｃ２に示すものとなる。この第２図のｅｌ．
ｅ２により明らかなように、時分割多重信号ｘ，（ｎＴ
），ｘ２（ｎＴ）は、周波数軸上に隣接して配列され、
同様に時分割多重信号為（ｎＴ），ｘ４（ｎＴ）も周波
数軸上に隣接して配列されたことになる。次の第２ステ
ージに於いては、第１ステ−ジに於ける処理と同様の処
理が施されるものであり、唯複素ディジタルフィル夕６
ａ，６ｂのサンプル周波数ナ＄＝２・ナｓ２となる。
この第２ステージに於いては、加算回路４ｂの出力信号
ｅ２が回路５に於いて１つおきのサンプル信号の極性が
反転され、その周波数スベクトラムが第２図のナに示す
ものとなる。又第２図のＨａ，日２２は複秦ディジタル
フィル夕６ａ，６ｂの特性を示すものである。従ってそ
れぞれの後素ディジタルフィル夕６ａ，６０の出力信号
ｇ１．ｇ２の周波数スベクトラムは第２図のｇ１，ｇ２
に示すものとなる。これらの出力信号ｇ１，ｇ２は加算
回路７で加算され、その出力信号ｈの周波数スベクトラ
ムは第２図ｈに示すものとなり、実数部回路８により出
力信号ｈの実数部を取出すと、その信号ｉの周波数スベ
クトラムは第２図ｉに示すものとなる。この信号ｉをＤ
／〜変換器９によりアナログ信号に変換することにより
ＳＳＢＦＯＭ信号が得られる。前述の如く、チャンネル
数Ｎが２ｎのとき、ｎステージによりＴＤＭからＦＤＭ
への変換が可能となる。又各ステージに於けるフィル夕
のサンプル周波数は異なり、次のステージのサンプル周
波数は、前のステージの２倍であるが、信号数が１′２
となるので、各ステージに於ける演算量は同一となる。
従って全システムで要する毎秒チャンネル当りの演算回
路はＣ，．Ｃ２を定数とすると、（ＣＩ十Ｃ２１Ｃｇ２
Ｎ）〆ＳＩ ……〇１となる。又第３図はＳ
ＳＢＦＤＭからＰＣＭＴＯＭへの変換についての一例の
説明図であり、入力端子１１へＳＳＢＴＤＭ信号が加え
られ、Ａ／Ｄ変換器１２によりサンプリング周波数ナｓ
３でディジタル信号に変換される。
ｅ２が回路５に於いて１つおきのサンプル信号の極性が
反転され、その周波数スベクトラムが第２図のナに示す
ものとなる。又第２図のＨａ，日２２は複秦ディジタル
フィル夕６ａ，６ｂの特性を示すものである。従ってそ
れぞれの後素ディジタルフィル夕６ａ，６０の出力信号
ｇ１．ｇ２の周波数スベクトラムは第２図のｇ１，ｇ２
に示すものとなる。これらの出力信号ｇ１，ｇ２は加算
回路７で加算され、その出力信号ｈの周波数スベクトラ
ムは第２図ｈに示すものとなり、実数部回路８により出
力信号ｈの実数部を取出すと、その信号ｉの周波数スベ
クトラムは第２図ｉに示すものとなる。この信号ｉをＤ
／〜変換器９によりアナログ信号に変換することにより
ＳＳＢＦＯＭ信号が得られる。前述の如く、チャンネル
数Ｎが２ｎのとき、ｎステージによりＴＤＭからＦＤＭ
への変換が可能となる。又各ステージに於けるフィル夕
のサンプル周波数は異なり、次のステージのサンプル周
波数は、前のステージの２倍であるが、信号数が１′２
となるので、各ステージに於ける演算量は同一となる。
従って全システムで要する毎秒チャンネル当りの演算回
路はＣ，．Ｃ２を定数とすると、（ＣＩ十Ｃ２１Ｃｇ２
Ｎ）〆ＳＩ ……〇１となる。又第３図はＳ
ＳＢＦＤＭからＰＣＭＴＯＭへの変換についての一例の
説明図であり、入力端子１１へＳＳＢＴＤＭ信号が加え
られ、Ａ／Ｄ変換器１２によりサンプリング周波数ナｓ
３でディジタル信号に変換される。
このディジタル信号ａの周波数スベクトラムは第４図ａ
に示すものとなり、１〜４はチャンネル１〜４に対応す
る周波数成分を示す。又１３ａ，１３ｂは第４図の舷，
，４２に示す特性の複秦ディジタルフィル夕でありサン
プルレィトナｓ３で動作し、ディジタル信号ａを入力さ
せると、ｂｌ′，ｂ２′で示すように、それぞれチャン
ネル番号１，２及び３，４の周波数成分が抽出できるが
、サンプル信号を１つおきに間引くことにより周波数が
１／２となり、第４図ｂｌ，ｂ２に示す周波数スベクト
ラムの信号ｂｌ，ｂ２が穣素ディジタルフィル夕１３ａ
，１３ｂから出力される。即ちＡ／○変換器１２に於け
るサンプル周波数〆錨に対して信号ｂｌ，ｂ２のサンプ
ル周波数は〆３＝ｒＳ３／２となる。又回路１４は（一
１）ｎの演算を行なうもので、サンプル信号の１つおき
に極性が反転され、その出力信号ｃは第４図ｃに示す周
波数スベクトラムを有するものとなる。
に示すものとなり、１〜４はチャンネル１〜４に対応す
る周波数成分を示す。又１３ａ，１３ｂは第４図の舷，
，４２に示す特性の複秦ディジタルフィル夕でありサン
プルレィトナｓ３で動作し、ディジタル信号ａを入力さ
せると、ｂｌ′，ｂ２′で示すように、それぞれチャン
ネル番号１，２及び３，４の周波数成分が抽出できるが
、サンプル信号を１つおきに間引くことにより周波数が
１／２となり、第４図ｂｌ，ｂ２に示す周波数スベクト
ラムの信号ｂｌ，ｂ２が穣素ディジタルフィル夕１３ａ
，１３ｂから出力される。即ちＡ／○変換器１２に於け
るサンプル周波数〆錨に対して信号ｂｌ，ｂ２のサンプ
ル周波数は〆３＝ｒＳ３／２となる。又回路１４は（一
１）ｎの演算を行なうもので、サンプル信号の１つおき
に極性が反転され、その出力信号ｃは第４図ｃに示す周
波数スベクトラムを有するものとなる。
この処理段階までが第１ステージである。第２ステージ
は第１ステージと同様の処理の操返しとなるもので、穣
素ディジタルフィル夕１５ａ，１５ｃは第４図の日，、
後素ディジタルフィル夕１５ｂ，１５ｄは第４図の日，
２に示す特性を有し、信号ｂｌについてみると、複秦デ
ィジタルフィル夕１ ５ａ，１ ５ｂにより第４図のｄ
，′，平′に示す周波数スベクトラムの信号となるが、
第１ステージに於けると同様にサンプル信号の１つおき
の間引きにより、第４図のｄ，，らに示す周波数スベク
トラムの信号ｄ，，Ｑが出力される。
は第１ステージと同様の処理の操返しとなるもので、穣
素ディジタルフィル夕１５ａ，１５ｃは第４図の日，、
後素ディジタルフィル夕１５ｂ，１５ｄは第４図の日，
２に示す特性を有し、信号ｂｌについてみると、複秦デ
ィジタルフィル夕１ ５ａ，１ ５ｂにより第４図のｄ
，′，平′に示す周波数スベクトラムの信号となるが、
第１ステージに於けると同様にサンプル信号の１つおき
の間引きにより、第４図のｄ，，らに示す周波数スベク
トラムの信号ｄ，，Ｑが出力される。
信号ｄ２に対しては回路１６ａにより（一１）ｎの演算
即ちサンプル信号の１つおきに極性が反転され、第４図
ｅに示す周波数スベクトラムの信号ｅとなる。蜂後素デ
ィジタルフィル夕１５ｄの出力信号に対する回路１６ｂ
も同様の動作を行なうものである。後素ディジタルフィ
ル夕１７ａ〜１７ｄは第４図のＨｏで示す特性を有する
もので、その出力信号〆は第４図の〆に示す周波数スベ
クトラムを有するものとなり、実数部回路１８ａ〜１８
ｄにより実数部を抽出すると、第４図の８に示す周波数
スベクトラムを有する信号ｇとなる。
即ちサンプル信号の１つおきに極性が反転され、第４図
ｅに示す周波数スベクトラムの信号ｅとなる。蜂後素デ
ィジタルフィル夕１５ｄの出力信号に対する回路１６ｂ
も同様の動作を行なうものである。後素ディジタルフィ
ル夕１７ａ〜１７ｄは第４図のＨｏで示す特性を有する
もので、その出力信号〆は第４図の〆に示す周波数スベ
クトラムを有するものとなり、実数部回路１８ａ〜１８
ｄにより実数部を抽出すると、第４図の８に示す周波数
スベクトラムを有する信号ｇとなる。
前述の如きＦＤＭからＴＤＭへの変換に於いて、各ステ
ージのフィル夕のサンプル周波数は、前のステージのサ
ンプル周波数の１／２であり、又各ステージで入力信号
を２分岐することになるので、各ステージに於ける演算
量は同一となる。
ージのフィル夕のサンプル周波数は、前のステージのサ
ンプル周波数の１／２であり、又各ステージで入力信号
を２分岐することになるので、各ステージに於ける演算
量は同一となる。
前述の信号ｇは各チャンネル対応の信号を代表して示す
もので、後段の図示しない多重化部で所定のタイムロッ
トに配列することになる。
もので、後段の図示しない多重化部で所定のタイムロッ
トに配列することになる。
又、チャンネル数Ｎが２ｎのとき、ｎステージによりＦ
ＤＭからＴＤＭへの変換が可能である。又第１図に示す
場合は、ＴＤＭ信号のチャンネル対応のタイムロットを
サンプルリングすることにより、信号ｘ，（ｎＴ）〜も
（ｎＴ）が得られることになる。又、第２図と第４図及
びその説明から明らかなように、ＴＤＭからＦＤＭへの
変換およびＦＤＭからＴＤＭへの変換における複素ディ
ジタルフィル夕日，．，比，は同一特性のものを、また
複素ディジタルフィル夕日，２，弘２は同一特性のもの
を使用し得ることになる。又変換チャンネル数Ｎが２ｎ
の場合に最も効率の良い変換が可能となるが、本発明は
これに限定されるものではない。以上説明したように、
本発明は、変換処理を複数の段階（ステップ）に分割し
て行ない、各段階に於いてディジタルフィル夕によりサ
ンプル信号を橋間を行ない、各段階毎に信号系列を１／
２とするように加算回路４ａ，４ｂ等によりサンプル信
号の加算を行なって、最終段階の信号系列のサンプル信
号をＤ／〜変換器９等によりアナログ信号に変換するも
のであり、各段階に於ける処理は、それぞれ同一の処理
の繰り返しに相当するものとなるから回路構成も簡単と
なり、又各段階に於ける演算量は同一であるから、各段
階に於ける処理負担が信号系列数に拘わらず同じくなる
。
ＤＭからＴＤＭへの変換が可能である。又第１図に示す
場合は、ＴＤＭ信号のチャンネル対応のタイムロットを
サンプルリングすることにより、信号ｘ，（ｎＴ）〜も
（ｎＴ）が得られることになる。又、第２図と第４図及
びその説明から明らかなように、ＴＤＭからＦＤＭへの
変換およびＦＤＭからＴＤＭへの変換における複素ディ
ジタルフィル夕日，．，比，は同一特性のものを、また
複素ディジタルフィル夕日，２，弘２は同一特性のもの
を使用し得ることになる。又変換チャンネル数Ｎが２ｎ
の場合に最も効率の良い変換が可能となるが、本発明は
これに限定されるものではない。以上説明したように、
本発明は、変換処理を複数の段階（ステップ）に分割し
て行ない、各段階に於いてディジタルフィル夕によりサ
ンプル信号を橋間を行ない、各段階毎に信号系列を１／
２とするように加算回路４ａ，４ｂ等によりサンプル信
号の加算を行なって、最終段階の信号系列のサンプル信
号をＤ／〜変換器９等によりアナログ信号に変換するも
のであり、各段階に於ける処理は、それぞれ同一の処理
の繰り返しに相当するものとなるから回路構成も簡単と
なり、又各段階に於ける演算量は同一であるから、各段
階に於ける処理負担が信号系列数に拘わらず同じくなる
。
従って、ＴＤＭからＦＤＭへの変換を経済的な構成によ
り比較的簡単に行うことができる利点がある。
り比較的簡単に行うことができる利点がある。
第１図は本発明の実施例の説明図、第２図は第１図の動
作説明図、第３図はＦＤＭからＴＤＭへの変換の為の一
例の説明図、第４図は第３図の動作説明図である。 ｌａ〜ｌｄ，３ａ〜３ｄ，６ａ，６ｂ，１３ａ，１３ｂ
，１５ａ〜１５ｄ，１７ａ〜１７ｂは複秦ディジタルフ
ィル夕、２ａ，２ｂ，５，１４，１６ａ，１６ｂは（一
１）ｎの演算回路、４ａ，４ｂ，７は加算回路である。 図＊ 母 め 六 ガ２四 オ４四
作説明図、第３図はＦＤＭからＴＤＭへの変換の為の一
例の説明図、第４図は第３図の動作説明図である。 ｌａ〜ｌｄ，３ａ〜３ｄ，６ａ，６ｂ，１３ａ，１３ｂ
，１５ａ〜１５ｄ，１７ａ〜１７ｂは複秦ディジタルフ
ィル夕、２ａ，２ｂ，５，１４，１６ａ，１６ｂは（一
１）ｎの演算回路、４ａ，４ｂ，７は加算回路である。 図＊ 母 め 六 ガ２四 オ４四
Claims (1)
- １ ＴＤＭからＦＤＭへの変換を行なうＴＤＭ・ＦＤＭ
変換方式に於いて、変換処理を複数の段階に分割して行
ない、各段階に於いてデイジタルフイルタによりサンプ
ル信号の補間を行ない、各段階毎に信号系列を１／２と
するようにサンプル信号の加算を行つて、最終段階の信
号系列のサンプル信号をアナログ信号に変換することを
特徴とするＴＤＭ・ＦＤＭ変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8624377A JPS6025932B2 (ja) | 1977-07-19 | 1977-07-19 | Ｔｄｍ・ｆｄｍ変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8624377A JPS6025932B2 (ja) | 1977-07-19 | 1977-07-19 | Ｔｄｍ・ｆｄｍ変換方式 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22514784A Division JPS60121839A (ja) | 1984-10-27 | 1984-10-27 | Ｆｄｍ・ｔｄｍ変換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5421216A JPS5421216A (en) | 1979-02-17 |
| JPS6025932B2 true JPS6025932B2 (ja) | 1985-06-21 |
Family
ID=13881358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8624377A Expired JPS6025932B2 (ja) | 1977-07-19 | 1977-07-19 | Ｔｄｍ・ｆｄｍ変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025932B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122545A (en) * | 1980-03-03 | 1981-09-26 | Fujitsu Ltd | Time division multiplex-frequency division multiplex convertor |
| US4796253A (en) * | 1986-07-03 | 1989-01-03 | Hughes Aircraft Company | Time base converter employing two reference position phase lock loop |
| GB9008162D0 (en) * | 1990-04-10 | 1990-06-06 | British Telecomm | Signal distribution |
-
1977
- 1977-07-19 JP JP8624377A patent/JPS6025932B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5421216A (en) | 1979-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01259689A (ja) | サンプリング周波数変換回路 | |
| JPS5821454B2 (ja) | Ｆｄｍ復調装置 | |
| US5583887A (en) | Transmission signal processing apparatus | |
| JPS60501486A (ja) | フィルタ及びそれを用いるデータ伝送システム | |
| JPS6025932B2 (ja) | Ｔｄｍ・ｆｄｍ変換方式 | |
| JPS5839136A (ja) | デジタルトランスマルチプレクサ | |
| US20050276350A1 (en) | Signal processing architecture for modulation and interpolation | |
| US6160502A (en) | Interpolation digital filter for audio CODEC | |
| JPS64858B2 (ja) | ||
| EP0341989B1 (en) | Apparatus for simultaneously outputting plural image signals derived from a video signal, comprising a single digital-to- analogue converter | |
| JP2558846B2 (ja) | デジタルフィルタバンク | |
| JPS63257319A (ja) | 時分割多重型デジタルフイルタ | |
| JPS5810921A (ja) | アナログデイジタル変換方式 | |
| JP2692476B2 (ja) | フレーム同期システム | |
| JPS5948577B2 (ja) | Ｆｄｍ／ｔｄｍ変換装置 | |
| JPH0361373B2 (ja) | ||
| JPH03238923A (ja) | Ａ／ｄ変換装置 | |
| KR970002072B1 (ko) | 시분할 방식을 이용한 아날로그/디지탈 변환입력 장치 | |
| JPS62286398A (ja) | タイムスロツト変換装置 | |
| JPH0770952B2 (ja) | オクタ−ブ多重フイルタ | |
| JP2621346B2 (ja) | 映像信号処理回路 | |
| JPS59117836A (ja) | 標本値補間装置 | |
| JPH0250507A (ja) | サンプリング周波数変換器 | |
| JPH04129413A (ja) | サンプルレート変換回路 | |
| JPS58145252A (ja) | トランスマルチプレクサ用障害監視方式 |