JP2019054433A - 測定電圧出力装置 - Google Patents
測定電圧出力装置 Download PDFInfo
- Publication number
- JP2019054433A JP2019054433A JP2017177708A JP2017177708A JP2019054433A JP 2019054433 A JP2019054433 A JP 2019054433A JP 2017177708 A JP2017177708 A JP 2017177708A JP 2017177708 A JP2017177708 A JP 2017177708A JP 2019054433 A JP2019054433 A JP 2019054433A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converters
- measurement
- reference voltage
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】相互に異なる電源から生成された基準電圧を有する複数のA/D変換器が同じセンサからの出力値をA/D変換する場合において、各A/D変換器からの出力電圧の誤差を抑制する測定電圧出力装置を提供する。【解決手段】対応する基準電圧に従って入力電圧をA/D変換し、測定電圧を出力する複数のA/D変換器と、測定対象物から取得した測定値に応じて測定電流を生成する測定電流生成部と、複数のA/D変換器夫々の対応する基準電圧の中から選択された1つの基準電圧に使用基準電圧を切り替えてオフセット電圧を生成するオフセット電圧生成回路と、オフセット電圧を分圧し、測定電流により印加された電圧とオフセット電圧の和を入力電圧として出力する分圧抵抗と、複数のA/D変換器の内の1つ以上のA/D変換器がA/D変換するタイミングで1つ以上のA/D変換器に対応する1つの基準電圧を選択する制御部とを測定電圧出力装置は備える。【選択図】図1
Description
本発明は、測定電圧出力装置に関する。
近年、マイクロコンピュータ、ASIC(Application Specific Integrated Circuit)、及びFPGA(Field Programmable Gate Array)等の集積回路には、A/D(Analog/Digital)変換器が内蔵されることがある。該A/D変換器には、電流センサや光度センサ等のセンサが出力したアナログ電圧が入力する。例えば、センサでは、基準電圧を基に所定のオフセット電圧が生成され、該オフセット電圧を分圧抵抗が分圧する。分圧抵抗には、測定対象物から取得した測定値に応じて電流が流れ、流れた電流により分圧抵抗に発生した電圧とオフセット電圧との和がA/D変換器に入力する。A/D変換器は、入力したアナログ電圧を基準電圧に従ってデジタルの電圧値に変換して出力する。
上述したような複数の集積回路が同じセンサからの出力値を用いて所望の処理を実行する場合には、複数の集積回路夫々が備えるA/D変換器は同じセンサからの出力値をA/D変換する。しかしながら、集積回路の駆動電圧は集積回路の種類によって異なり得るため、A/D変換器の基準電圧は、該A/D変換器を内蔵する集積回路の種類によって異なり得る。そこで、例えば、センサの基準電圧がA/D変換器の基準電圧よりも高い場合には、センサからの出力電圧を分圧回路により分圧することで、A/D変換器の入力電圧がA/D変換器の基準電圧から所定範囲内に収まるように調整される。
なお、関連する技術として、特許文献1〜5に記載の技術が知られている。
センサ及びA/D変換器の基準電圧が二次電池等の同じ電源から同じ電圧レギュレータ等を用いて生成される場合には、電源電圧の変動等により各基準電圧が変動しても、センサのオフセット電圧と、A/D変換での1bit当たりの電圧値とは同じ割合で変動する。したがって、仮に各基準電圧が変動したとしても、A/D変換器において、オフセット電圧に対するA/D変換値は変わらない。
しかしながら、複数のA/D変換器が同じセンサからの出力値をA/D変換する場合、複数のA/D変換器を備える複数の集積回路の種類、構成、或いは配置如何によっては、複数のA/D変換器の基準電圧の電源は相互に異なり得る。この場合、複数のA/D変換器の内、センサとは異なる電源から生成された基準電圧を有するA/D変換器では、該A/D変換器及びセンサの基準電圧の変動が一致せず、オフセット電圧の変動と、A/D変換での1bit当たりの電圧値の変動とは異なる。この結果、センサとは異なる電源から生成された基準電圧を有するA/D変換器では、オフセット電圧に対するA/D変換値が変化し、A/D変換器からの出力電圧に誤差が発生する。
本発明の一側面に係る目的は、相互に異なる電源から生成された基準電圧を有する複数のA/D変換器が同じセンサからの出力値をA/D変換する場合において、各A/D変換器からの出力電圧の誤差を抑制する測定電圧出力装置を提供することである。
本発明に係る一つの形態である測定電圧出力装置は、測定対象物から取得した測定値に対応する測定電圧を出力する装置であり、複数のA/D(Analog/Digital)変換器、測定電流生成部、オフセット電圧生成回路、分圧抵抗、及び制御部を備える。複数のA/D変換器は、対応する基準電圧に従って入力電圧をA/D変換し、測定電圧を出力する。測定電流生成部は、測定対象物から取得した測定値に応じて測定電流を生成する。オフセット電圧生成回路は、複数のA/D変換器夫々の対応する基準電圧の中から選択された1つの基準電圧に使用基準電圧を切り替え、使用基準電圧を基にオフセット電圧を生成する。分圧抵抗は、オフセット電圧を分圧し、分圧抵抗に流れた測定電流により印加された電圧とオフセット電圧の和を入力電圧として出力する。制御部は、複数のA/D変換器の内の1つ以上のA/D変換器がA/D変換するタイミングで、1つ以上のA/D変換器に対応する1つの基準電圧を選択する。
一実施形態に従った測定電圧出力装置によれば、相互に異なる電源から生成された基準電圧を有する複数のA/D変換器が同じセンサからの出力値をA/D変換する場合において、各A/D変換器からの出力電圧の誤差を抑制できる。
以下図面に基づいて実施形態について詳細を説明する。
図1は、実施形態に従った測定電圧出力装置の構成例を示す図である。図1に示す構成例では、測定電圧出力装置1は、複数のA/D(Analog/Digital)変換器11−1〜11−N(Nは2以上の整数)、センサ12、制御部13、及び入力電圧分圧回路14を備える。以下の説明において複数のA/D変換器を特に区別しない場合には、A/D変換器11と記載することがある。
図1は、実施形態に従った測定電圧出力装置の構成例を示す図である。図1に示す構成例では、測定電圧出力装置1は、複数のA/D(Analog/Digital)変換器11−1〜11−N(Nは2以上の整数)、センサ12、制御部13、及び入力電圧分圧回路14を備える。以下の説明において複数のA/D変換器を特に区別しない場合には、A/D変換器11と記載することがある。
A/D変換器11−1〜11−Nは、対応する基準電圧Vref−1〜Vref−M(Mは2以上でN以下の整数)に従ってセンサ12からの出力電圧を夫々A/D変換する。以下の説明において基準電圧Vref−1〜Vref−Mを特に区別しない場合には基準電圧Vrefと記載することがある。A/D変換によって、A/D変換器11−1〜11−Nは、センサ12が測定対象物から取得した測定値に対応する測定電圧を夫々出力する。
A/D変換器11は、第1の入力端子P1及び第2の入力端子P2を備える。第1の入力端子P1には、該A/D変換器11に対応する基準電圧Vrefであって、二次電池等の電源(図示せず)からの出力電圧を基に生成された基準電圧Vrefが入力する。入力端子P2には、センサ12からの出力電圧が入力する。複数のA/D変換器11−1〜11−Nの内、1つ以上のA/D変換器11に対応する基準電圧Vrefは、その他のA/D変換器11に対応する基準電圧Vrefが生成される電源とは異なる電源から生成されてもよい。
複数のA/D変換器11−1〜11−Nが夫々A/D変換するタイミングは、任意のタイミングであってもよい。例えば、複数のA/D変換器11−1〜11−Nが夫々A/D変換するタイミングは、周期的であってもよいし、非周期的であってもよい。また、複数のA/D変換器11−1〜11−Nが夫々A/D変換するタイミングは、連続的であってもよいし、非連続的であってもよい。各A/D変換器11は、A/D変換するタイミングにおいて入力電圧、すなわち、センサ12からの出力電圧をA/D変換し、測定電圧を出力する。A/D変換するタイミング以外のその他のタイミングでは、各A/D変換器11は、A/D変換せず、最新の測定電圧を保持して出力する。
図2(A)に示すように、複数のA/D変換器11−1〜11−Nの内、1つ以上のA/D変換器11は、マイクロコンピュータ、ASIC、及びFPGA等の集積回路ICに備えられてもよい。図2は、実施形態に従った測定電圧出力装置が備える構成要素の配置例を示す図であり、図2(A)は、第1の配置例を示す図である。
センサ12は、例えば、電流センサ又は光度センサ等である。センサ12は、測定電流生成部121と、オフセット電圧生成回路122と、分圧抵抗123−1及び123−2とを備える。
測定電流生成部121は、測定対象物から取得した測定値に応じて、分圧抵抗123−1及び123−2に流れる測定電流を生成する素子である。例えば、センサ12が電流センサである場合、測定電流生成部121は、一次導体に流れた一次電流に応じて二次巻線に流れる二次電流を生成するカレントトランスであってもよい。一次導体は測定対象物の一例であり、一次電流は測定値の一例であり、二次電流は測定電流の一例である。
オフセット電圧生成回路122は、測定電流が流れたことにより分圧抵抗123−1及び123−2に印加される電圧に対するオフセット電圧を生成する回路である。オフセット電圧生成回路122は、複数のA/D変換器11夫々の対応する基準電圧Vrefと同じ基準電圧Vrefであって、複数のA/D変換器11夫々の対応する基準電圧Vrefが生成される電源と同じ電源から生成された基準電圧Vrefを有する。オフセット電圧生成回路122は、複数のA/D変換器11夫々の対応する基準電圧Vrefの中から選択された1つの基準電圧Vrefに使用基準電圧を切り替え、該使用基準電圧を基にオフセット電圧を生成する。使用基準電圧とは、オフセット電圧生成回路122がオフセット電圧の生成に使用する基準電圧Vrefを指す。
図1に示す構成例では、オフセット電圧生成回路122は、2つ以上の基準電圧分圧回路VDC−1〜VDC−M(Mは2以上でN以下の整数)と、切り替え回路SCと、増幅器AMPとを備える。以下の説明において2つ以上の基準電圧分圧回路VDC−1〜VDC−Mを特に区別しない場合には基準電圧分圧回路VDCと記載することがある。
2つ以上の基準電圧分圧回路VDC−1〜VDC−Mは、複数のA/D変換器11−1〜11−N其々の対応する基準電圧Vrefを其々分圧する回路である。切り替え回路SCは、2つ以上の基準電圧分圧回路VDC−1〜VDC−Mの中から選択された基準電圧分圧回路VDCに使用分圧回路を切り替える。使用分圧回路とは、オフセット電圧生成回路122がオフセット電圧の生成に使用する基準電圧分圧回路VDCを指す。増幅器AMPは、使用分圧回路が分圧した電圧を所定の増幅率でオフセット電圧に増幅する。図1に示すように、増幅器AMPは、オペアンプOPと、該オペアンプOPの出力端子と反転入力端子とを接続する抵抗Rとにより構成されてもよい。
分圧抵抗123−1及び123−2は、オフセット電圧生成回路122が生成したオフセット電圧を分圧する抵抗である。分圧抵抗123−1及び123−2には、測定値に応じた測定電流が測定電流生成部121から流れる。分圧抵抗123−1及び123−2は、測定電流に従って印加された電圧とオフセット電圧の和を、複数のA/D変換器11に夫々入力する入力電圧として出力する。
制御部13は、例えば、CPU(Central Processing Unit)、マルチコアCPU、ロジックデバイス、又はプログラマブルなロジックデバイス(FPGAやPLD(Programmable Logic Device)等)により構成される。図2(A)に示すように、制御部13は、複数のA/D変換器11−1〜11−Nの内の1つのA/D変換器11と共に集積回路ICに備えられてもよい。
制御部13は、複数のA/D変換器11−1〜11−Nの内の1つ以上のA/D変換器11がA/D変換するタイミングで、該1つ以上のA/D変換器11に対応する1つの基準電圧Vrefを選択する。図1に示す構成例では、制御部13は、複数のA/D変換器11−1〜11−Nの内の1つ以上のA/D変換器11がA/D変換するタイミングで切り替え制御信号を切り替え回路SCへ出力する。切り替え制御信号は、2つ以上の基準電圧分圧回路VDC−1〜VDC−Mの中から選択した基準電圧分圧回路VDCに使用分圧回路を切り替え回路SCに切り替えさせる制御信号である。切り替え回路SCは、切り替え制御信号に従って使用分圧回路を切り替える。
入力電圧分圧回路14は、複数のA/D変換器11−1〜11−N夫々の対応する基準電圧Vrefの中で相対的に低い基準電圧Vrefを有するA/D変換器11に入力する入力電圧を分圧する。これにより、A/D変換するタイミング以外のタイミングにおいて、対応する基準電圧Vrefよりも高い基準電圧Vrefを基に生成されたオフセット電圧を含む入力電圧が入力することでA/D変換器11に不具合が発生することを防止する。なお、図1及び図2には、1つのA/D変換器11−Mへの入力電圧を分圧する1つの入力電圧分圧回路14が示されている。しかしながら、各A/D変換器11が有する基準電圧の大きさに応じて、複数のA/D変換器11への入力電圧を分圧する複数の入力電圧分圧回路14が備えられてもよい。
以上の説明のように、測定電圧出力装置1では、センサ12は、複数のA/D変換器11に夫々対応する基準電圧と同じ電源から生成された基準電圧を有する。そして、制御部13は、複数のA/D変換器11の内の任意のA/D変換器11がA/D変換するタイミングで、該任意のA/D変換器11に対応する基準電圧と同じ基準電圧に使用基準電圧をセンサ12に切り替えさせる。センサ12は、制御部13の指示に従って使用基準電圧に切り替えてオフセット電圧を生成する。センサ12の使用基準電圧は、任意のA/D変換器が有する基準電圧と同じ電源から生成されるため、各基準電圧が変動したとしても、センサ12のオフセット電圧と、任意のA/D変換器における1bit当たりの電圧値とは同じ割合で変動する。したがって、仮に電源電圧の変動等に起因して各基準電圧が変動したとしても、A/D変換器において、オフセット電圧に対するA/D変換値は変わらない。
したがって、測定電圧出力装置によれば、相互に異なる電源から生成された基準電圧を有する複数のA/D変換器が同じセンサからの出力値をA/D変換する場合において、各A/D変換器からの出力電圧の誤差を抑制できる。
本発明は、以上の実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
例えば、実施形態によっては、制御部13は、複数のA/D変換器11−1〜11−Nが其々A/D変換するタイミングを決定してもよい。制御部13は、決定したタイミングに従って対応する1つの基準電圧Vrefを選択し、選択した1つの基準電圧Vrefを分圧する基準電圧分圧回路VDCに使用分圧回路を切り替える切り替え制御信号を切り替え回路SCへ出力する。切り替え回路SCは、切り替え制御信号に従って使用分圧回路を切り替える。
例えば、実施形態によっては、制御部13は、複数のA/D変換器11−1〜11−Nが其々A/D変換するタイミングを決定してもよい。制御部13は、決定したタイミングに従って対応する1つの基準電圧Vrefを選択し、選択した1つの基準電圧Vrefを分圧する基準電圧分圧回路VDCに使用分圧回路を切り替える切り替え制御信号を切り替え回路SCへ出力する。切り替え回路SCは、切り替え制御信号に従って使用分圧回路を切り替える。
また、制御部13は、決定したタイミングを示すタイミング信号を複数のA/D変換器11へ出力する。タイミング信号は、例えば、A/D変換するタイミングで振幅が大きくなるパルス信号である。各A/D変換器11は、タイミング信号が示すA/D変換するタイミングで、入力電圧、すなわち、センサ12からの出力電圧をA/D変換する。
こうした実施形態によれば、制御部13は、相互に基準電圧Vrefが異なり得る複数のA/D変換器11がA/D変換するタイミングを調整及び決定することができる。
また、実施形態によっては、制御部13は、複数のA/D変換器11−1〜11−Nの中の任意のA/D変換器11側から受け付けたA/D変換要求に基づいて、複数のA/D変換器11が其々A/D変換するタイミングを変更してもよい。例えば、図2(B)に示すように、対応するA/D変換器11を制御する制御回路15がA/D変換要求を制御部13に出力してもよい。図2(B)は、実施形態に従った測定電圧出力装置が備える構成要素の第2の配置例を示す図である。
また、実施形態によっては、制御部13は、複数のA/D変換器11−1〜11−Nの中の任意のA/D変換器11側から受け付けたA/D変換要求に基づいて、複数のA/D変換器11が其々A/D変換するタイミングを変更してもよい。例えば、図2(B)に示すように、対応するA/D変換器11を制御する制御回路15がA/D変換要求を制御部13に出力してもよい。図2(B)は、実施形態に従った測定電圧出力装置が備える構成要素の第2の配置例を示す図である。
制御回路15は、例えば、CPU、マルチコアCPU、ロジックデバイス、又はプログラマブルなロジックデバイス(FPGAやPLD等)により構成される。図2(B)に示すように、制御回路15は、制御対象のA/D変換器11と共に、制御部13を備える集積回路ICとは別の集積回路ICに備えられてもよい。制御回路15は、制御対象のA/D変換器11がA/D変換するためのA/D変換要求を制御部13へ出力する。制御部13は、制御回路15から受け付けたA/D変換要求に基づきA/D変換器11がA/D変換するタイミングと、他のA/D変換器11がA/D変換するタイミングとを調整する。そして、受け付けたA/D変換要求を許可する場合には、要求されたタイミングでタイミング信号を制御回路15へ出力する。制御回路15は、入力されたタイミング信号に従って制御対象のA/D変換器11がA/D変換するように制御する。
こうした実施形態によれば、制御部13は、複数のA/D変換器11がA/D変換を夫々要求するタイミングに基づいて、複数のA/D変換器11がA/D変換するタイミングを調整及び決定することができる。
1 測定電圧出力装置
11−1〜11−N(11) A/D変換器
12 センサ
13 制御部
14 入力電圧分圧回路
15 制御回路
121 測定電流生成部
122 オフセット電圧生成回路
123−1、123−2 分圧抵抗
AMP 増幅器
IC 集積回路
OP オペアンプ
R 抵抗
SC 切り替え回路
VDC−1〜VDC−M(VDC) 基準電圧分圧回路
Vref−1〜Vref−M(Vref) 基準電圧
11−1〜11−N(11) A/D変換器
12 センサ
13 制御部
14 入力電圧分圧回路
15 制御回路
121 測定電流生成部
122 オフセット電圧生成回路
123−1、123−2 分圧抵抗
AMP 増幅器
IC 集積回路
OP オペアンプ
R 抵抗
SC 切り替え回路
VDC−1〜VDC−M(VDC) 基準電圧分圧回路
Vref−1〜Vref−M(Vref) 基準電圧
Claims (5)
- 測定対象物から取得した測定値に対応する測定電圧を出力する測定電圧出力装置であって、
対応する基準電圧に従って入力電圧をA/D(Analog/Digital)変換し、前記測定電圧を出力する複数のA/D変換器と、
前記測定対象物から取得した前記測定値に応じて測定電流を生成する測定電流生成部と、
前記複数のA/D変換器夫々の対応する前記基準電圧の中から選択された1つの基準電圧に使用基準電圧を切り替え、前記使用基準電圧を基にオフセット電圧を生成するオフセット電圧生成回路と、
前記オフセット電圧を分圧する分圧抵抗であって、前記分圧抵抗に流れた前記測定電流により印加された電圧と前記オフセット電圧の和を前記入力電圧として出力する分圧抵抗と、
前記複数のA/D変換器の内の1つ以上のA/D変換器がA/D変換するタイミングで、前記1つ以上のA/D変換器に対応する前記1つの基準電圧を選択する制御部と
を備えることを特徴とする測定電圧出力装置。 - 請求項1に記載の測定電圧出力装置であって、
前記オフセット電圧生成回路は、
前記複数のA/D変換器其々の対応する前記基準電圧を其々分圧する2つ以上の基準電圧分圧回路と、
前記2つ以上の基準電圧分圧回路の中から選択された基準電圧分圧回路に使用分圧回路を切り替える切り替え回路と、
前記使用分圧回路が分圧した電圧を前記オフセット電圧に増幅する増幅器と
を備え、
制御部は、前記複数のA/D変換器の内の1つ以上のA/D変換器がA/D変換するタイミングで、前記2つ以上の基準電圧分圧回路の中から選択した前記基準電圧分圧回路に前記使用分圧回路を切り替える切り替え制御信号を前記切り替え回路へ出力し、
前記切り替え回路は、前記切り替え制御信号に従って前記使用分圧回路を切り替える
ることを特徴とする測定電圧出力装置。 - 請求項1又は2に記載の測定電圧出力装置であって、
前記制御部は、
前記複数のA/D変換器が其々A/D変換するタイミングを決定し、
前記タイミングに従って前記1つの基準電圧を選択し、
前記タイミングを示すタイミング信号を前記複数のA/D変換器へ出力する
ことを特徴とする測定電圧出力装置。 - 請求項3に記載の測定電圧出力装置であって、
前記制御部は、前記複数のA/D変換器の中の任意のA/D変換器側から受け付けたA/D変換要求に基づいて、前記複数のA/D変換器が其々A/D変換する前記タイミングを変更することを特徴とする測定電圧出力装置。 - 請求項1〜4の何れか一項に記載の測定電圧出力装置であって、
前記複数のA/D変換器夫々の対応する前記基準電圧の中で相対的に低い基準電圧に対応するA/D変換器に入力する前記入力電圧を分圧する入力電圧分圧回路
を更に備えることを特徴とする測定電圧出力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017177708A JP2019054433A (ja) | 2017-09-15 | 2017-09-15 | 測定電圧出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017177708A JP2019054433A (ja) | 2017-09-15 | 2017-09-15 | 測定電圧出力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019054433A true JP2019054433A (ja) | 2019-04-04 |
Family
ID=66013680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017177708A Pending JP2019054433A (ja) | 2017-09-15 | 2017-09-15 | 測定電圧出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019054433A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11831326B2 (en) | 2021-12-15 | 2023-11-28 | Toyota Jidosha Kabushiki Kaisha | Analog-to-digital conversion system and analog-to-digital conversion method |
-
2017
- 2017-09-15 JP JP2017177708A patent/JP2019054433A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11831326B2 (en) | 2021-12-15 | 2023-11-28 | Toyota Jidosha Kabushiki Kaisha | Analog-to-digital conversion system and analog-to-digital conversion method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6205142B2 (ja) | 定電圧回路 | |
JP5786388B2 (ja) | 低電圧誤動作防止回路を備えたスイッチング電源装置 | |
US8605845B2 (en) | Adaptive phase-shifted synchronization clock generation circuit and method for generating phase-shifted synchronization clock | |
JP2012110201A (ja) | 入力電圧検出回路を備えたデジタル制御スイッチング電源装置 | |
KR101287673B1 (ko) | Led전류 제어장치 및 led전류 제어방법. | |
JP2010025889A (ja) | 電流検出装置 | |
JP2013196704A (ja) | 定電圧生成回路及び定電圧生成方法 | |
JP2019054433A (ja) | 測定電圧出力装置 | |
JP2015046989A (ja) | モータ駆動装置 | |
JP2012107946A (ja) | 電池電圧測定システム及び電池電圧測定方法 | |
US9780703B2 (en) | Power supply for multiphase motor providing recirculation compensation features and related methods | |
JP5598507B2 (ja) | 電源装置 | |
US9417644B2 (en) | Apparatus for and method of controlling power supply system | |
US20160006449A1 (en) | Adjustable and buffered reference for adc resolution and accuracy enhancements | |
JP2012053819A (ja) | 2線式伝送器 | |
JP2007074016A (ja) | A/d変換装置 | |
JP2018057108A (ja) | 電源装置 | |
JP2007304850A (ja) | 電圧生成回路及びそれを備えた電気機器 | |
WO2017122297A1 (ja) | 電子機器及びfa機器 | |
JP4830058B2 (ja) | 2線式伝送器 | |
JP2010096634A (ja) | 電圧検出装置 | |
US9979330B2 (en) | Three-phase motor control apparatus | |
JP2005143192A (ja) | 電圧制御回路およびこの電圧制御回路を用いた定電圧電源装置 | |
KR20150085722A (ko) | 외부 저항이 필요 없는 터미네이션 저항 보정 회로 | |
JP2019012962A (ja) | 半導体装置 |