JP2013196704A - 定電圧生成回路及び定電圧生成方法 - Google Patents

Abstract

【課題】本発明は、定電圧生成回路及び定電圧生成方法に関する。
【解決手段】本発明の一実施形態において、可変入力電源を予め設定された割合で電圧降下させる電圧分配部と、比較制御部の制御によりバンドギャップ基準電圧及びレジスタビッドを出力する基準電圧及びレジスタビッド生成部と、電圧分配部で降下された入力電圧と基準電圧及びレジスタビッド生成部から出力されたバンドギャップ基準電圧とを比較し、比較結果に応じて基準電圧及びレジスタビッド生成部を制御したり定電圧生成部を制御する比較制御部と、比較制御部の制御により、レジスタビッドに相当するスイッチが動作して可変入力電源の入力を受けて定電圧を出力する定電圧生成部と、を含む定電圧生成回路及び定電圧生成方法が提案される。
【選択図】図１

Description

本発明は、定電圧生成回路及び定電圧生成方法に関する。具体的には、レギュレータを使用せず、可変電源電圧に対して一定の電圧を生成させる定電圧生成回路及び定電圧生成方法に関する。

電子回路システムの設計において重要な決定事項の一つは、電源電圧レベルを決定することである。同一のアプリケーションであってもシステムごとに最適化した電源電圧レベルは異なり得る。従って、システムに使用される集積回路は可変電源電圧を考慮して設計しなければならない場合が多い。電源電圧が異なる場合、回路の各ノードの電圧及び電流も変化する。このような変化は雑音を発生させるだけでなく、回路の線形性、電力消耗の管理において多くの問題を発生させる可能性がある。

可変電源に対して一定レベルの電源電圧を発生させるためには一般的にレギュレータを使用する。しかし、レギュレータを介して一定の電圧を出力するためには、レギュレータの他にもＢＧＲ（Ｂａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅ）、ＬＤＯ（Ｌｏｗ Ｄｒｏｐ Ｏｕｔ）などの付加回路を必要とする。このような付加回路とともにレギュレータシステムを構成して使用する場合優れた性能のレギュレータ出力電圧が得られるが、回路の体積が増加し電力消耗が増加する欠点を克服しなければならない。

図６には従来の一般的な構造のレギュレータシステムを示している。可変電源の幅が広いか入力電源電圧が最終レギュレータの出力よりはるかに高い場合、図６に図示されたように、１次レギュレータ１を使用することが多い。１次レギュレータ１は出力電圧の変動率が少なくとも１０％以上であるため、２次レギュレータ２であるＬＤＯを介して正確な出力電圧を得る。ＬＤＯ２がどれほど正確な電圧を出力するかはＢＧＲ３の正確度による。ＬＤＯ２はＢＧＲ電圧の入力を受け、これを逓倍して出力電圧を示すためである。しかし、図６で一定の出力電圧を得るために使用された１次レギュレータ１、ＢＧＲ３、２次レギュレータ２は、優れた性能が得られるという長所はあるが、それぞれのブロックが比較的ヘビー（Ｈｅａｖｙ）であるため、低電力及び小型化が必要な回路では電力消耗及びサイズの問題を発生させる。

米国特許発明第７６３９０６７号明細書（２００９．１２．２９） 米国特許発明第７６１９４０２号明細書（２００９．１１．１７）

本発明は、前記問題を解決するためのものであり、レギュレータを使用せず、その他の付加回路を最小にすることにより、可変電源電圧に対して一定の電圧を出力することができる定電圧生成回路及び定電圧生成方法を提案する。

即ち、従来のヘビーなレギュレータを使用せず、できるだけ簡素なシステムを構成することにより、一定の電源電圧を出力できるようにする回路を提供する。

前記問題を解決するために、本発明の第１実施形態において、可変入力電源を予め設定された割合で電圧降下させる電圧分配部と、比較制御部の制御によりバンドギャップ基準電圧及びレジスタビッドを出力する基準電圧及びレジスタビッド生成部と、電圧分配部で降下された入力電圧と基準電圧及びレジスタビッド生成部から出力されたバンドギャップ基準電圧とを比較し、比較結果に応じて基準電圧及びレジスタビッド生成部を制御したり定電圧生成部を制御する比較制御部と、比較制御部の制御により、レジスタビッドに相当するスイッチが動作して可変入力電源の入力を受けて定電圧を出力する定電圧生成部と、を含む定電圧生成回路が提案される。

この際、一実施形態において、電圧分配部は抵抗分配器を介して可変入力電源を予め設定された割合で電圧降下させることができる。

また、一実施形態において、基準電圧及びレジスタビッド生成部は、多数のバンドギャップ抵抗が直列に連結され、基準電圧及びレジスタビッドスイッチ部のスイッチ動作によって電圧分配されたバンドギャップ基準電圧を生成する基準電圧生成部と、多数のバンドギャップ抵抗に連結された多数のスイッチがそれぞれレジスタビッド値を有するレジスタに連結され、比較制御部の制御によりスイッチが動作して連結されたレジスタのレジスタビッド及びバンドギャップ基準電圧を出力する基準電圧及びレジスタビッドスイッチ部と、を含むことができる。

この際、他の実施形態において、基準電圧及びレジスタビッドスイッチ部は、比較制御部のレジスタビッドのダウンスイープ（ｄｏｗｎ ｓｗｅｅｐ）またはアップスイープ（ｕｐ ｓｗｅｅｐ）制御により該レジスタビッドに相当するスイッチが動作して連結されたレジスタのレジスタビッド及びバンドギャップ基準電圧を出力することができる。

また、一実施形態において、比較制御部は、電圧分配部で降下された入力電圧と基準電圧及びレジスタビッド生成部から出力されたバンドギャップ基準電圧とを比較出力する比較器と、比較器の出力が予定された信号でない場合には、次のバンドギャップ基準電圧及びレジスタビッドが出力されるように基準電圧及びレジスタビッド生成部のスイッチをスイープ制御し、予定された信号である場合には、定電圧が出力されるように定電圧生成部を制御する制御器と、を含むことができる。

この際、一実施形態において、制御器は、比較器の出力がロー（Ｌｏｗ）信号である場合には、基準電圧及びレジスタビッド生成部に対してレジスタビッドのダウンスイープ（ｄｏｗｎ ｓｗｅｅｐ）制御を行い、ハイ（ｈｉｇｈ）信号である場合には、ダウンスイープ制御を中断し、基準電圧及びレジスタビッド生成部から出力されたレジスタビッドに相当する定電圧生成部のスイッチをターンオンさせて定電圧が出力されることができるように制御することができる。

または、他の実施形態において、制御器は、比較器の出力がハイ（ｈｉｇｈ）信号である場合には、基準電圧及びレジスタビッド生成部に対してレジスタビッドのアップスイープ（ｕｐ ｓｗｅｅｐ）制御を行い、ロー（Ｌｏｗ）信号である場合には、アップスイープ制御を中断し、基準電圧及びレジスタビッド生成部から出力されたレジスタビッドに相当する定電圧生成部のスイッチをターンオンさせて定電圧が出力されることができるように制御することができる。

また、一実施形態において、定電圧生成部は、多数のスイッチを含み、比較制御部の制御により、基準電圧及びレジスタビッド生成部から出力されたレジスタビッドに相当するスイッチがターンオン動作を行う可変分配スイッチ部と、可変入力電源の入力を受け、比較制御部の制御による可変分配スイッチ部のターンオン動作により、入力される可変入力電源を可変分配して定電圧を出力する可変分配部と、を含むことができる。

この際、他の実施形態において、可変分配部は、基準抵抗及び可変分配スイッチ部の各スイッチに直列に連結され、互いに並列に連結された多数の電圧分配分岐抵抗が直列に連結され、可変分配スイッチ部のターンオン動作により、可変入力電源を電圧分配分岐抵抗によって電圧分配して定電圧を出力することができる。

次に、前記問題を解決するために、本発明の第２実施形態によって、可変入力電源を予め設定された割合で電圧降下させる電圧降下段階と、バンドギャップ基準電圧及びレジスタビッドを出力する基準電圧及びレジスタビッドの出力段階と、電圧降下された入力電圧と出力されたバンドギャップ基準電圧とを比較し、比較結果に応じて、基準電圧及びレジスタビッド出力段階にフィードバックして次のバンドギャップ基準電圧及びレジスタビッドを出力するように制御したり次の段階に進んで定電圧を生成するように制御する比較制御段階と、比較制御段階での制御により、基準電圧及びレジスタビッド出力段階から出力されたレジスタビッドに相当するスイッチが動作して可変入力電源の入力を受けて定電圧を出力する定電圧出力段階と、を含む定電圧生成方法が提案される。

この際、一実施形態において、基準電圧及びレジスタビッド出力段階は、多数のバンドギャップ抵抗に連結された多数のスイッチがそれぞれレジスタビッド値を有するレジスタに連結され、最上位または最下位のレジスタビッドに相当するスイッチ動作によって相当するバンドギャップ基準電圧及びレジスタビッドを出力する初期段階と、比較制御段階でのフィードバックにより、次のレジスタビッドに相当するスイッチの動作によって電圧分配されたバンドギャップ基準電圧及びレジスタビッドを出力するフィードバック進行段階と、を含むことができる。

この際、他の実施形態において、フィードバック進行段階はレジスタビッドのダウンスイープ（ｄｏｗｎ ｓｗｅｅｐ）またはアップスイープ（ｕｐ ｓｗｅｅｐ）制御によりスイッチが動作して相当する次のバンドギャップ基準電圧及びレジスタビッドを出力することができる。

また、一実施形態において、比較制御段階では、比較結果がロー（Ｌｏｗ）信号である場合には、フィードバック進行段階にフィードバックしてレジスタビッドのダウンスイープ（ｄｏｗｎ ｓｗｅｅｐ）制御を行い、ハイ（ｈｉｇｈ）信号である場合には、ダウンスイープ制御を中断し、定電圧出力段階で、基準電圧及びレジスタビッド出力段階から出力されたレジスタビッドに相当するスイッチのターンオンを制御することができる。

または、他の実施形態において、比較制御段階では比較結果がハイ（ｈｉｇｈ）信号である場合には、フィードバック進行段階にフィードバックしてレジスタビッドのアップスイープ（ｕｐ ｓｗｅｅｐ）制御を行い、ロー（Ｌｏｗ）信号である場合には、アップスイープ制御を中断し、定電圧出力段階で、基準電圧及びレジスタビッド出力段階から出力されたレジスタビッドに相当するスイッチのターンオンを制御することができる。

また、一実施形態によると、定電圧出力段階では可変入力電源の入力を受け、比較制御段階の制御により、基準電圧及びレジスタビッド出力段階から出力されたレジスタビッドに相当するスイッチをターンオンさせて可変入力電源を可変分配して定電圧を出力することができる。

この際、他の実施形態において、定電圧出力段階で、基準抵抗及び基準抵抗に直列に連結され、互いに並列に連結された多数の電圧分配分岐抵抗の電圧分配によって定電圧を出力し、比較制御段階の制御により、多数の電圧分配分岐抵抗それぞれに連結されたスイッチのうち、基準電圧及びレジスタビッド出力段階から出力されたレジスタビッドに相当するスイッチがターンオンされ、可変入力電源を可変分配して定電圧を出力することができる。

本発明の実施形態において、レギュレータを使用せず、その他の付加回路を最小にすることにより、可変電源電圧に対して一定の電圧を出力することができる。

本発明の一実施形態において、電圧分配部とその他の付加回路を含む回路を構成することにより、電源電圧の変動率にマージンが存在し、少量の負荷電流（Ｌｏａｄ Ｃｕｒｒｅｎｔ）を消費するシステムで有用に活用することができる。

また、本発明の実施形態における定電圧生成回路は、可変電圧の範囲が広く、ＬＤＭＯＳを使用するほど電圧が高い場合に非常に有用である。

本発明の様々な実施形態において直接言及されていない様々な効果は、当該技術分野において通常の知識を有した者によって、本発明の実施形態による様々な構成から導き出されることができることは自明である。

本発明の一実施形態による定電圧生成回路を概略的に示すブロック図である。 本発明の他の実施形態による定電圧生成回路を概略的に示す回路ブロック図である。 本発明の一実施形態における定電圧生成部を概略的に示す回路図である。 本発明の一実施形態による定電圧生成回路の一定の出力電圧を示すグラフである。 本発明の他の実施形態による定電圧生成方法を概略的に示すフローチャートである。 本発明の他の実施形態による定電圧生成方法を概略的に示すフローチャートである。 一般的な構造の定電圧及び定電流発生回路を示すブロック図である。

前記課題を果たすための本発明の実施形態について添付の図面を参照して説明する。本説明において、同一符号は同一の構成を意味し、当該分野の通常の知識を有した者が本発明を容易に理解するための付加説明は省略され得る。

本発明において、一つの構成要素が他の構成要素と連結、結合または配置される関係で「直接」という限定がない限り、「直接連結、結合または配置」される形態だけでなく、それらの間にまた他の構成要素が介在されることにより連結、結合または配置される形態でも存在することができる。

本発明で単数型表現が記載されていても、発明の概念に反するか明らかに相違するか矛盾して解釈されない限り、複数の構成全体を代表する概念として使用されることができることに留意しなければならない。本発明において「含む」、「有する」、「備える」、「含んでなる」などの記載は、一つまたはそれ以上の他の構成要素またはそれらの組み合わせの存在または付加の可能性があると理解しなければならない。

先ず、本発明の第１実施形態による定電圧生成回路について図面を参照して具体的に説明する。この際、参照される図面に記載されていない図面符号は同一の構成を示す他の図面での図面符号であり得る。

図１は本発明の一実施形態による定電圧生成回路を概略的に示すブロック図であり、図２は本発明の他の実施形態による定電圧生成回路を概略的に示す回路ブロック図であり、図３は本発明の一実施形態における定電圧生成部を概略的に示す回路図である。また、図４は本発明の一実施形態による定電圧生成回路の一定の出力電圧を示すグラフである。

本発明の実施形態による定電圧生成回路は、例えば、可変電圧の範囲が広く、ＬＤＭＯＳを使用するほど電圧が高い場合に非常に有用である。

図１及び／又は２を参照すると、一実施形態による定電圧生成回路は、電圧分配部１０、基準電圧及びレジスタビッド生成部３０、比較制御部５０及び定電圧生成部７０を含んでなることができる。

図１及び／又は２において、電圧分配部１０は可変入力電源を予め設定された割合で電圧降下させる。

この際、図２を参照して具体的に説明すると、一実施形態において、電圧分配部１０は抵抗分配器（不図示）を介して可変入力電源を予め設定された割合で電圧降下させることができる。電圧降下の割合は予め設定により調整されて固定されることができる。図２において、電圧分配部１０に入力される可変入力電源を６Ｖ〜３０Ｖと仮定する。この際、電圧分配部１０を介する降下出力電圧Ｖｒｅｇ１は可変入力電源Ｖｖｓの１／１０と仮定する。例えば、可変入力電源が６Ｖ〜３０Ｖであれば電圧分配部１０を介する出力電圧Ｖｒｅｇ１は０．６Ｖ〜３Ｖになる。例えば、入力電源電圧を１／１０に低めて出力すると高電圧トランジスタを使用しなくても良いという長所がある。工程によって異なるが、５Ｖ以上のトランジスタではＬＤＭＯＳ型の高電圧トランジスタがよく使用されるが、一般的なトランジスタに比べて高電圧トランジスタの大きさがはるかに大きいため、ＬＤＭＯＳを使用しないことで回路の大きさを大幅に減らすことができる。また、高電圧トランジスタは、一般的なトランジスタに比べて寄生成分が大きく、モデリングが正確でない場合が多いため、電圧分配部１０で入力電源電圧を１／１０、またはその他の電圧降下割合に低めて出力させると、回路性能面における危険性を減少させる効果もある。

次に、図１及び／又は２における基準電圧及びレジスタビッド（Ｒｅｇｉｓｔｅｒ Ｂｉｔ）生成部３０について説明する。基準電圧及びレジスタビッド生成部３０は、比較制御部５０の制御によりレジスタビッド及びレジスタビッドに相当するバンドギャップ基準電圧を出力する。

図２を参照して、基準電圧及びレジスタビッド生成部３０についてより具体的に説明する。一実施形態において、基準電圧及びレジスタビッド生成部３０は基準電圧生成部３１及び基準電圧及びレジスタビッドスイッチ部３３を含むことができる。

図２の基準電圧生成部３１は多数のバンドギャップ抵抗が直列に連結されている。この際、図２の基準電圧生成部３１は多数のバンドギャップ抵抗に連結された基準電圧及びレジスタビッドスイッチ部３３のスイッチ動作によって電圧分配されたバンドギャップ基準電圧を生成することができる。図２を参照すると、基準電圧生成部３１は、ＢＧＲ（Ｂａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅ）を使用して、例えば、０．１Ｖ間隔で３Ｖ〜０．６ＶのＤＣ電圧を発生させることができる。この際、基準電圧生成部３１で生成され得るバンドギャップ基準電圧とそのバンドギャップは設定によって異なり得る。例えば、前記可変入力電圧が３０〜６Ｖである場合、電圧分配部１０で１／１０に電圧降下される場合を仮定すると、電圧降下された入力電圧と比較するためにバンドギャップ基準電圧の範囲を０．１Ｖ間隔で３Ｖ〜０．６ＶのＤＣ電圧が発生されるようにすることもできる。可変入力電圧の許容範囲とそれによる電圧分配部１０の電圧降下能力によってバンドギャップ基準電圧の範囲が決定され得る。

次に、図２の基準電圧及びレジスタビッドスイッチ部３３は、多数のバンドギャップ抵抗に連結された多数のスイッチがそれぞれレジスタビッド（Ｒｅｇｉｓｔｅｒ Ｂｉｔ）値を有するレジスタに連結されている。この際、基準電圧及びレジスタビッドスイッチ部３３は比較制御部５０の制御によるスイッチ（図２のＳＷ０〜ＳＷ２４参照）が動作して連結されたレジスタのレジスタビッド及びバンドギャップ基準電圧を出力することができる。即ち、図２の制御器５３で制御しようとするスイッチまたは制御しようとするレジスタビッドに相当するスイッチにオン動作させると、該スイッチが連結されたバンドギャップ抵抗を介してバンドギャップ基準電圧が生成されて出力され、また該スイッチに連結されたレジスタ（Ｒｅｓｉｓｔｅｒ）がオン動作されて該レジスタのレジスタビッド値も共に出力される。この際、出力されたバンドギャップ基準電圧は、図２の比較器５１の反転端子に入力されることができ、比較器５１の反転端子に入力されたバンドギャップ基準電圧Ｖｒｅｆと、比較器５１の非反転端子に入力された電圧降下された可変電圧Ｖｒｅｇ１は、比較器５１を介してハイまたはロー信号に比較出力される。例えば、一実施形態において、比較器５１からロー信号が出力される場合には、基準電圧及びレジスタビッドスイッチ部３３を制御する信号が制御器５３から出力され、基準電圧及びレジスタビッドスイッチ部３３では次のバンドギャップ基準電圧及びレジスタビッドを出力する。比較器５１からハイ信号が出力された場合、一実施形態において、制御器５３から出力される制御信号により基準電圧及びレジスタビッドスイッチ部３３ではレジスタビッドスイープ制御が中断され、前のレジスタビッド状態によるバンドギャップ基準電圧及びレジスタビッドが出力され、また、図３の可変分配スイッチ部７１が制御されて、基準電圧及びレジスタビッドスイッチ部３３から出力されるレジスタビッドに相当する可変分配スイッチ部７１のスイッチがターンオンされる。即ち、一実施形態において、比較器５１の出力が定電圧を生成するための予定された信号でない場合には、制御器５３の制御信号により、基準電圧及びレジスタビッドスイッチ部３３から次のバンドギャップ基準電圧及びレジスタビッド信号が出力される。また、比較器５１の出力が定電圧を生成するための予定された信号に該当する場合、基準電圧及びレジスタビッドスイッチ部３３で次のバンドギャップ基準電圧及びレジスタビッド出力のための制御器５３のスイープ制御が中断される。これと同時に、基準電圧及びレジスタビッドスイッチ部３３から出力され、図３の可変分配スイッチ部７１に伝達されたレジスタビッドに相当する可変分配スイッチ部７１のスイッチが制御器５３の制御によりターンオンされる。

この際、他の実施形態において、基準電圧及びレジスタビッドスイッチ部３３の動作について説明する。比較制御部５０のレジスタビッドのダウンスイープ（ｄｏｗｎ ｓｗｅｅｐ）またはアップスイープ（ｕｐ ｓｗｅｅｐ）制御により該レジスタビッドに相当する基準電圧及びレジスタビッドスイッチ部３３のスイッチがオン動作し、この際、基準電圧及びレジスタビッドスイッチ部３３は基準電圧生成部３１の多数の直列に連結抵抗の電圧分配によるバンドギャップ基準電圧を出力し、該オン動作スイッチに連結されたレジスタがオンされてレジスタビッドを出力することができる。

次に、図１及び／又は２において比較制御部５０を説明する。

比較制御部５０は、電圧分配部１０で降下された入力電圧と基準電圧及びレジスタビッド生成部３０から出力されたバンドギャップ基準電圧とを比較する。また、比較制御部５０は、比較結果に応じて基準電圧及びレジスタビッド生成部３０を制御したり定電圧生成部７０を制御する。この際、比較制御部５０は、例えば、図２の比較器５１の出力が定電圧を生成するための予定された信号に該当するか否かを判断し、予定された信号に該当しない場合には、基準電圧及びレジスタビッド生成部３０を制御して次のバンドギャップ基準電圧及びレジスタビッドが出力されるようにすることができ、予定された信号である場合には、定電圧生成部７０から定電圧が出力されるように制御することができる。

図２を参照して、比較制御部５０についてより具体的に説明する。一実施形態によると、比較制御部５０は比較器５１及び制御器５３を含むことができる。この際、図２の比較器５１は電圧分配部１０で降下された入力電圧と基準電圧及びレジスタビッド生成部３０から出力されたバンドギャップ基準電圧とを比較出力する。

また、図２の制御器５３は、比較器５１の出力が定電圧を生成するための予定された信号でない場合、次のバンドギャップ基準電圧及びレジスタビッドが出力されるように基準電圧及びレジスタビッド生成部３０のスイッチをスイープ制御することができる。さらに、比較器５１の出力が定電圧を生成するための予定された信号である場合、制御器５３は定電圧が出力されるように定電圧生成部７０を制御することができる。制御器５３は、定電圧生成部７０に対する制御を行うと同時に、基準電圧及びレジスタビッド生成部３０に対するスイープ制御を中断することができる。本発明におけるスイープとは、順に変化を与えることを意味し、例えば、最上位または最下位の段階から順に減少または増加するように変化を与えることを意味する。本実施形態において、スイープ制御によりレジスタビッドが最上位または最下位の段階から順に減少または増加し、該レジスタビッドに相当する基準電圧及びレジスタビッド生成部３０のスイッチまたはレジスタが制御されることができる。

これについてより具体的に説明する。図２に直接図示されていないが、図５ａを参照すると、一実施形態において、制御器５３は比較器５１の出力がロー（Ｌｏｗ）信号である場合、基準電圧及びレジスタビッド生成部３０に対してレジスタビッドのダウンスイープ（ｄｏｗｎ ｓｗｅｅｐ）制御を行うことができる。この際、比較器５１から出力されるロー信号は定電圧を生成するための予定された信号でない可能性がある。また、比較器５１の出力がハイ（ｈｉｇｈ）信号である場合、制御器５３は基準電圧及びレジスタビッド生成部３０に対するダウンスイープ制御を中断し、基準電圧及びレジスタビッド生成部３０から出力されるレジスタビッドに相当する定電圧生成部７０のスイッチ、例えば、図３の可変分配スイッチ部７１のスイッチをターンオンさせて定電圧が出力されることができるように制御することができる。この際、比較器５１から出力されるハイ信号は、定電圧を生成するための予定された信号であることができる。基準電圧及びレジスタビッド生成部３０に対するダウンスイープ制御が中断された場合にも基準電圧及びレジスタビッド生成部３０は前の状態でのバンドギャップ基準電圧及びレジスタビッドの出力が維持されることができる。即ち、ダウンスイープ制御が中断され、例えば、ダウンスイープされたレジスタビッドが固定され、それによる基準電圧及びレジスタビッド生成部３０のスイッチのオン動作が固定されることによってバンドギャップ基準電圧及びレジスタビッドの出力が固定されることができる。この際、基準電圧及びレジスタビッド生成部３０から出力されるレジスタビットは、図３の可変分配スイッチ部７１に伝達されるが、制御器５３の制御によりレジスタビッドに相当する可変分配スイッチ部７１のスイッチがターンオン動作することにより、可変入力電圧から定電圧を生成することができる。万が一、本実施形態において、図２の比較器５１の代りに反転比較器が備えられる場合、反転比較器のロー信号出力が定電圧を生成するための予定信号になり得る。

または、直接図示されていないが、図５ｂを参照すると、他の実施形態において、制御器５３は、比較器５１の出力がハイ（ｈｉｇｈ）信号である場合、基準電圧及びレジスタビッド生成部３０に対してレジスタビッドのアップスイープ（ｕｐ ｓｗｅｅｐ）制御を行い、ロー（Ｌｏｗ）信号である場合、基準電圧及びレジスタビッド生成部３０に対するアップスイープ制御を中断し、基準電圧及びレジスタビッド生成部３０のレジスタビッド出力が伝達された定電圧生成部７０のスイッチ部、例えば、図３の可変分配スイッチ部７１をターンオンさせて定電圧が出力されることができるように制御することができる。この際、比較器５１から出力されるロー信号は、定電圧を生成するための予定された信号であることができ、ハイ信号は予定された信号でない可能性がある。本実施形態において、比較器５１のロー出力信号が定電圧を生成するための予定された信号であると説明したが、比較器５１の後端に反転器（不図示）を追加することにより制御器５３に入力される信号がハイ信号である場合、定電圧を生成するための予定された信号になるようにすることができ、またはバンドギャップ基準電圧が非反転端子に入力され、電圧降下された入力信号が反転端子に入力される反転比較器（不図示）を備えることにより、反転比較器のハイ信号が定電圧を生成するための予定された信号になるようにすることもできる。

次に、図１及び／又は２における定電圧生成部７０について説明する。

定電圧生成部７０は、比較制御部５０の制御により、レジスタビッドに相当するスイッチが動作して可変入力電源の入力を受けて定電圧を出力する。

この際、図３を参照して定電圧生成部７０についてより具体的に説明する。一実施形態において、定電圧生成部７０は可変分配スイッチ部７１及び可変分配部７３を含むことができる。

図３における可変分配スイッチ部７１は多数のスイッチを含み、比較制御部５０の制御により、基準電圧及びレジスタビッド生成部３０から出力されたレジスタビッドに相当するスイッチがターンオン動作する。この際、比較制御部５０の制御信号は定電圧を生成するための制御信号であり、一実施形態において、比較制御部５０の定電圧を生成するための制御信号によって基準電圧及びレジスタビッド生成部３０に対するスイープ制御が中断され得る。基準電圧及びレジスタビッド生成部３０に対するスイープ制御が中断されると、基準電圧及びレジスタビッドスイッチ部３３のスイチング動作が変更されないため、前に出力されたバンドギャップ基準電圧及びレジスタビッドが固定されて出力され得る。この際、基準電圧及びレジスタビッドスイッチ部３３から出力されるレジスタビッドが可変分配スイッチ部７１に伝達され、比較制御部５０、具体的に制御器５３の制御信号によって該レジスタビッドに相当する可変分配スイッチ部７１のスイッチがターンオンされ得る。

また、図３の可変分配部７３は可変入力電源の入力を受け、比較制御部５０の制御による可変分配スイッチ部７１のターンオン動作によって入力される可変入力電源を可変分配して定電圧を出力することができる。

この際、他の実施形態において、可変分配部７３は基準抵抗Ｒ及び可変分配スイッチ部７１の各スイッチに直列に連結され、互いに並列に連結された多数の電圧分配分岐抵抗（Ｖｏｌｔａｇｅ Ｄｉｖｉｄｉｎｇ Ｂｒａｎｃｈ Ｒｅｓｉｓｔｏｒ）が直列に連結され、可変分配スイッチ部７１のターンオン動作によって可変入力電源を電圧分配分岐抵抗によって電圧分配して定電圧を出力することができる。図３に電圧分配分岐抵抗が５×Ｒ、２．５×Ｒ、…、０．２×Ｒなどに示されている。

図２及び図３を参照すると、例えば、可変電源６Ｖが入力されて最終定電圧出力５Ｖを成す場合を仮定する。図２において、電圧分配部１０の出力電圧Ｖｒｅｇ１は０．６Ｖになり、これは比較器５１におけるバンドギャップ基準電圧であるＶｒｅｆ電圧と比較される。比較器５１の出力はロー（Ｌｏｗ）またはハイ（ｈｉｇｈ）が出力される。この際、制御器５３に入力されるロー（Ｌｏｗ）またはハイ（ｈｉｇｈ）信号のうちハイ信号を、定電圧を生成するための予定された信号であると仮定する。制御器５３にロー信号が入力されると制御器５３はバンドギャップ基準電圧であるＶｒｅｆ信号を０．１Ｖずつ連続して変わるようにダウンスイープ（ｄｏｗｎ ｓｗｅｅｐ）を行う。また、ハイ信号が入力されると制御器５３はバンドギャップ基準電圧を０．１Ｖずつダウンするダウンスイープ制御を中断する。ダウンスイープ制御が中断されると、図２の基準電圧及びレジスタビッドスイッチ部３３ではスイチング変化がないため、前に出力されたバンドギャップ基準電圧とレジスタビッドを出力し、出力されたレジスタビットは定電圧生成部７０、例えば、図３の可変分配スイッチ部７１に伝達される。この際、これと同時に、制御器５３は、基準電圧及びレジスタビッドスイッチ部３３から出力されるレジスタビッドに相当する図３の可変分配スイッチ部７１のスイッチがターンオンされるように制御する。

図３を参照すると、基準電圧及びレジスタビッド生成部３０、例えば図２の基準電圧及びレジスタビッドスイッチ部３３から出力された、例えば、５ビッドのレジスタを介して可変分配部７３の分母の抵抗値を調節することにより、一定の出力５Ｖを出力することができる。即ち、バンドギャップ基準電圧Ｖｒｅｆと入力されて電圧降下された電圧Ｖｒｅｇ１との比較により入力電圧のレベルを把握し、この際、レジスタは５Ｖの出力を発生させるようにレジスタビッド値０００００を可変分配スイッチ部７１の該レジスタビッドに相当するスイッチを動作させて可変分配部７３の電圧分配分岐抵抗５×Ｒ値を選択することにより、結果、次のように５Ｖ出力を得ることができる。

万が一、仮定した可変入力電源の範囲のうち最も大きい電源電圧である３０Ｖが入力される場合には、レジスタビッド値１０１１１が可変分配スイッチ部７１に伝達され、該レジスタビッドに相当するスイッチが動作し、可変分配部７３の電圧分配分岐抵抗のうち０．２×Ｒが選択され、次のように最終的に５Ｖに出力されることができる。

前記で５ビッドのレジスタを使用して０．１Ｖずつ変化するバンドギャップ基準電圧を例に挙げているが、レジスタを追加するとはるかに精密なバンドギャップ基準電圧として５Ｖ出力電圧を示すことができる。

図４に定電圧生成回路の一定の出力電圧を示すグラフが図示されている。図４の（ａ）は本発明による定電圧生成回路を適用しない場合、可変入力電圧によって出力電圧が変化することを示し、図４の（ｂ）は本発明の実施形態による定電圧生成回路を適用することにより一定の出力電圧を示している。

図４の（ｂ）に示されたように、本発明の実施形態によると、可変入力電源電圧が変わってもレギュレータなしに一定の出力電圧を示す回路を具現することができる。

次に、本発明の第２実施形態による定電圧生成方法について具体的に説明する。この際、前記第１実施形態による定電圧生成回路及び図１〜４を参照することができ、それによって重複する説明は省略され得る。本発明の実施形態による定電圧生成方法は、例えば、可変電圧の範囲が広く、ＬＤＭＯＳを使用するほど電圧が高い場合に非常に有用である。

図５ａ及び５ｂは本発明の他の実施形態による定電圧生成方法を概略的に示すフローチャートである。

図５ａ及び５ｂを参照すると、一実施形態による定電圧生成方法は、電圧降下段階（Ｓ１００）、基準電圧及びレジスタビッド出力段階（Ｓ２００）、比較制御段階（Ｓ３００）及び定電圧出力段階（Ｓ４００）を含んでなることができる。

図５ａ及び５ｂの電圧降下段階（Ｓ１００）では可変入力電源を予め設定された割合で電圧降下させる。この際、一実施形態において、電圧降下段階（Ｓ１００）では抵抗分配器を介して可変入力電源を予め設定された割合で電圧降下させることができる。

次に、図５ａ及び５ｂの基準電圧及びレジスタビッド出力段階（Ｓ２００）ではバンドギャップ基準電圧及びレジスタビッドを出力する。

この際、一実施形態により、基準電圧及びレジスタビッド出力段階についてより具体的に説明する。一実施形態において、基準電圧及びレジスタビッド出力段階は図示されていないが、初期段階及びフィードバック進行段階を含むことができる。

初期段階は、図５ａ及び５ｂの比較制御段階（Ｓ３００）によるフィードバックが進められる前に行われる基準電圧及びレジスタビッド出力段階（Ｓ２００）を示す。初期段階では多数のバンドギャップ抵抗に連結された多数のスイッチがそれぞれレジスタビッド値を有するレジスタに連結され、最上位または最下位のレジスタビッドに相当するスイッチ動作によって相当するバンドギャップ基準電圧及びレジスタビッドを出力する。

次に、フィードバック進行段階は、図５ａ及び５ｂの比較制御段階（Ｓ３００）によるフィードバックが進められて行われる基準電圧及びレジスタビッド出力段階（Ｓ２００）を示す。この際、フィードバック進行段階では比較制御段階でのフィードバックにより、次のレジスタビッドに相当するスイッチが動作して相当する電圧分配されたバンドギャップ基準電圧及びレジスタビッドを出力することができる。

この際、他の実施形態において、フィードバック進行段階はレジスタビッドのダウンスイープ（ｄｏｗｎ ｓｗｅｅｐ）またはアップスイープ（ｕｐ ｓｗｅｅｐ）制御によりスイッチが動作して相当する次のバンドギャップ基準電圧及びレジスタビッドを出力することができる。

次に、図５ａ及び５ｂの比較制御段階（Ｓ３００）では電圧降下された入力電圧と出力されたバンドギャップ基準電圧とを比較する（Ｓ３１０）。また、図５ａ及び５ｂの比較制御段階（Ｓ３００）では比較結果に応じて、基準電圧及びレジスタビッド出力段階（Ｓ２００）にフィードバックして次のバンドギャップ基準電圧及びレジスタビッドを出力するように制御したり（Ｓ３３０、Ｓ３３１、Ｓ３３２）、次の段階（Ｓ４００）に進み、定電圧を生成するように制御する（Ｓ３３０、Ｓ３３３）。

図５ａ及び５ｂを参照して、比較制御段階（Ｓ３００）についてより具体的に説明する。図５ａを参照すると、一実施形態において、比較制御段階（Ｓ３００）では比較結果がロー（Ｌｏｗ）信号である場合、フィードバック進行段階にフィードバックしてレジスタビッドのダウンスイープ（ｄｏｗｎ ｓｗｅｅｐ）制御を行う（Ｓ３３０、Ｓ３３１）。また、比較結果がハイ（ｈｉｇｈ）信号である場合、比較制御段階（Ｓ３００）ではダウンスイープ制御を中断し、定電圧出力段階で基準電圧及びレジスタビッド出力段階（Ｓ２００）から出力されたレジスタビッドに相当するスイッチのターンオンを制御することができる（Ｓ３３０、Ｓ３３３）。

または、図５ｂを参照して他の実施形態について説明する。この際、比較制御段階（Ｓ３００）では比較結果がハイ（ｈｉｇｈ）信号である場合、フィードバック進行段階にフィードバックしてレジスタビッドのアップスイープ（ｕｐ ｓｗｅｅｐ）制御を行うことができる（Ｓ３３０、Ｓ３３２）。また、比較結果がロー（Ｌｏｗ）信号である場合、比較制御段階（Ｓ３００）ではアップスイープ制御を中断し、定電圧出力段階（Ｓ４００）で基準電圧及びレジスタビッド出力段階（Ｓ２００）から出力されたレジスタビッドに相当するスイッチのターンオンを制御することができる（Ｓ３３０、S３３３）。

次に、図５ａ及び５ｂの定電圧出力段階（Ｓ４００）では、比較制御段階（Ｓ３００）での制御により、基準電圧及びレジスタビッド出力段階（Ｓ２００）から出力されたレジスタビッドに相当するスイッチが動作して可変入力電源の入力を受けて定電圧を出力する。

図３を参照して、定電圧出力段階（Ｓ４００）についてより具体的に説明する。一実施形態において、定電圧出力段階（Ｓ４００）では可変入力電源の入力を受け、比較制御段階（Ｓ３００）の制御（S３３３）によって基準電圧及びレジスタビッド出力段階（Ｓ２００）から出力されたレジスタビッドに相当するスイッチをターンオンさせて可変入力電源を可変分配し、定電圧を出力することができる。

この際、図３を参照すると、他の実施形態において、定電圧出力段階（Ｓ４００）で、基準抵抗及び基準抵抗に直列に連結され、互いに並列に連結された多数の電圧分配分岐抵抗の電圧分配によって定電圧を出力し、多数の電圧分配分岐抵抗それぞれに連結されたスイッチが比較制御段階（Ｓ３００）の制御（Ｓ３３３）により、基準電圧及びレジスタビッド出力段階（Ｓ２００）から出力されたレジスタビッドに相当するスイッチがターンオンされ、可変入力電源を可変分配し、定電圧を出力することができる。

以上、前記実施形態及び添付の図面は本発明の範疇を制限するものではなく、本発明に対する当該技術分野において通常の知識を有した者が容易に理解するために例示的に説明されたものである。また、前記構成の様々な組み合わせによる実施形態は、前記具体的な説明から当業者により自明に具現されることができる。従って、本発明の様々な実施形態は、本発明の本質的な特性から外れない範囲内で変形された形態に具現されることができ、本発明の範囲は特許請求の範囲に記載の発明によって解釈されなければならず、当該技術分野において通常の知識を有した者による様々な変更、代案、均等物を含む。

１０ 電圧分配部
３０ 基準電圧及びレジスタビッド生成部
３１ 基準電圧生成部
３３ 基準電圧及びレジスタビッドスイッチ部
５０ 比較制御部
５１ 比較器
５３ 制御器
７０ 定電圧生成部
７１ 可変分配スイッチ部
７３ 可変分配部

Claims (16)

1. 可変入力電源を予め設定された割合で電圧降下させる電圧分配部と、
   比較制御部の制御によりバンドギャップ基準電圧及びレジスタビッドを出力する基準電圧及びレジスタビッド生成部と、
   前記電圧分配部で降下された入力電圧と前記基準電圧及びレジスタビッド生成部から出力された前記バンドギャップ基準電圧とを比較し、比較結果に応じて前記基準電圧及びレジスタビッド生成部を制御したり定電圧生成部を制御する比較制御部と、
   前記比較制御部の制御により、前記レジスタビッドに相当するスイッチが動作して前記可変入力電源の入力を受けて定電圧を出力する定電圧生成部と、
   を含む定電圧生成回路。
2. 前記電圧分配部は抵抗分配器を介して可変入力電源を予め設定された割合で電圧降下させる請求項１に記載の定電圧生成回路。
3. 前記基準電圧及びレジスタビッド生成部は、
   多数のバンドギャップ抵抗が直列に連結され、基準電圧及びレジスタビッドスイッチ部のスイッチ動作によって電圧分配された前記バンドギャップ基準電圧を生成する基準電圧生成部と、
   前記多数のバンドギャップ抵抗に連結された多数のスイッチがそれぞれレジスタビッド値を有するレジスタに連結され、前記比較制御部の制御によりスイッチが動作して連結された前記レジスタのレジスタビッド及び前記バンドギャップ基準電圧を出力する基準電圧及びレジスタビッドスイッチ部と、
   を含む請求項１に記載の定電圧生成回路。
4. 前記基準電圧及びレジスタビッドスイッチ部は、前記比較制御部のレジスタビッドのダウンスイープまたはアップスイープ制御により該レジスタビッドに相当する前記スイッチが動作して連結された前記レジスタのレジスタビッド及びバンドギャップ基準電圧を出力する請求項３に記載の定電圧生成回路。
5. 前記比較制御部は、
   前記電圧分配部で降下された入力電圧と前記基準電圧及びレジスタビッド生成部から出力された前記バンドギャップ基準電圧とを比較出力する比較器と、
   前記比較器の出力が予定された信号でない場合には、次のバンドギャップ基準電圧及びレジスタビッドが出力されるように前記基準電圧及びレジスタビッド生成部のスイッチをスイープ制御し、予定された信号である場合には、前記定電圧が出力されるように前記定電圧生成部を制御する制御器と、
   を含む請求項１〜４の何れか一項に記載の定電圧生成回路。
6. 前記制御器は、前記比較器の出力がロー信号である場合には、前記基準電圧及びレジスタビッド生成部に対して前記レジスタビッドのダウンスイープ制御を行い、ハイ信号である場合には、前記ダウンスイープ制御を中断し、前記基準電圧及びレジスタビッド生成部から出力された前記レジスタビッドに相当する前記定電圧生成部のスイッチをターンオンさせて前記定電圧が出力されることができるように制御する請求項５に記載の定電圧生成回路。
7. 前記制御器は、前記比較器の出力がハイ信号である場合には、前記基準電圧及びレジスタビッド生成部に対して前記レジスタビッドのアップスイープ制御を行い、ロー信号である場合には、前記アップスイープ制御を中断し、前記基準電圧及びレジスタビッド生成部から出力された前記レジスタビッドに相当する前記定電圧生成部のスイッチをターンオンさせて前記定電圧が出力されることができるように制御する請求項５に記載の定電圧生成回路。
8. 前記定電圧生成部は、
   多数のスイッチを含み、前記比較制御部の制御により、前記基準電圧及びレジスタビッド生成部から出力された前記レジスタビッドに相当するスイッチがターンオン動作を行う可変分配スイッチ部と、
   前記可変入力電源の入力を受け、前記比較制御部の制御による前記可変分配スイッチ部のターンオン動作により、前記入力される可変入力電源を可変分配して前記定電圧を出力する可変分配部と、
   を含む請求項１〜４の何れか一項に記載の定電圧生成回路。
9. 前記可変分配部は、基準抵抗及び前記可変分配スイッチ部の各スイッチに直列に連結され、互いに並列に連結された多数の電圧分配分岐抵抗が直列に連結され、前記可変分配スイッチ部のターンオン動作により、前記可変入力電源を前記電圧分配分岐抵抗によって電圧分配して前記定電圧を出力する請求項８に記載の定電圧生成回路。
10. 可変入力電源を予め設定された割合で電圧降下させる電圧降下段階と、
    バンドギャップ基準電圧及びレジスタビッドを出力する基準電圧及びレジスタビッドの出力段階と、
    前記電圧降下された入力電圧と前記出力されたバンドギャップ基準電圧とを比較し、比較結果に応じて、前記基準電圧及びレジスタビッド出力段階にフィードバックして次のバンドギャップ基準電圧及びレジスタビッドを出力するように制御したり次の段階に進んで定電圧を生成するように制御する比較制御段階と、
    前記比較制御段階での制御により、前記基準電圧及びレジスタビッド出力段階から出力された前記レジスタビッドに相当するスイッチが動作して前記可変入力電源の入力を受けて前記定電圧を出力する定電圧出力段階と、
    を含む定電圧生成方法。
11. 前記基準電圧及びレジスタビッド出力段階は、
    多数のバンドギャップ抵抗に連結された多数のスイッチがそれぞれレジスタビッド値を有するレジスタに連結され、最上位または最下位のレジスタビッドに相当するスイッチ動作によって相当する前記バンドギャップ基準電圧及びレジスタビッドを出力する初期段階と、
    前記比較制御段階でのフィードバックにより、次のレジスタビッドに相当するスイッチの動作によって電圧分配されたバンドギャップ基準電圧及びレジスタビッドを出力するフィードバック進行段階と、
    を含む請求項１０に記載の定電圧生成方法。
12. 前記フィードバック進行段階はレジスタビッドのダウンスイープまたはアップスイープ制御による前記スイッチが動作して相当する次のバンドギャップ基準電圧及びレジスタビッドを出力する請求項１１に記載の定電圧生成方法。
13. 前記比較制御段階では、前記比較結果がロー信号である場合には、前記フィードバック進行段階にフィードバックして前記レジスタビッドのダウンスイープ制御を行い、ハイ信号である場合には、ダウンスイープ制御を中断し、前記定電圧出力段階で、前記基準電圧及びレジスタビッド出力段階から出力された前記レジスタビッドに相当する前記スイッチのターンオンを制御する請求項１１に記載の定電圧生成方法。
14. 前記比較制御段階では前記比較結果がハイ信号である場合には、前記フィードバック進行段階にフィードバックして前記レジスタビッドのアップスイープ制御を行い、ロー信号である場合には、アップスイープ制御を中断し、前記定電圧出力段階で、前記基準電圧及びレジスタビッド出力段階から出力された前記レジスタビッドに相当する前記スイッチのターンオンを制御する請求項１１に記載の定電圧生成方法。
15. 前記定電圧出力段階では前記可変入力電源の入力を受け、前記比較制御段階の制御により、前記基準電圧及びレジスタビッド出力段階から出力された前記レジスタビッドに相当する前記スイッチをターンオンさせて前記可変入力電源を可変分配して前記定電圧を出力する請求項１０〜１４の何れか一項に記載の定電圧生成方法。
16. 前記定電圧出力段階で、基準抵抗及び前記基準抵抗に直列に連結され、互いに並列に連結された多数の電圧分配分岐抵抗の電圧分配によって前記定電圧を出力し、前記比較制御段階の制御により、前記多数の電圧分配分岐抵抗それぞれに連結されたスイッチのうち、前記基準電圧及びレジスタビッド出力段階から出力された前記レジスタビッドに相当するスイッチがターンオンされ、前記可変入力電源を可変分配して前記定電圧を出力する請求項１５に記載の定電圧生成方法。

Images