JP2016005171A5 - - Google Patents

Description

本発明の一態様に係るＡＤ変換装置は、アナログ信号をデジタル信号に変換するＡＤ変換装置であって、時間の経過に伴い電圧が変化する、第１の参照信号及び第２の参照信号を出力する参照信号発生回路と、アナログ信号の電圧と第１の参照信号の電圧との比較を行う比較回路と、前記比較に基づくデジタルデータを生成して出力する制御回路と、第２の参照信号を用いて、時間の経過に伴ってデジタルデータに基づく比較基準電圧から電圧が変化する信号を生成し、前記信号をデジタルデータに基づいて生成される比較基準電圧を第２の参照信号に重畳させて比較回路に出力するデジタルアナログ変換器と、経過時間を計測することによりカウント値を生成するカウンタとを備え、比較回路は、アナログ信号の電圧とデジタルアナログ変換器から出力される信号の電圧との比較をさらに行い、カウンタは、第１の参照信号の電圧の時間の経過に伴う変化が開始してから、比較回路に入力されるアナログ信号の電圧と第１の参照信号の電圧との大小関係が変化するまでの時間を計測することにより第１のカウント値を取得し、デジタルデータは、第１のカウント値に基づく値を有することを特徴とする。

本実施形態では、ＭＳＢのデータ取得がスイッチＳ４の切り替えによって行われる。よって、第１のＡＤ変換期間Ｔ３において変換するビット数が第３の実施形態に対して１ビット少なくなるため、ランプｓｈの振幅が１／２になり、第１のＡＤ変換期間Ｔ３が１／２に短縮される。よって、ＡＤ変換の所要時間を短縮することができる。

（第７実施形態）
図１０は第１乃至第６実施形態のＡＤ変換装置４０を搭載した固体撮像装置の構成を示す図である。固体撮像装置１００は、画素部１０、垂直走査回路２０、増幅部３０、ＡＤ変換部４０、メモリ部５０、水平走査回路６０、ＴＧ（タイミング発生回路）７０、ＤＳＰ（デジタルシグナルプロセッサ）８０及び出力回路９０を含む。本実施形態のＡＤ変換部４０として、上述の第１乃至第６実施形態のＡＤ変換装置４０を用いることができる。

Claims (17)

1. アナログ信号をデジタル信号に変換するＡＤ変換装置であって、
   時間の経過に伴い電圧が変化する、第１の参照信号及び第２の参照信号を出力する参照信号発生回路と、
   前記アナログ信号の電圧と前記第１の参照信号の電圧との比較を行う比較回路と、
   前記比較に基づくデジタルデータを生成して出力する制御回路と、
   前記第２の参照信号を用いて、時間の経過に伴って前記デジタルデータに基づく比較基準電圧から電圧が変化する信号を生成し、前記信号を前記比較回路に出力するデジタルアナログ変換器と、
   経過時間を計測することによりカウント値を生成するカウンタと
   を備え、
   前記比較回路は、前記アナログ信号の電圧と前記デジタルアナログ変換器から出力される前記信号の電圧との比較をさらに行い、
   前記カウンタは、前記第１の参照信号の電圧の時間の経過に伴う変化が開始してから、前記比較回路に入力される前記アナログ信号の電圧と前記第１の参照信号の電圧との大小関係が変化するまでの時間を計測することにより第１のカウント値を取得し、
   前記デジタルデータは、前記第１のカウント値に基づく値を有する
   ことを特徴とするＡＤ変換装置。
2. 前記カウンタは、前記第２の参照信号の電圧の時間の経過に伴う変化が開始してから、前記比較回路に入力される前記アナログ信号の電圧と前記第２の参照信号の電圧との大小関係が変化するまでの時間を計測することにより第２のカウント値を取得する
   ことを特徴とする請求項１に記載のＡＤ変換装置。
3. 前記アナログ信号は、前記第１のカウント値に基づくデジタルデータを上位ビットとし、前記第２のカウント値に基づくデジタルデータを下位ビットとして組み合わせることによりデジタル信号に変換されることを特徴とする請求項２に記載のＡＤ変換装置。
4. 前記比較回路は、前記アナログ信号が入力される一方の入力端子と、前記デジタルアナログ変換器の出力信号と前記参照信号発生回路の出力信号とのいずれかが選択的に入力されるよう構成された他方の入力端子とを有し、
   前記参照信号発生回路から前記第１の参照信号が前記比較回路に入力されるように前記参照信号発生回路が選択されたとき、前記比較回路は、前記アナログ信号と前記第１の参照信号とを比較することを特徴とする請求項１に記載のＡＤ変換装置。
5. 前記比較回路は、前記アナログ信号が入力される一方の入力端子と、前記デジタルアナログ変換器からの出力信号が入力されるよう構成された他方の入力端子とを有し、
   前記参照信号発生回路から出力される前記第１の参照信号が、前記デジタルアナログ変換器を介して前記比較回路に入力されたとき、前記比較回路は、前記アナログ信号と前記第１の参照信号とを比較することを特徴とする請求項１に記載のＡＤ変換装置。
6. 前記比較回路は、前記アナログ信号及び前記デジタルアナログ変換器の出力信号が入力される一方の入力端子を有し、
   前記比較回路の他方の入力端子と前記比較回路の出力端子との間に接続されたスイッチと、
   前記比較回路の他方の入力端子に一端が接続された容量素子とをさらに含み、
   前記容量素子の他端に前記第１の参照信号が入力されたとき、前記比較回路は、前記アナログ信号と前記第１の参照信号とを比較することを特徴とする請求項１に記載のＡＤ変換装置。
7. 前記スイッチをオンにした状態で、前記アナログ信号を前記比較回路に入力して、前記容量素子に前記比較回路のオフセット電圧を保持し、
   その後、前記スイッチをオフにした後に、前記比較回路に前記第１の参照信号が入力されることを特徴とする請求項６に記載のＡＤ変換装置。
8. 前記制御回路は、前記第１のカウント値を少なくとも１ビット、シフトした値を上位ビットの値とすることを特徴とする請求項３、４、５及び７のいずれか１項に記載のＡＤ変換装置。
9. 前記比較回路が前記アナログ信号の電圧と前記第１の参照信号の電圧との比較を行う前に、前記比較回路は、前記アナログ信号を供給する信号源の基準信号と、前記第２の参照信号を比較して、基準信号をデジタル信号に変換することを特徴とする請求項１に記載のＡＤ変換装置。
10. 前記基準信号と前記第２の参照信号の比較において、前記第２の参照信号にはオフセット電圧が付加されていることを特徴とする請求項９に記載のＡＤ変換装置。
11. 前記第１の参照信号は前記第２の参照信号よりも電圧の時間変化率が大きいことを特徴とする請求項１に記載のＡＤ変換装置。
12. 前記第２の参照信号は第１の参照信号を分圧することによって生成されることを特徴とする請求項１に記載のＡＤ変換装置。
13. 前記アナログ信号の電圧と前記第１の参照信号の電圧との比較を行う前に、前記デジタルアナログ変換器は、最上位ビットの値を１にして発生させた電圧を前記比較回路に入力して前記アナログ信号と比較させることにより、前記アナログ信号の最上位ビットの値を決定することを特徴とする請求項５に記載のＡＤ変換装置。
14. 前記デジタルアナログ変換器は、バイナリウェイトの容量値が設定された複数の容量素子を有する容量型のデジタルアナログ変換器であることを特徴とする請求項１に記載のＡＤ変換装置。
15. 前記デジタルアナログ変換器は、第１の抵抗値を有する抵抗素子と、第１の抵抗値の２倍の抵抗値を有する抵抗素子がラダー型に接続されたＲ−２Ｒラダー型のデジタルアナログ変換器であることを特徴とする請求項１に記載のＡＤ変換装置。
16. 入射された光に応じたアナログ信号を出力する画素部と、
    前記アナログ信号をデジタル信号に変換する請求項１乃至１５のいずれか１項に記載のＡＤ変換装置と
    を備えることを特徴とする固体撮像装置。
17. 入射された光に応じたアナログ信号を出力する画素部と、
    前記アナログ信号をデジタル信号に変換する請求項１乃至１５のいずれか１項に記載のＡＤ変換装置と、
    前記デジタル信号の処理を行う信号処理部と
    を備えることを特徴とする撮像システム。