CN101512905B

CN101512905B - 单斜率模数转换器

Info

Publication number: CN101512905B
Application number: CN2007800318811A
Authority: CN
Inventors: M·F·斯诺伊吉; A·J·梅尔若普; A·J·P·特乌维森; J·H·赫伊吉森
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2006-08-31
Filing date: 2007-08-22
Publication date: 2012-06-20
Anticipated expiration: 2027-08-22
Also published as: JP5181087B2; CN101512905A; US20090195431A1; WO2008026129A3; EP2060005B1; WO2008026129A2; US7924207B2; EP2060005A2; JP2010503253A

Abstract

一种单斜率ADC，其尤其适用于CMOS成像器的读出电路中的大规模并行ADC架构。生成多个斜坡信号，所述多个斜坡信号限定整个输入范围的非重叠的子范围。对于每一ADC通道而言，确定所述输入信号的电压落在其中的子范围，并选择相应的斜坡信号以在A/D转换中使用。因而，能够提高A/D转化过程的速度，并降低功耗。

Description

单斜率模数转换器

技术领域

本发明涉及单斜率模数转换器(ADC)，其尤其但未必排他地适于在CMOS成像器的读出电路中使用。

背景技术

为了读出CMOS成像器俘获的图像，通常将读出电路与图像传感器本身共同集成在同一芯片上，从而形成高度适于诸如移动电话、个人数字助理(PDA)等的移动应用的片上摄像机。COMS成像器的读出电路的一个重要部件就是用于将成像阵列的输出转换至数字域的模数转换器(ADC)。可以利用将整个成像阵列的输出信号转换至数字域的单个ADC来实施这种转换。该单通道解决方案的优点在于，其确保整个成像阵列的A/D转换一致，并且由于只使用了单个ADC，因而其使用的芯片面积相对较小。然而，这种ADC必须以应用所规定的速度工作，因此对于高速应用而言，实现片上低功率ADC将会是一个挑战。此外，由于必要的带宽因更高的成像器分辨率而提高，因而设计具有充分高的信噪比的单个ADC变得越来越困难。

至少可以通过结合多通道ADC或者结合几个并行的ADC来克服这些困难中的一些困难。例如，可以采用所谓的大规模并行(massive-parallel)ADC，从而为CMOS成像器的成像阵列中的每一列提供一个ADC通道。

在本领域中已知有很多种不同类型的ADC。最简单的构造中的一种被称为数字斜坡(ramp)ADC，其中使自由运行的二进制计数器的输出连接至数模转换器(DAC)的输入。随着计数器伴随每一时钟脉冲而向上计数，所述DAC将输出略高的电压。通过比较器将该电压与输入电压进行比较。如果输入电压大于DAC输出，那么计数器将继续正常计数。然而，最终DAC输出将超过输入电压，此时采用计数器的二进制计数输出更新ADC电路输出，并对计数器进行复位，从而为下一输入电压做好准备，即，在对计数器进行复位并重新开始针对下一模拟输入信号的处理之前，DAC输出将一直斜升到模拟输入信号所处的电平，并输出对应于该电平的二进制数。然而，就这种类型的ADC而言，抽样时间的变化使得其不适用于某些应用。此外，对于每一模拟输入信号而言，计数器必须保持从零开始计数。因此，对模拟信号的抽样相对较慢。

一种克服数字斜坡ADC的上述缺点的方式是采用所谓的逐次逼近ADC。参考附图中的图1，逐次逼近ADC的主要部件是比较器10和数字控制器14，所述比较器10具有用于接收模拟输入信号V_in和DAC 12的输出的输入端。在该设计中相对于数字斜坡ADC的唯一变化就是被称为“逐次逼近寄存器”的特殊计数器电路。该寄存器并非按照二进制序列向上计数，而是通过尝试从最高有效比特开始并以最低有效比特结束的所有比特值来进行计数。在整个计数过程中，寄存器监测比较器的输出，以查看二进制计数是小于还是大于模拟信号输入，从而对比特值进行相应的调整。在这种情况下，通过数字块14控制DAC 12，所述数字块14试图基于先前的比较器输出尽可能地逼近输入电压。这一公知的架构相对而言在功率上是高效的，并且由于与采用数字斜坡ADC的常规计数器的从零到满的计数序列的情况相比DAC 12能够以大得多的步骤收敛于模拟输入信号，因而模拟信号的抽样显著加快。然而，DAC输出取决于输入信号，因而每一ADC通道需要单独的DAC。在大规模并行系统中，由于必须使所有的DAC匹配以获得一致的系统响应，因而这不具有吸引力，并且这是相对困难的。

如在单斜率ADC中那样，可以利用精确定时来替代模拟斜坡电路和数字计数器，从而完全避免DAC的使用。参考图2，其示出了已知的单斜率大规模并行ADC架构，对于成像阵列的每一列，该架构包括比较器10a、10b、10c，所述比较器具有用于接收相应的模拟输入信号V_in和运放电路或斜坡发生器16的输出的输入端。将每一比较器10的输出提供给相应的锁存器和数字控制模块18a、18b、18c，以生成相应的数字输出。将数字计数器20的输出连接至每一锁存器和数字控制模块18。

斜坡发生器16生成锯齿波形，然后通过相应的比较器10对所述锯齿波形与模拟输入V_in进行比较。通过以精确频率方波(通常来自晶体振荡器)为时钟的数字计数器20测量所述锯齿波形超过输入信号电压所用的时间。当输入电压V_in大于斜坡发生器输出时，允许斜坡发生器16以线性方式对其电容器进行充电。同时，计数器20以精确时钟频率所固定的速率向上计数。当电容器达到最大输入电压水平(对应于块20的最大计数器值)时，生成最终输出，并对电容器进行放电，使其返回至零，响应于此而使计数器20清零，并允许斜坡发生器16使电压再次斜升。

上述架构通过使用中央斜坡发生器16和数字计数器20而实现了大量并行通道的使用，可以将所述中央斜坡发生器16和数字计数器20连接至大量比较器10和数字锁存器18。这种方法的优点在于，每一ADC通道所需的电路的量相对较低，主要地只是比较器10和锁存器18。这对于CMOS成像器中的应用而言非常重要，其中每一ADC通道必须安装在像素间距宽度之内。此外，由于每个通道中唯一的模拟部件为比较器，因而确保所有ADC通道的传递函数一致是相对容易的。理论上，只有比较器偏差可能引起非一致性，并且这可以利用动态偏差抵消技术来降低。尤其出于这些原因，所谓的列并行ADC架构才大多采用单斜率ADC。然而，单斜率架构的主要缺点在于，其速度相对较慢，这导致相对较高的功耗。对于每一ADC通道，n位A/D转换要进行2ⁿ次比较器判决。对比较器操作的详细分析表明，采用前置放大器和再生锁存器(regenerative latch)来实现所述比较器是最有效的，其中再生锁存器消耗了大部分功率。在锁存器中，功耗与每单位时间的比较器判决的数量成比例。更一般而言，常规的大规模并行ADC将包含大量的比较器，所述比较器将消耗所述ADC所需功率中的大部分。因而，降低比较器功耗对于降低ADC功耗是非常关键的。换言之，有利的是使比较器判决的数量降至最低，以便使功耗降至最低。

尽管上述逐次逼近ADC能够仅采用n个比较器判决来执行n位A/D转换，从而与已知的单斜率架构相比，能够使其在功率上更加高效，但是对每一ADC通道的DAC的要求使得其在大规模并行系统中的使用并不具有吸引力，因为如上所述，必须使所有的DAC匹配，从而获得一致的系统响应，而且这是困难的。

发明内容

因此，本发明的目的是提供一种ADC，其在功率上比常规的单斜率ADC更加高效，但是其不要求如在常规逐次逼近ADC中所要求的那样为每一ADC通道提供独立的DAC。

根据本发明，提供一种具有输入范围的模数转换器(ADC)，所述ADC包括用于接收模拟输入信号的装置、用于生成覆盖所述输入范围的至少部分非重叠的子范围的多个斜坡信号的斜坡生成装置、用于选择所述斜坡信号中的子范围包括所述模拟输入信号的值的斜坡信号的选择装置、用于将所述模拟输入信号与所述选择的斜坡信号进行比较的比较器、以及在所述比较器的控制下工作从而输出所述模拟输入信号的数字表示的装置。

因而，与常规单斜率ADC相比，根据本发明的ADC能够使所述模拟输入信号更快地收敛在斜坡发生器输出上，因为对于每一比较过程而言，所述斜坡信号未必一定从零开始。因此，能够在不需要为每一ADC通道提供DAC的情况下实现在功率上更加高效的ADC。

根据本发明，还提供一种对模拟输入信号执行模数转换的方法，所述方法包括接收模拟输入信号，生成覆盖所述输入范围的至少部分非重叠的子范围的多个斜坡信号，选择所述斜坡信号中的子范围包括所述模拟输入信号的值的斜坡信号，比较所述模拟输入信号和所述选择的斜坡信号，以及输出所述模拟输入信号的数字表示。

优选地，所述ADC包括单斜率ADC，其中所述斜坡信号的所述子范围中的每一个基本上不重叠。优选提供独立的斜坡发生器，以生成每一个斜坡信号。每一个斜坡发生器可以包括数模转换器，所述数模转换器被配置为使其输出电压逐步斜升。在这种情况下，使所述DAC有利地匹配，从而获得基本上一致的系统响应。在可选实施例中，可以使用单个“粗略”电阻梯(resistor ladder)，将生成相应的斜坡信号的多个精细电阻梯连接至所述“粗略”电阻梯。采用这种共享电阻梯的优点在于，自动确保了DAC的匹配。

在优选实施例中，在所述斜坡生成装置的输出和用于接收所述选择的斜坡信号的比较器输入之间提供切换装置，所述切换装置被配置为从所述斜坡生成装置的所述输出当中有选择地将所述选择的斜坡信号连接至所述比较器输入。所述用于输出所述模拟输入信号的数字表示的装置有利地包括数字锁存器和计数器装置，并且所述切换开关优选处于所述数字锁存器和计数器装置的输出的控制之下。

在优选实施例中，通过比较每一个斜坡信号的最大斜坡电压和所述模拟输入信号来确定包括所述模拟输入信号的值的斜坡信号。

本发明扩展至一种CMOS图像传感器，其包括按照具有行和列的矩阵的形式设置的多个像素以及至少一个用于读出由所述像素生成的电信号的读出电路，所述读出电路包括至少一个具有输入范围的模数转换器(ADC)，所述ADC包括用于接收来自像素的电信号的装置、用于生成覆盖所述输入范围的至少部分非重叠的子范围的多个斜坡信号的斜坡生成装置、选择所述斜坡信号中的子范围包括所述电信号的值的斜坡信号的选择装置、用于比较所述电信号和所述选择的斜坡信号的比较器、以及在所述比较器的控制下工作从而输出所述电信号的数字表示的装置。

在优选实施例中，所述CMOS图像传感器包括多个读出电路，每一个读出电路包括如上限定的ADC。在本发明的一个示例性实施例中，所述矩阵的每一列可以共享读出电路，其中每一个读出电路包括如上限定的ADC。

参考本文所描述的实施例，本发明的这些和其他方面将变得明了且得到阐述。

附图说明

现在将仅通过举例的方式并参考附图对本发明的实施例进行说明，其中：

图1是示出根据现有技术的逐次逼近ADC的主要部件的示意性方框图；

图2是示出根据现有技术的单斜率大规模并行ADC架构的主要部件的示意性方框图；

图3是示意性地示出根据本发明的示例性实施例的多斜坡单斜率ADC架构的原理的时序图；以及

图4是示出根据本发明的示例性实施例的多斜坡单斜率ADC架构的主要部件的示意性方框图。

具体实施方式

因而，如上所述，与常规单斜率ADC相关的主要问题之一是执行模拟输入信号与斜坡电压的比较要用去相对较长的时间。因此，为了根据本发明的示例性实施例加速该比较过程，将用若干(例如4个)较小的斜坡信号来取代单个斜坡信号，所述若干个较小的斜坡信号包括整个输入范围的非重叠子范围。在附图中的图3中示出了这一原理。如果能够相对较快地确定输入信号属于哪一个斜坡信号，即，模拟输入电压落在由所述若干斜坡信号限定的多个电压范围中的哪一个电压范围内，那么可以通过同时运行所述若干斜坡信号，将正确的斜坡信号连接至每一比较器并对几个模拟输入信号同时执行比较过程，而使比较输入信号与斜坡信号所用去的时间降低n倍(其中，n是斜坡信号的数量)。

这种方法非常适于在上述大规模并行ADC架构中使用，如附图中的图4所示。如图所示，根据本发明的示例性实施例的列读出电路40包括比较器41，所述比较器41具有用于接收模拟输入信号V_in的第一输入端和用于接收选定的斜坡信号V_{ramp1，2，3，4}的第二输入端。将所述比较器的输出连接至数字锁存器和计数器模块42，如在常规大规模并行单斜率ADC架构中那样。

提供由四个匹配的DAC构成的组44，以生成四个相应的斜坡信号。通过与上文参考数字斜坡ADC描述的的方式相类似的方式生成斜坡信号，即，从斜坡信号的相应子范围的最低电压开始，利用每一时钟脉冲，使相应的DAC输出稍高的电压，直到其达到相应子范围的最高电压为止。因而，居中(centrally)生成斜坡信号，并将其分配给所有的ADC通道46。

在A/D转换过程的第一阶段中，每一通道必须确定模拟输入信号的电压落在其中的电压范围(即，整个输入范围的子范围)。这可以通过将每一限定的子范围的最大斜坡电压放在斜坡输出46中的每一上，并将这些电压与每一通道(即，在该示例性实施例中，用于成像矩阵中的每一列的一个通道)内的输入信号进行比较来实现。基于该过程的结果，将每一ADC通道的比较器通过切换开关48连接至相应的斜坡输出。在可选实施例中，可能更优选的是通过斜坡输出之一输出每一子斜坡的最大斜坡电压，从而引起另一“粗略的”单斜率A/D转换。在将这一“粗略的”A/D转换的结果存储在数字存储器中之后，切换开关48将比较器连接至相应的子斜坡，从而避免引入任何可能误触发比较器的切换瞬变。

在A/D转换过程的第二阶段中，利用并行运行的所有斜坡电压执行单斜率A/D转换。按照与(如上所述的)常规单斜率ADC架构中相同的方式执行A/D转换，但是采用了较小的子范围的斜坡信号而不是限定了整个输入范围的斜坡信号。

所提出的方法能够降低列级别上的比较器的功耗，尤其在高分辨率成像器中，因为有大量的列而使得这格外具有吸引力。

应当注意，上述实施例对本发明进行了举例说明，而不是限制本发明，并且本领域技术人员能够在不背离由所附权利要求书所限定的本发明的范围的情况下设计出很多可选的实施例。在权利要求书中，不应将任何放置在括号内的附图标记视为是对权利要求的限制。词“包括”等不排除还存在任何权利要求或整个说明书所列之外的元件或步骤。对元件的单数引用不排除对这种元件的复数引用，反之亦然。可以利用包括若干不同元件的硬件，以及利用适当编程的计算机来实现本发明。在列举若干装置的设备权利要求中，这些装置中的几个可以通过同一件硬件来实施。在相互不同的从属权利要求中记载特定措施的事实并不表示不能有利地采用这些措施的组合。

Claims

1.一种具有输入范围的模数转换器(40)(ADC)，所述ADC包括用于接收模拟输入信号(V_in)的装置、用于生成覆盖所述输入范围的至少部分非重叠的子范围的多个斜坡信号(V_ramp)的斜坡生成装置(44)、用于选择所述多个斜坡信号中的子范围包括所述模拟输入信号的值的一个斜坡信号的选择装置(48)、用于将所述模拟输入信号(V_in)与所述选择的斜坡信号(V_ramp)进行比较的比较器(41)、以及在所述比较器(41)的控制下工作从而输出所述模拟输入信号的数字表示的装置(42)。

2.根据权利要求1所述的ADC，其包括单斜率ADC，其中所述斜坡信号的所述子范围中的每一个基本上不重叠。

3.根据权利要求1所述的ADC，其中提供独立的斜坡发生器，以生成每一个斜坡信号。

4.根据权利要求3所述的ADC，其中每一个斜坡发生器包括数模转换器，所述数模转换器(DAC)被配置为使其输出电压逐步斜升。

5.根据权利要求4所述的ADC，其中使所述DAC相互匹配。

6.根据权利要求1所述的ADC，其中在所述斜坡生成装置(44)的输出和用于接收所述选择的斜坡信号的比较器输入之间提供切换装置，所述切换装置被配置为从所述斜坡生成装置(44)的所述输出当中有选择地将所述选择的斜坡信号连接至所述比较器输入。

7.根据权利要求6所述的ADC，其中所述用于输出所述模拟输入信号的数字表示的装置(42)包括数字锁存器和计数器装置，并且所述切换装置处于所述数字锁存器和计数器装置的输出的控制之下。

8.根据权利要求1所述的ADC，其中通过比较每一个斜坡信号的最大斜坡电压和所述模拟输入信号来确定包括所述模拟输入信号的值的斜坡信号。

9.一种对模拟输入信号执行模数转换的方法，所述方法包括接收输入到模数转换器中的模拟输入信号，生成覆盖所述模数转换器的输入范围的至少部分非重叠的子范围的多个斜坡信号，选择所述多个斜坡信号中的子范围包括所述模拟输入信号的值的一个斜坡信号，比较所述模拟输入信号和所述选择的斜坡信号，以及输出所述模拟输入信号的数字表示。

10.一种CMOS图像传感器，包括按照具有行和列的矩阵的形式设置的多个像素以及至少一个用于读出由所述像素生成的电信号的读出电路(40)，所述读出电路(40)包括至少一个具有输入范围的模数转换器(ADC)，所述ADC包括用于接收来自像素的电信号的装置、用于生成覆盖所述输入范围的至少部分非重叠的子范围的多个斜坡信号的斜坡生成装置(44)、用于选择所述多个斜坡信号中的子范围包括所述电信号的值的一个斜坡信号的选择装置(48)、用于比较所述电信号和所述选择的斜坡信号的比较器(41)、以及在所述比较器(41)的控制下工作从而输出所述电信号的数字表示的装置(42)。

11.根据权利要求10所述的CMOS图像传感器，包括多个所述读出电路(40)。

12.根据权利要求10所述的CMOS图像传感器，其中所述矩阵中的每一列共享所述读出电路(40)。