CN101867374A - 模拟数字转换器、固体摄像器件及照相机系统 - Google Patents

模拟数字转换器、固体摄像器件及照相机系统 Download PDF

Info

Publication number
CN101867374A
CN101867374A CN201010143057A CN201010143057A CN101867374A CN 101867374 A CN101867374 A CN 101867374A CN 201010143057 A CN201010143057 A CN 201010143057A CN 201010143057 A CN201010143057 A CN 201010143057A CN 101867374 A CN101867374 A CN 101867374A
Authority
CN
China
Prior art keywords
comparator
reference voltage
latch
analog
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010143057A
Other languages
English (en)
Other versions
CN101867374B (zh
Inventor
西孝文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101867374A publication Critical patent/CN101867374A/zh
Application granted granted Critical
Publication of CN101867374B publication Critical patent/CN101867374B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了模拟数字(A/D)转换器、固体摄像器件及照相机系统。该A/D转换器包括：多个比较器，它们被提供有作为互不相同的斜波的参考电压，所述多个比较器用于将所述提供过来的参考电压与模拟输入信号相比较；以及多个锁存器，它们被排列成对应于所述多个比较器，所述多个锁存器用于对所述对应的比较器的比较时间进行计数，在所述对应的比较器的输出反转时停止计数并存储该计数值，其中所述多个参考电压在同一时间点上偏移任意电压。根据本发明，不需要提高时钟频率或增加读取时间就能够以高的位精度实现A/D转换。

Description

模拟数字转换器、固体摄像器件及照相机系统
相关申请的交叉参考
本申请包含与2009年4月17日向日本专利局提交的日本优先权专利申请JP 2009-100604所揭露的内容相关的主题，因此将该日本优先权专利申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及一种A/D(模拟/数字)转换器，其可应用于以CMOS(互补金属氧化物半导体)图像传感器为代表的固体摄像器件中，本发明还涉及固体摄像器件及照相机系统。
背景技术
对于CMOS图像传感器，可使用与普通CMOS型集成电路相同的制造工艺来进行制造，且可由单个电源来执行驱动，此外，采用了CMOS工艺的模拟电路和逻辑电路可混合于同一芯片上。
因此，CMOS图像传感器具有多个显著的优势，例如能够减少周边集成电路(IC)的数量。
电荷耦合器件(CCD)输出电路的主流是1通道(1-ch)输出，其使用了具有浮动扩散部(FD：floating diffusion)层的FD放大器。
另一方面，CMOS图像传感器在各个像素处具有FD放大器，输出的主流是列并行(column-parallel)输出型，在该列并行输出型中，选定像素阵列中的给定一行像素并且在列方向上同时读取这些像素。
这是因为：难以利用设置在各像素中的FD放大器来获得足够的驱动能力，因而有必要降低数据率(data rate)，因此，并行处理是有利的。
对于列并行输出型CMOS图像传感器中的像素信号读出(输出)电路，人们已经提出了很多种。
这些电路中最先进的形式之一是在每一列中均具有模拟数字转换器(analog-digital converter；以下缩写为ADC)的类型，在该类型中，像素信号作为数字信号而被取出。
安装有列并行型ADC的CMOS图像传感器被揭露于例如日本专利申请特开JP-A-2005-278135(专利文献1)中以及W.Yang等人所著的“An Integrated 800×600 CMOS Image System”，ISSCC Digest of TechnicalPapers，pp.304-305，Feb.，1999(“一种集成的800×600CMOS成像系统”，ISSCC技术论文文摘，第304-305页，1999年2月)(非专利文献1)中。
图1是显示出安装有列并行ADC的固体摄像器件(CMOS图像传感器)的配置实例的框图。
如图1所示，固体摄像器件1包括像素部2、垂直扫描电路3、水平传输扫描电路4以及含有ADC组的列处理电路组5。
固体摄像器件1还包括数字模拟转换器(digital-analog converter；以下缩写为DAC)6以及放大器电路(S/A)7。
像素部2是由单位像素21按矩阵状态进行排列而构成的，每一个单位像素21均具有光电二极管(光电转换元件)和像素内放大器。
在列处理电路组5中，排列有多列的列处理电路51，这些列处理电路51分别形成每一列中的ADC。
每一个列处理电路(ADC)51均包括有比较器51-1，该比较器51-1用于将参考电压Vslop与通过垂直信号线从每一行线的像素获得的模拟信号相比较，该参考电压Vslop是通过把由DAC 6生成的参考电压变为台阶形状而获得的斜坡波形(RAMP)。
每一个列处理电路51还包括有锁存器(存储器)51-2，该锁存器(存储器)51-2用于对比较器51-1的比较时间进行计数并存储该计数结果。
列处理电路51具有n位(n-bit)数字信号转换功能，并对应于构成列并行ADC块的各个垂直信号线(列线)8-1至8-n而排列着。
各个存储器51-2的输出被连接至具有例如k位(k-bit)宽度的水平传输线9。并且，与水平传输线9对应地设置有k个放大器电路7。
图2显示了图1的电路的时序图。
在每一个列处理电路(ADC)51中，在比较器51-1中把被读取到垂直信号线8的模拟信号(电位Vsl)与变为台阶形状的参考电压Vslop相比较。
此时，在锁存器51-2中执行计数，直到模拟信号电位Vsl的电平与参考电压Vslop的电平相交并且比较器51-1的输出反转时为止，然后，将垂直信号线的电位(模拟信号)Vsl转换为数字信号(A/D转换)。
在一次读取中进行两次A/D转换。
在第一次转换中，将单位像素21的复位电平(P阶段)读取至垂直信号线8(8-1至8-n)，并进行A/D转换。
该复位电平P阶段包括了根据各个像素的偏差。
在第二次转换中，将已在各个单位像素21中经过光电转换的信号(D阶段)读取至垂直信号线8(8-1至8-n)，并进行A/D转换。
该D阶段也包括了根据各个像素的偏差，因此，执行D阶段电平-P阶段电平的运算，从而实现相关双采样(CDS：correlated doublesampling)。
已转换为数字信号的信号被记录在锁存器(存储器)51-2中，随后被水平传输扫描电路4通过水平传输线9依次读取到放大器电路7，并最终被输出。
因此，执行了列并行输出处理。
然而，在具有上述配置的固体摄像器件中，作为用于得知P阶段电位和D阶段电位的参考的斜波(ramp wave)是一个。P阶段读取时间和D阶段读取时间是由参考电压Vslop的梯度予以确定的，而参考电压Vslop就是作为DAC 6的输出的斜波。
因此，如果使得斜波的梯度很陡，就可缩短读取时间。
为此，有必要提高DAC 6的运行速度。
然而，在保持精度的同时想要提高作为模拟电路的DAC 6的运行速度并不容易，因此难以使读取高速化。
当由DAC 6输出的斜波的每一台阶中的变化量(即步幅(step width))增大时，斜波的梯度就变陡，因此不需要提高DAC 6的运行速度就可缩短读取时间。
然而，仅通过增大步幅也会使数字转换后的1LSB增大，这会降低A/D转换的精确度。
发明内容
因此，本发明的目的是提供能够缩短读取时间并能以高的位精度实现A/D转换的A/D转换器、固体摄像器件及照相机系统。
根据本发明的实施例，提供一种A/D转换器，其包括：多个比较器，它们被提供有作为互不相同的斜波的参考电压，所述多个比较器用于将提供过来的参考电压与模拟输入信号相比较；以及多个锁存器，它们被排列成对应于所述多个比较器，所述多个锁存器用于对所述对应的比较器的比较时间进行计数，在所述对应的比较器的输出反转时停止计数并存储该计数值，其中所述多个参考电压在同一时间点上偏移任意电压。
根据本发明的另一实施例，提供一种固体摄像器件，其包括：像素部，在所述像素部中，用于执行光电转换的多个像素被排列成矩阵状态；以及像素信号读取电路，它用于执行从所述像素部中以多个像素为单位读取像素信号。其中，所述像素信号读取电路包括：与像素的列排列相对应的多个比较器，它们被提供有作为不同斜波的多个参考电压，所述多个比较器用于将提供过来的参考电压与从对应列中的像素读出的模拟信号电位相比较；以及与像素的列排列相对应的多个锁存器，它们被排列成对应于所述多个比较器，所述多个锁存器用于对所述对应的比较器的比较时间进行计数，以在所述对应的比较器的输出反转时停止计数并存储该计数值。并且，所述多个参考电压在同一时间点上偏移任意电压。
根据本发明的又一实施例，提供一种照相机系统，其包括：固体摄像器件；以及光学系统，它用于在固体摄像器件上对物体影像进行成像。其中，所述固体摄像器件具有：像素部，在所述像素部中，用于执行光电转换的多个像素被排列成矩阵状态；以及像素信号读取电路，它用于执行从所述像素部中以多个像素为单位读取像素信号。所述像素信号读取电路包括：与像素的列排列相对应的多个比较器，它们被提供有作为不同斜波的多个参考电压，所述多个比较器用于将提供过来的参考电压与从对应列中的像素读出的模拟信号电位相比较；以及与像素的列排列相对应的多个锁存器，它们被排列成对应于所述多个比较器，所述多个锁存器用于对所述对应的比较器的比较时间进行计数，在所述对应的比较器的输出反转时停止计数并存储该计数值。并且，所述多个参考电压在同一时间点上偏移任意电压。
根据本发明的各实施例，把在同一时刻上偏移任意电压且作为互不相同的斜波的参考电压与多个比较器中的模拟输入信号相比较。
所述多个锁存器分别对多个比较器的比较时间进行计数，在对应的比较器的输出反转时停止计数并存储该计数值。
根据本发明的各实施例，不需提高时钟频率或增加读取时间就能够以高的位精度实现A/D转换。
附图说明
图1是显示出安装有列并行ADC的固体摄像器件(CMOS图像传感器)的配置实例的框图；
图2是图1的电路的时序图；
图3是显示出根据本发明实施例安装有列并行ADC的固体摄像器件(CMOS图像传感器)的配置实例的框图；
图4是具体显示出图3所示的安装有列并行ADC的固体摄像器件(CMOS图像传感器)中的ADC组的框图；
图5是显示出根据本实施例包括有四个晶体管的CMOS图像传感器中的像素实例的图；
图6是显示出根据本实施例的第一参考电压和第二参考电压的第一形成实例的图；
图7是用于解释根据本实施例的逻辑电路的功能的图表；
图8A至图8C是显示出图7的第一情形(1)、第二情形(2)以及第三情形(3)的示意图；
图9是显示出根据本实施例的第一参考电压和第二参考电压的第二形成实例的图；
图10是显示出根据本实施例的第一参考电压和第二参考电压的第三形成实例的图；
图11是显示出第一参考电压的第四形成实例的图；
图12是显示出根据本实施例的第一参考电压和第二参考电压的第五形成实例的图；以及
图13是显示出其中应用了本发明实施例的固体摄像器件的照相机系统的配置实例的图。
具体实施方式
在下文中，将会结合附图对本发明的实施例进行说明。
按照以下顺序进行解释：
1、固体摄像器件的整体配置实例
2、列ADC的配置实例
3、通过DAC来形成多个参考电压的实例
4、照相机系统的配置实例
图3是显示出根据本发明实施例的安装有列并行ADC的固体摄像器件(CMOS图像传感器)的配置实例的框图。
图4是更加具体地显示出图3所示的安装有列并行ADC的固体摄像器件(CMOS图像传感器)中的ADC组的框图。
1、固体摄像器件的整体配置实例
如图3和图4所示，固体摄像器件100包括作为摄像部的像素部110、垂直扫描电路120、水平传输扫描电路130以及时序控制电路140。
固体摄像器件100还包括列处理电路组(列ADC PGA：列ADC可编程增益放大器)150以及DAC偏压电路160，列处理电路组150是作为像素信号读取电路的ADC组，并且DAC偏压电路160包括有DAC(数字模拟转换器)161。
固体摄像器件100包括放大器电路(S/A)170、信号处理电路180以及线路存储器190。
在上述各元件中，像素部110、垂直扫描电路120、水平传输扫描电路130、ADC组150、DAC偏压电路160以及放大器电路(S/A)170由模拟电路构造而成。
时序控制电路140、信号处理电路180以及线路存储器190由数字电路构造而成。
在像素部110中，多个各自具有光电二极管(光电转换元件)和像素内放大器的单位像素110A被排列为二维m×n矩阵。
[单位像素的配置实例]
图5是显示出根据本发明实施例包括四个晶体管的CMOS图像传感器中的像素实例的图。
单位像素110A包括作为光电转换元件的例如光电二极管111。
针对一个光电二极管111，单位像素110A包括四个晶体管，即：作为传输元件的传输晶体管112、作为复位元件的复位晶体管113、放大晶体管114和选择晶体管115，上述四个晶体管均作为有源元件。
光电二极管111将入射光进行光电转换从而转换为与光量相对应的电荷(本例中为电子)。
传输晶体管112连接于光电二极管111与作为输出节点的浮动扩散部FD之间。
利用通过传输控制线LTx而被施加到传输晶体管112的栅极(传输栅极)的驱动信号TG，传输晶体管112把在光电二极管111中由光电转换而得到的电子传输至浮动扩散部FD。
复位晶体管113连接于电源线LVDD与浮动扩散部FD之间。
利用通过复位控制线LRST而被施加到复位晶体管113的栅极的复位RST，复位晶体管113将浮动扩散部FD的电位复位成电源线LVDD的电位。
放大晶体管114的栅极连接至浮动扩散部FD。放大晶体管114通过选择晶体管115连接至垂直信号线116，从而与像素外部的恒定电流源形成源极跟随器。
控制信号(地址信号或选择信号)SEL通过选择控制线LSEL而被施加到选择晶体管115的栅极，从而使选择晶体管115接通。
当选择晶体管115接通时，放大晶体管114将浮动扩散部FD的电位放大并把与该电位对应的电压输出至垂直信号线116。通过垂直信号线116从各个像素输出的电压被输出至作为像素信号读取电路的列处理电路组150。
上述操作是在一行的各个像素中并行地同时执行，这是因为，例如传输晶体管112、复位晶体管113以及选择晶体管115各自的栅极在每一行中被连接起来。
针对像素排列中的每一行，复位控制线LRST、传输控制线LTx以及选择控制线LSEL均作为一组而布置于像素部110中。
这些复位控制线LRST、传输控制线LTx以及选择控制线LSEL由作为像素驱动单元的垂直扫描电路120驱动。
在固体摄像器件100中，设置有：作为用于从像素部110依次读取信号的控制电路且生成内部时钟的时序控制电路140；用于控制行地址和行扫描的垂直扫描电路120；以及用于控制列地址和列扫描的水平传输扫描电路130。
时序控制电路140生成当像素部110、垂直扫描电路120、水平传输扫描电路130、列处理电路组150、DAC偏压电路160、信号处理电路180以及线路存储器190中进行信号处理时所必需的时序信号。
在像素部110中，通过使用线路快门(line shutter)来累积和排出光子，在各个像素行中对视频及屏幕图像进行光电转换，从而将模拟信号VSL输出至列处理电路组150中的各个列处理电路151。
2、列ADC的配置实例
根据本实施例的列处理电路组150具有以下功能：在将模拟信号VSL转换为数字信号的过程中使用在同一时间点上偏移任意电压的多个参考电压，并计算出该模拟值与多个斜波之间的多个比较结果。
在列处理电路组(列ADC)中，不是准备一个参考电压，而是准备有作为步幅增大的斜波的多个参考电压，通过分别对这多个电压进行偏移后来使用这多个电压，就能实现高速读取而不会降低A/D转换的精确度。
另一方面，在列处理电路组(列ADC)中，准备有作为斜波的多个参考电压，但这些斜波的步幅并不增大，通过分别使这多个电压进行偏移后而使用这多个电压，就能在相同的读取时间内实现高精度读取。
在列处理电路组(列ADC)中，由于只需通过停止供给一部分作为斜波的参考电压即可增大1LSB，因而能够以低的精度和低的功耗来读出人类很难观察的高照度侧。
在本实施例中，作为通过使作为多个斜坡波形的参考电压偏移然后使用这些参考电压来实现高速读取的实例之一，将会说明一种使用如图4所示的作为两个斜波的参考电压Vslop1和Vslop2的方法。
在列处理电路组(ADC组)150中，设置有多列的作为ADC块的列处理电路(ADC)151。
也就是说，列处理电路组150具有k位数字信号转换功能，其中的列并行ADC块是通过被排列在各个垂直信号线(列线)116-1至116-n中而构成的。
每一个列处理电路151均包括第一比较器152-1和第二比较器152-2，这两个比较器用于将通过垂直信号线116从像素获得的一个模拟信号(电位VSL)与第一参考电压Vslop1及第二参考电压Vslop2这两个参考电压相比较。
如图6所示，通过使两个斜波(斜波RAMP1和斜波RAMP2)偏移其原始步幅而形成第一参考电压Vslop1和第二参考电压Vslop2，其中一个斜波的步幅是另一个斜波的步幅的两倍。
每一个列处理电路151均具有第一锁存器(存储器)153-1，该第一锁存器153-1包括用于对第一比较器152-1的比较时间进行计数的计数器并存储该计数器的计数结果。
每一个列处理电路151均具有第二锁存器(存储器)153-2，该第二锁存器153-2包括用于对第二比较器152-2的比较时间进行计数的计数器并存储该计数器的计数结果。
每一个列处理电路151还包括逻辑电路154，该逻辑电路154用于根据存储在第一锁存器153-1中的数字值及存储在第二锁存器153-2中的数字值来辨别和检测在A/D转换之后的给定状态，从而计算出数字确定值。
逻辑电路154辨别和检测在A/D转换之后的如下状态(给定状态)，可在不改变1LSB的情况下在半个时间周期内执行。也就是说，逻辑电路154辨别和检测：
(1)只有由第二比较器152-2得到的与第二参考电压Vslop2(斜波RAMP2)的比较结果被反转的情形。
(2)由第一比较器152-1得到的与第一参考电压Vslop1(斜波RAMP1)的比较结果以及由第二比较器152-2得到的与第二参考电压Vslop2(斜波RAMP2)的比较结果均被反转的情形。
图7是用于说明根据本实施例的逻辑电路的功能的图表。
图8A至图8C是显示出图7的第一情形(1)、第二情形(2)以及第三情形(3)的示意图。
在这种情况下，使用一个参考电压的常规技术被显示为对照技术，如同在本实施例中一样使用两个参考电压的情形被显示为本发明的技术。
第一情形(1)、第二情形(2)以及第三情形(3)是时间“t”逐一递进的三种情形，即台阶连续变化的情形。
通过使用以下的函数，逻辑电路154可输出与对照技术相同的存储器值。
[1]对第一锁存器(存储器)153-1的确定值VD1及第二锁存器(存储器)153-2的确定值VD2进行求和。
[2]从该求和结果中减去“1”。
输出VO由下列公式表示：
VO＝VD1+VD2-1     公式(1)
在第一情形中，第一存储器153-1的确定值VD1为“2”，第二存储器153-2的确定值VD2为“2”。
因此，根据上述公式(1)，VO＝2+2-1＝3。
值为“3”，其与对照技术的值相同。
在第二情形中，第一存储器153-1的确定值VD1为“3”，第二存储器153-2的确定值VD2为“2”。
因此，根据上述公式(1)，VO＝3+2-1＝4。
值为“4”，其与对照技术的值相同。
在第三情形中，第一存储器153-1的确定值VD1为“3”，第二存储器153-2的确定值VD2为“3”。
因此，根据上述公式(1)，VO＝3+3-1＝5。
值为“5”，其与对照技术的值相同。
在列处理电路151中，当模拟信号电位VSL的电平与第一参考电压Vslop1的电平相交时，第一比较器152-1使输出信号SCMP1反转。
当模拟信号电位VSL的电平与第二参考电压Vslop2的电平相交时，第二比较器152-2使输出信号SCMP2反转。
第一锁存器(存储器)153-1与例如时钟CLK同步地执行计数操作。当第一比较器152-1的输出SCMP1的电平反转时，锁存器停止计数操作，并存储此时的值。
第二锁存器(存储器)153-2与例如时钟CLK同步地执行计数操作。当第二比较器152-2的输出SCMP2的电平反转时，该锁存器停止计数操作，并存储此时的值。
然后，在逻辑电路154中执行通过使用第一锁存器(存储器)153-1的确定值及第二锁存器(存储器)153-2的确定值而进行的计算处理，以便进行输出。
各个逻辑电路154的输出被连接至例如具有k位宽度的水平传输线LTRF。
于是，布置有与水平传输线LTRF相对应的k个放大器电路170以及上述信号处理电路180。
如上所述，本实施例中的列ADC具有以下功能：在将模拟信号VSL转换为数字信号的过程中使用在同一时间点上偏移任意电压的多个参考电压，并计算出该模拟值与多个斜波之间的多个比较结果。
因此，与常规配置相比，在本实施例中的列ADC中能够以更高速度执行A/D转换。
由于A/D转换的执行时间缩短，因而可以预期的是能够降低功耗。
另外，可实现以高的位精度执行A/D转换而无需增加读取时间。
在完成上述A/D转换周期后，通过水平传输扫描电路130，在逻辑电路154中利用计算而得到的数据被传送至水平传输线LTRF，然后通过放大器电路170被输入至信号处理电路180，从而通过给定的信号处理而产生二维图像。
在水平传输扫描电路130中，执行多个通道的同时并行传输以确保传输速度。
时序控制电路140生成当在例如像素部110以及列处理电路组150等各个块中进行信号处理时所需的时序。
在后一级处的信号处理电路180执行以下操作：通过存储在线路存储器190中的信号对垂直线缺陷或点缺陷进行修正；执行信号的钳位(clamp)处理；以及执行例如并行/串行转换、压缩、编码、加法、平均或间歇运行等数字信号处理。
在线路存储器190中，存储着将要被传输至各个像素行的数字信号。
在根据本实施例的固体摄像器件100中，信号处理电路180的数字输出被传送出去作为ISP及基带LSI的输入。
作为用于读取CMOS图像传感器的像素信号的方法，存在一种如下方法：该方法中，通过设置在光电转换元件(例如光电二极管)附近的MOS开关，在后一级处的电容器中对作为在该光电二极管中生成的光信号的信号电荷进行暂时采样，并读取该信号电荷。
在采样电路中，具有逆相关性的噪声通常被添加至采样电容值上。
在像素中，在采样过程中不会产生噪声，这是因为当信号电荷被传输到采样电容器时，通过利用电位梯度而使信号电荷被完全转移。然而，当电容器在前一步骤中的电压电平被复位至某一基准值时，噪声会被加入。
作为除去噪声的方法，采用了相关双采样(CDS)。
在该方法中，在采样之前的状态(复位电平)中对信号电荷进行读取并存储一次，然后，对采样之后的信号电平进行读取并在这些电平之间执行减法运算，从而除去噪声。
3、通过DAC来形成多个参考电压的实例
由DAC 161生成多个参考电压(斜波)。
图6是显示出第一参考电压Vslop1和第二参考电压Vslop2的第一形成实例的图。
在图6的实例中，通过使两个斜波(斜波RAMP1和斜波RAMP2)偏移其原始步幅来形成第一参考电压Vslop1和第二参考电压Vslop2，其中一个斜波的步幅是另一个斜波的步幅的两倍。
图6的实例只是一个例子，也可形成例如如图9至图12所示的第一参考电压Vslop1和第二参考电压Vslop2。
图9是显示出第一参考电压Vslop1和第二参考电压Vslop2的第二形成实例的图。
在图9的实例中，通过使第一参考电压Vslop1及第二参考电压Vslop2这两个参考电压(两个斜波)偏移其原始步幅的一半后来使用这两个具有相同步幅的参考电压Vslop1、Vslop2，从而在与图2所示的情形中相同的时间周期内以双倍精度读取信号。
图10是显示出第一参考电压Vslop1和第二参考电压Vslop2的第三形成实例的图。
在图10的实例中，在D阶段的读取过程的后一半中停止供应其中一个参考电压(斜波)，因而虽然精度较低但是能够以低功耗读出人类很难观察的高照度侧。
图11是显示出第一参考电压Vslop1的第四形成实例的图(参考日本专利申请特开JP-A-2006-50231)。
在图11的实例中，通过使用步幅可变的单一斜波，高照度侧可为低精度。
图12是显示出第一参考电压Vslop1和第二参考电压Vslop2的第五形成实例的图。
在图11的实例中，通过使用步幅可变的单一斜波，高照度侧可能为低精度，然而，如果与图12所示的具有任意偏移量的参考电压(斜波)相结合，就能通过应用本发明而提高精度。
如上所述，虽需要准备多个DAC斜率，但DAC的上述电路配置可容易地实现。
接下来，将会对上述配置的操作进行说明。
在DAC 161中，在P阶段中生成第一参考电压Vslop1和第二参考电压Vslop2。
在每个列处理电路(ADC)151中，在设置于每一列中的第一比较器152-1和第二比较器152-2中，对被读取到垂直信号线116的模拟信号电位VSL与第一参考电压Vslop1及第二参考电压Vslop2相比较。
在第一锁存器(存储器)153-1和第二锁存器(存储器)153-2中执行计数，直到模拟信号电位VSL的电平与第一参考电压Vslop1或第二参考电压Vslop2的电平相交并且第一比较器152-1和第二比较器152-2的输出反转时为止。
在第一锁存器(存储器)153-1中，例如与时钟CLK同步地执行计数操作。当第一比较器152-1的输出SCMP1的电平反转时就停止该计数操作，并存储此时的值。
在第二锁存器(存储器)153-2中，例如与时钟CLK同步地执行计数操作。当第二比较器152-2的输出SCMP2的电平反转时就停止该计数操作，并存储此时的值。
然后，在逻辑电路154中执行通过使用第一锁存器(存储器)153-1的确定值及第二锁存器(存储器)153-2的确定值而进行的计算处理，以便进行输出。
复位电平P阶段包括了根据各个像素的偏差。
在第二次中，把在各个单位像素110A中经过光电转换而得到的信号读取到垂直信号线116(116-1至116-n)(D阶段)，并执行A/D转换。
在DAC 161中，也在D阶段中生成作为斜波的第一参考电压Vslop1和第二参考电压Vslop2。
在每个列处理电路(ADC)151中，在设置于每一列中的第一比较器152-1和第二比较器152-2中，对被读取到垂直信号线116的模拟信号电位VSL与第一参考电压Vslop1及第二参考电压Vslop2相比较。
在第一锁存器(存储器)153-1和第二锁存器(存储器)153-2中执行计数，直到模拟信号电位VSL的电平与第一参考电压Vslop1或第二参考电压Vslop2的电平相交并且第一较器152-1和第二比较器152-2的输出反转时为止。
在第一锁存器(存储器)153-1中，例如与时钟CLK同步地执行计数操作。当第一比较器152-1的输出SCMP1的电平反转时就停止该计数操作，并存储此时的值。
在第二锁存器(存储器)153-2中，例如与时钟CLK同步地执行计数操作。当第二比较器152-2的输出SCMP2的电平反转时就停止该计数操作，并存储此时的值。
然后，在逻辑电路154中执行通过使用第一锁存器(存储器)153-1的确定值及第二锁存器(存储器)153-2的确定值而进行的计算处理，以便进行输出。
根据P阶段和D阶段中的转换结果执行D阶段电平-p阶段电平的运算，从而实现相关双采样(CDS)。
已转换为数字信号的信号被水平(列)传输扫描电路130通过水平传输线LTRF依次读取到放大器电路170，并最终被输出。
因此，执行了列并行输出处理。
如上所述，根据本实施例的固体摄像器件包括：像素部110，在该像素部中，用于执行光电转换的多个像素被排列成矩阵状态；像素信号读取电路(列处理电路组、ADC组)150，它用于执行从像素部110逐行地读取数据。
固体摄像器件100具有以下功能：在将模拟信号VSL转换为数字信号的过程中使用在同一时间点上偏移任意电压的多个参考电压(斜波)，并计算出该模拟值与多个斜波之间的多个比较结果。
具体而言，每个列处理电路151均包括第一比较器152-1和第二比较器152-2，这两个比较器分别用于将通过垂直信号线116从像素获得的一个模拟信号与第一参考电压Vslop1及第二参考电压Vslop2这两个参考电压相比较。
每个列处理电路151均包括第一锁存器(存储器)153-1，该第一锁存器(存储器)153-1包括用于对第一比较器152-1的比较时间进行计数的计数器并存储该计数器的计数结果。
每个列处理电路151均包括第二锁存器(存储器)153-2，该第二锁存器(存储器)153-2包括用于对第二比较器152-2的比较时间进行计数的计数器并存储该计数器的计数结果。
每个列处理电路151还包括逻辑电路154，该逻辑电路154用于根据存储在第一锁存器153-1中的数字值及存储在第二锁存器153-2中的数字值来辨别和检测在A/D转换之后的给定状态，从而计算出数字确定值。
因此，根据本实施例可获得以下优势。
根据本实施例，与常规配置相比，能够以更高的速度执行A/D转换。
也就是说，A/D转换所需的执行时间缩短，因此，可预期的是能够降低功耗。
另外，可实现以高的位精度进行A/D转换而无需增加读取时间。
根据本实施例，通过使步幅增大的多个斜波偏移来使用该多个斜波，从而实现高速读取。
此外，通过使步幅不变的多个斜波偏移来使用该多个斜波，从而实现高精度读取。
此外，通过停止一部分斜波，可实现低精度及低功耗的读取。
当两个斜波的台阶数相同但二者的幅值不同时，具有较小幅值的那个斜波在每一个台阶的电压中的变化较小，并且必须有比较器来检测微小的电压差，因此需要通过改变设计等来提高精度(灵敏度)。
与此相反，在本实施例中是两个斜波的参考电压被形成为具有相同的台阶数及相同的幅值，因此，不需要提高比较器的用于检测一个台阶的电压的精度。
由于使用了具有相同幅值的斜波，因此不可能不出现与来自垂直信号线(列线)的信号电压的相交。
可将具有以上优势的固体摄像器件应用为用于数码照相机和摄影机的摄像器件。
4、照相机系统的配置实例
图13是显示出其中应用了本发明实施例的固体摄像器件的照相机系统的配置实例的图。
如图13所示，照相机系统200包括摄像器件210，本实施例的固体摄像器件100可应用为该摄像器件210。
照相机系统200包括例如透镜220，该透镜220用于在摄像面上对入射光(图像光)进行成像，因而作为用于将入射光引入到摄像器件210(用于对物体影像进行成像)的像素区域中的光学系统。
照相机系统200还包括：驱动电路(DRV)230，它用于驱动摄像器件210；以及信号处理电路(PRC)240，它用于处理摄像器件210的输出信号。
驱动电路230具有时序发生器(图未示出)，该时序发生器用于生成包括启动脉冲和时钟脉冲等的各种时序信号以驱动摄像器件210中的电路，由此通过给定的时序信号来驱动摄像器件210。
信号处理电路240对摄像器件210的输出信号执行给定的信号处理。
在信号处理电路240中经过处理的图像信号被记录在记录媒体(例如存储器)中。记录在记录媒体中的图像信息可通过打印机等进行硬拷贝。在信号处理电路240中经过处理的图像信号作为移动画面被投射到包括液晶显示器等的监视器上。
如上所述，在例如数码照相机等摄像装置中，安装有上述固体摄像器件100作为摄像器件210，从而得到高精度照相机。
所属领域的技术人员应理解，可根据设计要求和其它因素而做出各种修改、组合、子组合以及改动，只要它们处于随附权利要求书的范围或其等效范围内即可。

Claims (12)

1.一种模拟数字转换器，其包括：
多个比较器，它们被提供有作为互不相同的斜波的参考电压，所述多个比较器用于将所述提供过来的参考电压与模拟输入信号相比较；以及
多个锁存器，它们被排列成对应于所述多个比较器，所述多个锁存器用于对所述对应的比较器的比较时间进行计数，在所述对应的比较器的输出反转时停止计数并存储该计数值，
其中，所述多个参考电压在同一时间点上偏移任意电压。
2.如权利要求1所述的模拟数字转换器，其中，所述多个参考电压被形成为台阶数及幅值相同。
3.如权利要求1或2所述的模拟数字转换器，还包括逻辑电路，它用于计算存储在所述多个锁存器中的所述多个比较器的比较结果。
4.如权利要求1或2所述的模拟数字转换器，包括：
第一比较器，它用于将作为斜波的第一参考电压与模拟输入信号相比较；
第二比较器，它用于将作为斜波的第二参考电压与所述模拟输入信号相比较；
第一锁存器，它用于对所述第一比较器的比较时间进行计数并存储该计数结果；以及
第二锁存器，它用于对所述第二比较器的比较时间进行计数并存储该计数结果，
其中，所述第一参考电压及所述第二参考电压在同一时间点上偏移所述任意电压。
5.如权利要求3所述的模拟数字转换器，包括：
第一比较器，它用于将作为斜波的第一参考电压与模拟输入信号相比较；
第二比较器，它用于将作为斜波的第二参考电压与所述模拟输入信号相比较；
第一锁存器，它用于对所述第一比较器的比较时间进行计数并存储该计数结果；以及
第二锁存器，它用于对所述第二比较器的比较时间进行计数并存储该计数结果，
其中，所述逻辑电路根据存储在所述第一锁存器中的数字值及存储在所述第二锁存器中的数字值来辨别和检测在模拟数字转换之后的给定状态，并计算出数字确定值，
并且，所述第一参考电压与所述第二参考电压在同一时间点上偏移所述任意电压。
6.一种固体摄像器件，其包括：
像素部，在所述像素部中，用于执行光电转换的多个像素被排列成矩阵状态；以及
像素信号读取电路，它用于执行从所述像素部中以多个像素为单位读取像素信号，
其中，所述像素信号读取电路包括：
与像素的列排列相对应的多个比较器，它们被提供有作为不同斜波的多个参考电压，所述多个比较器用于将所述提供过来的参考电压与从对应列中的所述像素读出的模拟信号电位相比较；以及
与像素的列排列相对应的多个锁存器，它们被排列成对应于所述多个比较器，所述多个锁存器用于对所述对应的比较器的比较时间进行计数，在所述对应的比较器的输出反转时停止计数并存储该计数值，
并且，所述多个参考电压在同一时间点上偏移任意电压。
7.如权利要求6所述的固体摄像器件，其中，所述多个参考电压被形成为台阶数及幅值相同。
8.如权利要求6或7所述的固体摄像器件，还包括逻辑电路，它用于计算存储在所述多个锁存器中的所述多个比较器的比较结果。
9.如权利要求6或7所述的固体摄像器件，包括：
第一比较器，它用于将作为斜波的第一参考电压与模拟输入信号相比较；
第二比较器，它用于将作为斜波的第二参考电压与所述模拟输入信号相比较；
第一锁存器，它用于对所述第一比较器的比较时间进行计数并存储该计数结果；以及
第二锁存器，它用于对所述第二比较器的比较时间进行计数并存储该计数结果，
其中，所述第一参考电压与所述第二参考电压在同一时间点上偏移所述任意电压。
10.如权利要求8所述的固体摄像器件，包括：
第一比较器，它用于将作为斜波的第一参考电压与模拟输入信号相比较；
第二比较器，它用于将作为斜波的第二参考电压与所述模拟输入信号相比较；
第一锁存器，它用于对所述第一比较器的比较时间进行计数并存储该计数结果；以及
第二锁存器，它用于对所述第二比较器的比较时间进行计数并存储该计数结果，
其中，所述逻辑电路根据存储在所述第一锁存器中的数字值及存储在所述第二锁存器中的数字值来辨别和检测在模拟数字转换之后的给定状态，并计算出数字确定值，
并且，所述第一参考电压与所述第二参考电压在同一时间点上偏移所述任意电压。
11.如权利要求6至10中任一项所述的固体摄像器件，其中，对所述像素进行的所述读取在每一行中被执行两次，并且在第二次读取的后一半中停止供应一部分参考电压。
12.一种照相机系统，其包括：
固体摄像器件；以及
光学系统，它用于在所述固体摄像器件上对物体影像进行成像，其中，所述固体摄像器件包括：
像素部，在所述像素部中，用于执行光电转换的多个像素被排列成矩阵状态；以及
像素信号读取电路，它用于执行从所述像素部中以多个像素为单位读取像素信号，
所述像素信号读取电路包括：
与像素的列排列相对应的多个比较器，它们被提供有作为不同斜波的多个参考电压，所述多个比较器用于将所述提供过来的参考电压与从对应列中的所述像素读出的模拟信号电位相比较；以及
与像素的列排列相对应的多个锁存器，它们被排列成对应于所述多个比较器，所述多个锁存器用于对所述对应的比较器的比较时间进行计数，在所述对应的比较器的输出反转时停止计数并存储该计数值，
并且，所述多个参考电压在同一时间点上偏移任意电压。
CN201010143057.9A 2009-04-17 2010-04-09 模拟数字转换器、固体摄像器件及照相机系统 Expired - Fee Related CN101867374B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009100604A JP5304410B2 (ja) 2009-04-17 2009-04-17 Ａｄ変換装置、固体撮像素子、およびカメラシステム
JP2009-100604 2009-04-17

Publications (2)

Publication Number Publication Date
CN101867374A true CN101867374A (zh) 2010-10-20
CN101867374B CN101867374B (zh) 2014-06-18

Family

ID=42958957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010143057.9A Expired - Fee Related CN101867374B (zh) 2009-04-17 2010-04-09 模拟数字转换器、固体摄像器件及照相机系统

Country Status (3)

Country Link
US (3) US8358349B2 (zh)
JP (1) JP5304410B2 (zh)
CN (1) CN101867374B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103973995A (zh) * 2013-01-25 2014-08-06 佳能株式会社 图像感测设备及其驱动方法
CN104052943A (zh) * 2013-03-14 2014-09-17 台湾积体电路制造股份有限公司 用于降低传感器的瞬态电流的系统和方法
CN104115488A (zh) * 2011-12-08 2014-10-22 索尼公司 成像元件、控制方法和成像设备
CN104243866A (zh) * 2013-06-11 2014-12-24 瑞萨电子株式会社 固态成像装置和半导体器件
CN104333285A (zh) * 2013-11-21 2015-02-04 浙江理工大学 永磁同步电机准无传感器位置伺服控制装置及方法
CN110225273A (zh) * 2013-08-05 2019-09-10 索尼公司 转换装置、成像装置、电子装置和转换方法
CN110418082A (zh) * 2018-04-28 2019-11-05 比亚迪股份有限公司 列级模数转换器和应用于列级模数转换器的模数转换方法
CN116760417A (zh) * 2023-08-21 2023-09-15 北京紫光芯能科技有限公司 比较器、用于比较器的控制方法及装置、存储介质

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5144177B2 (ja) * 2007-08-31 2013-02-13 キヤノン株式会社 情報処理装置
JP5219962B2 (ja) * 2009-08-13 2013-06-26 キヤノン株式会社 固体撮像素子、その駆動方法、及び撮像システム
KR101648066B1 (ko) * 2010-10-22 2016-08-12 삼성전자주식회사 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
KR101195389B1 (ko) * 2010-11-01 2012-10-30 에스케이하이닉스 주식회사 서브 샘플링 기능을 구비한 이미지 센서
JP5862126B2 (ja) 2011-09-06 2016-02-16 ソニー株式会社 撮像素子および方法、並びに、撮像装置
JP2015039086A (ja) * 2011-12-16 2015-02-26 パナソニック株式会社 固体撮像装置、撮像装置
JP2013168880A (ja) * 2012-02-16 2013-08-29 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
JP5865272B2 (ja) * 2012-03-30 2016-02-17 キヤノン株式会社 光電変換装置および撮像システム
JP5980080B2 (ja) * 2012-10-02 2016-08-31 キヤノン株式会社 光電変換装置、撮像システム、光電変換装置の検査方法および撮像システムの製造方法
JP2014135645A (ja) * 2013-01-10 2014-07-24 Canon Inc 固体撮像装置及びその駆動方法
GB201300999D0 (en) * 2013-01-21 2013-03-06 Cmosis Nv Analog-to-digital conversation in pixel arrays
TWI644568B (zh) * 2013-07-23 2018-12-11 新力股份有限公司 攝像元件、攝像方法及攝像程式
JP6362328B2 (ja) 2013-12-26 2018-07-25 キヤノン株式会社 固体撮像装置及びその駆動方法
JP6550590B2 (ja) * 2014-01-22 2019-07-31 パナソニックＩｐマネジメント株式会社 固体撮像装置
TWI672952B (zh) 2014-03-06 2019-09-21 日商新力股份有限公司 影像擷取器件、控制方法及影像擷取裝置
WO2016014860A1 (en) * 2014-07-25 2016-01-28 Rambus Inc. Low-noise, high dynamic-range image sensor
JP6525747B2 (ja) * 2015-06-05 2019-06-05 キヤノン株式会社 撮像装置、撮像システム
US10015429B2 (en) * 2015-12-30 2018-07-03 Omnivision Technologies, Inc. Method and system for reducing noise in an image sensor using a parallel multi-ramps merged comparator analog-to-digital converter
JP6774224B2 (ja) * 2016-05-26 2020-10-21 キヤノン株式会社 固体撮像装置及び撮像システム
US10388368B2 (en) 2017-10-31 2019-08-20 Seagate Technology Llc Adaptive read threshold voltage tracking with charge leakage mitigation using charge leakage settling time
US10276233B1 (en) * 2017-10-31 2019-04-30 Seagate Technology Llc Adaptive read threshold voltage tracking with charge leakage mitigation using threshold voltage offsets
US10574927B1 (en) 2018-11-02 2020-02-25 Shenzhen GOODIX Technology Co., Ltd. Image sensor having analog-to-digital converter selectively enabling storage of count value, and analog-to-digital conversion method
JP7455573B2 (ja) 2019-12-24 2024-03-26 キヤノン株式会社 信号処理装置、光電変換装置、光電変換システム、撮像装置、および、移動体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734778A (zh) * 2004-02-23 2006-02-15 索尼株式会社 固态图像拾取设备及其驱动的方法
WO2008044433A1 (fr) * 2006-10-06 2008-04-17 Sony Corporation Dispositif d'imagerie à semi-conducteur, procédé d'entraînement de dispositif d'imagerie à semi-conducteur et dispositif d'imagerie
CN101305593A (zh) * 2005-10-26 2008-11-12 伊斯曼柯达公司 用于校正掩食或变暗的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0793380A2 (en) * 1996-02-29 1997-09-03 Kabushiki Kaisha Toshiba A noise cancelling circuit for pixel signals and an image pickup device using the noise cancelling circuit
US5877715A (en) * 1997-06-12 1999-03-02 International Business Machines Corporation Correlated double sampling with up/down counter
KR100833177B1 (ko) * 2002-05-14 2008-05-28 삼성전자주식회사 자동적으로 오프 셋을 조정할 수 있는 신호변환회로 및 그방법
JP4107269B2 (ja) 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
US7633539B2 (en) * 2004-06-07 2009-12-15 Canon Kabushiki Kaisha Image pickup device with analog-to-digital converter
JP2006109117A (ja) * 2004-10-06 2006-04-20 Sony Corp Ａｄ変換用参照信号の伝達方法および伝達装置、ａｄ変換方法およびａｄ変換装置、並びに物理情報取得方法および物理情報取得装置
JP4442578B2 (ja) * 2006-03-14 2010-03-31 ソニー株式会社 Ａｄ変換装置、物理量分布検出装置および撮像装置
JP4744343B2 (ja) * 2006-04-10 2011-08-10 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP2008042885A (ja) * 2006-07-11 2008-02-21 Matsushita Electric Ind Co Ltd Ａｄ変換器
US7924207B2 (en) * 2006-08-31 2011-04-12 Koninklijke Philips Electronics N.V. Single slope analog-to-digital converter
JP2008263546A (ja) * 2007-04-13 2008-10-30 Konica Minolta Holdings Inc 固体撮像装置、固体撮像装置の駆動方法、及びこれを用いた撮像システム
JP4929090B2 (ja) * 2007-07-26 2012-05-09 パナソニック株式会社 固体撮像装置およびその駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734778A (zh) * 2004-02-23 2006-02-15 索尼株式会社 固态图像拾取设备及其驱动的方法
CN101305593A (zh) * 2005-10-26 2008-11-12 伊斯曼柯达公司 用于校正掩食或变暗的方法
WO2008044433A1 (fr) * 2006-10-06 2008-04-17 Sony Corporation Dispositif d'imagerie à semi-conducteur, procédé d'entraînement de dispositif d'imagerie à semi-conducteur et dispositif d'imagerie

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104115488A (zh) * 2011-12-08 2014-10-22 索尼公司 成像元件、控制方法和成像设备
CN103973995B (zh) * 2013-01-25 2017-07-25 佳能株式会社 图像感测设备及其驱动方法
CN103973995A (zh) * 2013-01-25 2014-08-06 佳能株式会社 图像感测设备及其驱动方法
CN104052943A (zh) * 2013-03-14 2014-09-17 台湾积体电路制造股份有限公司 用于降低传感器的瞬态电流的系统和方法
CN104052943B (zh) * 2013-03-14 2018-07-10 台湾积体电路制造股份有限公司 用于降低传感器的瞬态电流的系统和方法
CN104243866A (zh) * 2013-06-11 2014-12-24 瑞萨电子株式会社 固态成像装置和半导体器件
CN104243866B (zh) * 2013-06-11 2018-11-16 瑞萨电子株式会社 固态成像装置和半导体器件
CN110225273A (zh) * 2013-08-05 2019-09-10 索尼公司 转换装置、成像装置、电子装置和转换方法
CN110225273B (zh) * 2013-08-05 2020-11-17 索尼公司 转换装置、成像装置、电子装置和转换方法
CN104333285B (zh) * 2013-11-21 2017-04-05 浙江理工大学 永磁同步电机准无传感器位置伺服控制装置及方法
CN104333285A (zh) * 2013-11-21 2015-02-04 浙江理工大学 永磁同步电机准无传感器位置伺服控制装置及方法
CN110418082A (zh) * 2018-04-28 2019-11-05 比亚迪股份有限公司 列级模数转换器和应用于列级模数转换器的模数转换方法
CN110418082B (zh) * 2018-04-28 2021-11-12 比亚迪半导体股份有限公司 列级模数转换器和应用于列级模数转换器的模数转换方法
CN116760417A (zh) * 2023-08-21 2023-09-15 北京紫光芯能科技有限公司 比较器、用于比较器的控制方法及装置、存储介质
CN116760417B (zh) * 2023-08-21 2024-01-02 北京紫光芯能科技有限公司 比较器、用于比较器的控制方法及装置、存储介质

Also Published As

Publication number Publication date
US8358349B2 (en) 2013-01-22
JP2010252140A (ja) 2010-11-04
CN101867374B (zh) 2014-06-18
US20140167998A1 (en) 2014-06-19
US20130093934A1 (en) 2013-04-18
US8704898B2 (en) 2014-04-22
JP5304410B2 (ja) 2013-10-02
US9479189B2 (en) 2016-10-25
US20100265374A1 (en) 2010-10-21

Similar Documents

Publication Publication Date Title
CN101867374B (zh) 模拟数字转换器、固体摄像器件及照相机系统
CN101056364B (zh) 固态图像拾取装置、相机系统及其驱动方法
US7859583B2 (en) Solid-state image capture device, analog/digital conversion method for solid state image capture device, and image capture device
CN101924558B (zh) 二进制转换电路和方法、ad转换器、固态摄像器件及相机系统
CN101540607B (zh) 模拟数字转换器及转换方法、固体摄像装置和照相机系统
CN101867687B (zh) 模数转换器、固态图像传感器件以及相机系统
US8130295B2 (en) Analog-to-digital converter, solid-state image pickup device, and camera system
JP5531797B2 (ja) 固体撮像素子およびカメラシステム
TWI376152B (en) Solid-state image pickup device, driving method thereof, and camera system
EP2568700A1 (en) Imaging apparatus
US20140151532A1 (en) Solid-state imaging device, and electronic system
CN102845055A (zh) 列a/d转换器、列a/d转换方法、固态成像元件和相机系统
WO2013131329A1 (zh) 低功耗数字域累加cmos-tdi图像传感器
TW200926790A (en) Solid-state image pickup device and camera system
US8363139B2 (en) Imaging device having hierarchical buses
US20120249190A1 (en) Semiconductor device and method for driving the same
JP6512786B2 (ja) 撮像装置及びその制御方法、プログラム、記憶媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140618

CF01 Termination of patent right due to non-payment of annual fee