JP6512786B2 - 撮像装置及びその制御方法、プログラム、記憶媒体 - Google Patents

Description

本発明は、撮像装置及びその制御方法に関するものである。

近年のＣＭＯＳ型固体撮像装置においては、列並列ＡＤ変換もしくはカラムＡＤコンバータ（カラムＡＤＣ）などと呼ばれる技術分野の進展が著しい。列並列ＡＤ変換では、一行分のアナログ信号を列方向に同時並列的にＡＤ変換し、ラッチしたデジタル値を一行分の画像信号として列方向に順次読み出す。列並列ＡＤ変換の第１の利点は、各画素にＡＤ変換器を設ける場合に比べて一画素あたりの回路規模を増大させることがないので微細画素化に好適なことである。第２の利点は、アナログ信号を列方向に順次ＡＤ変換していく構造に比べてＡＤ変換期間を比較的長く確保することができるので、複雑な回路を設けずに済むことである。

上記の利点を反映し、現在は、多少のアレンジはあるもののシングルスロープ型等と呼ばれる列並列ＡＤ変換を基本とするＣＭＯＳ型固体撮像装置が比較的広く使用されている。シングルスロープ型では、比較器の１入力にアナログ信号レベルを入力した状態で、もう一方の入力に時刻の一次関数で電圧を発生させるスロープ信号を入力している。比較器は、これら二つの入力信号の大小関係が反転した時点を以てカウントを終了し、カウント開始から終了までの時間をデジタル値としてラッチする。

しかしながらシングルスロープ型の場合、高ビット分解能を実現するためには多くの計測期間が必要となり、例えば１０ビットから１２ビットへと向上させるには、カウンタのクロックが一定である限りＡＤ変換期間として４倍の期間を要する。

これに対して、逐次比較型と呼ばれるＡＤ変換器は入力信号レベルと比較器の基準電圧の半分の電圧を始めとした上位ビットから１／０判定を行うので、高ビット分解能を実現するうえでシングルスロープ型ほどのＡＤ変換期間を要しない。例えば１０ビットから１２ビットへと向上させるには、１２／１０倍の期間で済む。一方下位ビットの１／０判定には小さな容量のキャパシタを介してより低い電圧を投入しなくてはならないため、当該容量のばらつきによる誤判定の生じる恐れがある。特に、下位ビットの誤判定は信号としての誤差はわずかであっても、画像処理のガンマ補正等により強調されるので望ましくない。

そこで特許文献１では、逐次比較型とシングルスロープ型のメリットを併せ持つＡＤ変換器を含む固体撮像装置が提案されている。特許文献１には、デジタル値の中の上位ビットを生成する第１の変換手段と、デジタル値の中の下位ビットを生成する第２の変換手段と、上位ビットと下位ビットとを加算してデジタル値を出力する加算手段とを含む、固体撮像装置が開示されている。上位ビットを決定する決定手段として逐次比較型、下位ビットを決定する決定手段としてシングルスロープ型を用いることも例示されている。

他方、撮像画像を構成する撮像用画素の他に、撮影光学系の瞳分割を可能とした位相差検出型焦点検出用画素、Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ（以下、ＴＯＦと略す）法による距離計測を実現する信号電荷振り分け型の画素、あるいは温度検出用途の遮光画素等、撮像用途以外の機能画素を画素領域内に設ける固体撮像装置も広く提案されてきている。

特開２０１０−２３９６０４号公報

特許文献１に記載の固体撮像装置は、特徴の異なる２つのＡＤ変換器を備えていながら、専ら撮像用画素に適するＡＤ変換器の構成について言及したものであって、上記の機能画素に適する構成や駆動方法については開示されていない。特に、機能画素については撮像用画素と異なりガンマ補正等は適用されない一方、例えば撮像前のオートフォーカスなどにおいて、より高速な読み出し性能が求められていることを考慮する必要がある。

本発明は上述した課題に鑑みてなされたものであり、その目的は、撮像用画素と機能画素のそれぞれの出力信号に適したＡＤ変換を可能とすることである。

本発明に係わる撮像装置は、撮像画像を構成するアナログ信号を出力する撮像用画素と、前記撮像画像を構成する以外に使用されるアナログ信号を出力する機能画素とを有し、複数の画素が行列状に配列された画素領域と、前記画素領域から出力されるアナログ信号をデジタル値に変換する複数のＡＤ変換器と、を備え、前記複数のＡＤ変換器は、前記撮像用画素から出力されるアナログ信号を時刻の一次関数であるスロープ信号と比較することによりＡＤ変換し、前記機能画素から出力されるアナログ信号を複数の異なるデジタル値と逐次比較することによりＡＤ変換することを特徴とする。

本発明によれば、撮像用画素と機能画素のそれぞれの出力信号に適したＡＤ変換を行うことが可能となる。

本発明の実施形態に係る固体撮像装置の構成を示すブロック図。 本発明の第１の実施形態に係る固体撮像装置の構成を示すブロック図。 第１の実施形態に係る固体撮像装置の駆動方法を示すタイミング図。 第１の実施形態に係る固体撮像装置の駆動方法を示すタイミング図。 第１の実施形態に係る固体撮像装置の制御方法を示すフローチャート。 第２の実施形態に係る固体撮像装置における機能画素の等価回路図。 第２の実施形態に係る固体撮像装置の構成を示すブロック図。 第２の実施形態に係る固体撮像装置の駆動方法を示すタイミング図。 第３の実施形態に係る固体撮像装置の構成を示すブロック図。 第３の実施形態に係る固体撮像装置の構成を示すブロック図。 第３の実施形態に係る固体撮像装置の駆動方法を示すタイミング図。

以下、本発明の実施形態について、添付図面を参照して詳細に説明する。

まず、本発明の実施形態に係わる固体撮像装置の概略構成について説明する。図１は、本実施形態に係わる固体撮像装置の構成を表すブロック図である。図１において、画素１０は光電変換素子等から成る単位画素であり、行列状に複数配列されているが、本図では３行×４列の１２画素が示されている。この画素数は実際には数百万〜数千万画素に及び高精細な撮像画像を構成する一要素となる。

列毎に配列された垂直出力線（列出力線）Ｖｍ（ｍは自然数、図１においてｍ＝１，２，３，４）は、画素１０から読み出されたアナログ信号を列方向に伝達する。図示していないが、各垂直出力線Ｖｍは電流源となる負荷ＭＯＳトランジスタを備えており、画素１０内の増幅トランジスタと合わせてソースフォロワ回路等の増幅回路を構成する。この種のＣＭＯＳ型固体撮像装置はＡｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒと呼ばれ、近年広く用いられている。

各列には、垂直出力線Ｖｍに対応してシングルスロープ（ＳＳ）型ＡＤ変換器ｍ（図１においてｍ＝１，２，３，４）が設けられている。また、各列には、逐次比較型ＡＤ変換器ｍ（図１においてｍ＝１，２，３，４）も設けられており、図１に示した制御信号によっていずれかのＡＤ変換器を選択可能となっている。即ち、各列にＡＤ変換器が複数設けられている。

水平読出線（行出力線）Ｈ０は、上記いずれかのＡＤ変換器により得られたデジタル値を水平方向（行方向）に順次転送する。出力端子２３は、デジタル値（デジタル信号）をＬＶＤＳなどの高速シリアル通信フォーマットに従って外部に送出する。タイミングジェネレータＴＧ２０は、垂直走査回路２１、ＳＳ型ＡＤ変換器ｍおよび逐次比較型ＡＤ変換器ｍ、および水平走査回路２２に駆動タイミング信号を供給するとともに、後述する選択スイッチの各々に制御信号を供給する。

例えば、垂直走査回路２１により画素１０を含む第１行目の画素を選択すると、この１行目のアナログ信号が各列に設けられた垂直出力線Ｖｍ（図１においてｍ＝１，２，３，４）に伝達される。このアナログ信号は、制御信号により選択されたいずれかのＡＤ変換器において、列並列的にデジタル値に変換される。水平走査回路２２により、各ＡＤ変換器内にラッチされた第１行目のデジタル値が水平読出線Ｈ０に順次読み出される。

以上のような駆動タイミングは、第１行目のデジタル値読み出し終了後、垂直走査回路２１によって順次選択される第２行目、第３行目にも適用される。ＴＧ２０は、制御信号によって選択したＡＤ変換器がシングルスロープ型であるか逐次比較型であるかに応じて、水平走査回路２２にいずれのＡＤ変換器内のラッチを順次選択するかを指定することができる。

本実施形態における特徴の第１の側面は、２種類の異なる列並列ＡＤ変換器を備えた固体撮像装置の構成にある。また、第２の側面は、制御信号によっていずれかのＡＤ変換器を選択可能であり、選択したＡＤ変換器内にラッチされたデジタル値を水平走査回路２２によって順次選択していく駆動方法にある。

より具体的には、上記異なる２種類のＡＤ変換器を、信号の性質に応じて使い分ける。そのため、以下に示す各実施形態においては、画素１０の内部とシングルスロープ型ＡＤ変換器および逐次比較型ＡＤ変換器の内部を詳細化して、駆動方法を示すタイミングチャートとともに説明する。

なお、各実施形態において、使用しないＡＤ変換器の各構成は電源を遮断しても構わない。この動作によれば、消費電力を低減し発熱等を抑制することができる。

（第１の実施形態）
まず、第１の実施形態に係る固体撮像装置の構成について説明する。図２は、本実施形態に係る固体撮像装置の構成を示すブロック図である。図２は、図１に示した固体撮像装置を詳細化した図であるため、共通して用いられるブロックには図１と同一の符号を付して説明を省略する。

図２において円１００が囲む領域が単位画素で、図２にはこのような単位画素が４行×９列等間隔で並べられた画素領域に、被写体像が図示しない撮影光学系により結像される。各単位画素は、光電変換素子１０１、電荷電圧変換部１０２、転送トランジスタ１０３、リセットトランジスタ１０４、増幅トランジスタ１０５、選択トランジスタ１０６を備える。前述の円１００は、各単位画素に設けられたマイクロレンズの外径を表し、光電変換素子１０１に集光する役割を持つ。電荷電圧変換部１０２は増幅トランジスタ１０５のゲートに接続され、選択トランジスタ１０６を介して垂直出力線Ｖ１に流れる電流源とともにソースフォロワ回路を構成する。また、リセット電源およびソースフォロワ電源としてＶＤＤが与えられている。以上の符号１００〜１０６およびＶＤＤに関してはどの単位画素にも共通する構成であるため１行１列目の画素以外に対しては説明を省略する。

垂直出力線Ｖ１は、単位画素を垂直方向に４つ並列接続しており、主に垂直走査回路２１の動作により１画素ずつ選択トランジスタ１０６をＯＮ状態にして順次接続していく。垂直出力線は各列に対応して設けられ、図２ではＶ１〜Ｖ９の９本存在している。

なお、図２中２行２列目、２行５列目、２行８列目、３行２列目、３行５列目および３行８列目の光電変換素子は開口の約半分が遮光されたいわゆる半開口画素状となっている。そして、２行目と３行目とで開口部分が正反対となっており、一対の位相差検出型焦点検出用画素とみなすことができる。このことにより撮影光学系の瞳を分割した光のみを光電変換するので、２行目と３行目の信号を用いて１組の位相差検出信号を得ることができる。得られた位相差検出信号により、撮影光学系のフォーカシングレンズをどれだけ動かせばピントの合った画像が得られるかがわかるので、オートフォーカスに用いることができる。この位相差検出型焦点検出用画素に対して、画像を構成する画素を撮像用画素と呼ぶことにする。

このようなオートフォーカスには高速性が求められる一方、半開口状の位相差検出型焦点検出用画素の信号は画像の構成に使用することは想定されないため、撮像用画素とは異なる駆動方法で高速に位相差検出信号を取得することが可能である。そして、例えば、画像を構成する際には、半開口状の位相差検出型焦点検出用画素の信号に代えて隣接する撮像用画素による置き換えや周囲の近接する撮像用画素を用いた補間等、一般的なキズ補正に近いアルゴリズムを図示しない信号処理部で実行することにより得てもよい。

そこで、本実施形態では、位相差検出型焦点検出用画素の存在する第２列目、第５列目および第８列目の垂直出力線Ｖ２、Ｖ５およびＶ８それぞれにつき２つのＡＤ変換器が設けられ、制御信号によりどちらのＡＤ変換器を採用するか選択可能となっている。すなわち、垂直出力線Ｖ２を例にとれば、スロープ信号ＳＬＯＰＥを他端に入力した比較器ＣＯＭＰ２、カウンタ２およびラッチ回路２から成るシングルスロープ型ＡＤ変換器に垂直出力線Ｖ２の電位を入力する場合と、基準電圧をＶｒｅｆ（リセット信号レベル）とする逐次比較レジスタ２および１２ｂｉｔ分の比較電位を入力するため並列接続して容量結合されたキャパシタ群（Ｃ〜Ｃ／２０４８）および逐次比較用比較器ＣＯＭＰＳ２とから成る逐次比較型ＡＤ変換器に入力する場合とを、制御信号により切り替えることができる。シングルスロープ型ＡＤ変換器では、比較器の１入力にアナログ信号レベルを入力した状態で、もう一方の入力に時刻の一次関数で電圧を発生させる参照信号としてのスロープ信号を入力している。

この制御信号はＴＧ２０により発生し、垂直走査回路２１への制御と連動する。これにより、撮像用画素を読み出す第１行目および第４行目ではシングルスロープ（ＳＳ）型ＡＤ変換器を、位相差検出型焦点検出用画素を読み出す第２行目および第３行目では逐次比較型ＡＤ変換器を、用いることが可能となる。また、第２列目、第５列目および第８列目をスキップ状に選択し、このときだけ第２行目および第３行目の位相差検出型焦点検出用画素信号を逐次比較型ＡＤ変換器で高速に読み出すこともできる。このときの駆動方法を図３のタイミングチャートに示す。

なお、半開口状の位相差検出型焦点検出用画素が存在しない列である垂直出力線Ｖ１，Ｖ３，Ｖ４，Ｖ６，Ｖ７，Ｖ９に関しては、それぞれ比較器ＣＯＭＰｍ、カウンタｍおよびラッチｍ（ｍ＝１，３，４，６，７，９）から成るシングルスロープ型ＡＤ変換器のみが設けられている。

図３は、図２に示す固体撮像装置の駆動方法のうち、逐次比較型ＡＤ変換器を用いて位相差検出型焦点検出用画素信号を得るタイミングチャートである。２つのパルスを伴う水平同期信号は、本図が第２行目および第３行目の位相差検出型焦点検出用画素を読み出し逐次比較型ＡＤ変換を行うことを示している。また、第ｎ行目の選択トランジスタの制御線をＳｘｎ、リセットトランジスタの制御線をＲｘｎ、転送トランジスタの制御線をＴｘｎとして示している。

図３の時刻ｔ１において水平同期信号および第２行目の選択トランジスタの制御線Ｓｘ２が立ち上がり第２行目の読み出し選択が開始される。また、制御信号が立ち上がり第２列目、第５列目および第８列目に存在する逐次比較型ＡＤ変換器を選択する。時刻ｔ２において水平同期信号が立ち下がるとともに第２行目のリセットトランジスタＲｘ２が立ち上がり、立ち下がり時刻のｔ３までの間第２行目の電荷電圧変換部１０２を電源電圧ＶＤＤにリセットする。時刻ｔ３においてＲｘ２が立ち下がると電荷電圧変換部１０２は電気的に浮遊状態となる。この浮遊状態の電位をクランプするべく時刻ｔ４において逐次比較型ＡＤ変換器の制御線の１つであるＰＲが立ち上がり、立ち下がり時刻ｔ５までの間その電位をキャパシタＣＲに保持する。次に時刻ｔ６において逐次比較型ＡＤ変換器のもう１つの制御線であるＰＳが立ち上がり、時刻ｔ７〜時刻ｔ８においてＯＮとなる転送トランジスタの制御線Ｔｘ２を内包するように時刻ｔ９で立ち下がる。ここまでの動作により、逐次比較型ＡＤ変換器の比較器ＣＯＭＰＳｍの入力の一端には電荷電圧変換部１０２の浮遊状態電位が、もう一端の入力には浮遊電位と転送トランジスタ１０３を介して電荷転送された光信号に対応し低下した電位との和が入力されている。この状態に対し、逐次比較レジスタｍ内のデジタル値Ｄｋ（ｋ＝０〜１１）を上位（Ｄ１１）から順に基準電圧Ｖｒｅｆ側に接続していく。例えばＤ１１＝Ｈｉとして基準電圧Ｖｒｅｆ側に接続したとすると、電荷保存の法則により、浮遊電位と光信号電位との和に基準電圧の半分を加えた電位が比較器ＣＯＭＰＳｍの一端に現れる。すなわち比較器ＣＯＭＰＳｍの出力は、光信号電位と基準電圧の半分（Ｖｒｅｆ／２）との差分にしたがって０か１かを出力する。もし比較器ＣＯＭＰＳｍの出力が反転すれば、光信号電位はＶｒｅｆ／２以上だったことを示し、Ｖｒｅｆ／２〜Ｖｒｅｆの間で最も近い値を探索するべくＤ１１＝ＨｉのままＤ１０＝Ｈｉにする。反転しなかった場合は、光信号電位がＶｒｅｆ／２より小さかったことを示すので、０〜Ｖｒｅｆ／２の間で最も近い値を探索するべくＤ１１＝Ｌｏに変更してＤ１０＝Ｈｉにする。同様に下位デジタル値まで探索を進めていくと、逐次比較レジスタｍに残ったＤｋのＨｉ／ＬｏがＡＤ変換後のデジタル値となる。１２ｂｉｔ変換の場合下式のように近似される。

このような逐次比較型ＡＤ変換器の特徴は、各デジタル値Ｄｋに対応して順次半分の容量を持つキャパシタ群が連なっている構成にある。

図３においては、時刻ｔ１０においてＤ５をＨｉにした際初めて比較器ＣＯＭＰＳｍの出力が反転したのでＤ５＝Ｈｉを維持したまま更に下位デジタル値に向けて探索していく。時刻ｔ１１において最下位デジタル値Ｄ０をＨｉにした際再度比較器ＣＯＭＰＳｍの出力が反転したため、ＡＤ変換結果は１００００１となった。

そして、時刻ｔ１２においてＳｘ２が立ち下がるとともに、時刻ｔ１３にかけて水平走査信号を発生し、例えば逐次比較レジスタ２、逐次比較レジスタ５および逐次比較レジスタ８内のデジタル値Ｄｋを選択的に順次水平読出線Ｈ０に転送する。そして、デジタル値が出力端子２３よりＬＶＤＳなどの高速シリアル通信フォーマットに則って出力される。第３行目に関しては詳述しないが、ＡＤ変換結果が１０００１０となった例を示した。

本実施形態の構成では、位相差検出型焦点検出用画素の存在する垂直方向に第２行目と第３行目を選択し専用に設けた逐次比較型ＡＤ変換器を用いてＡＤ変換を高速に行う。さらに必要な逐次比較レジスタｍ（ｍ＝２、５および８）のみを選択的に転送することで、オートフォーカスのための位相差検出型焦点検出用画素信号を高速に読み出すことができる。

他方、逐次比較レジスタｍの下位デジタル値を決定するのに用いるキャパシタ群の最小容量はＮｂｉｔ変換の場合で２の−（Ｎ−１）乗倍まで小さくする必要があるため、容量精度ひいては下位デジタル値の精度に影響を及ぼしやすい。そこで、いわゆる撮像用画素信号の読み出しにはシングルスロープ型ＡＤ変換器を用いる。本実施形態の特徴は、高速な多ｂｉｔ変換が可能な逐次比較型ＡＤ変換器と低速だが精度の高いシングルスロープ型ＡＤ変換器とを備え、位相差検出型焦点検出用画素信号等を読み出すときと撮像用画素信号を読み出すときとで使用するＡＤ変換器を切り替える点にある。

以下に、シングルスロープ型ＡＤ変換器を用いて撮像用画素信号を読み出す場合の駆動方法について説明する。図４は、その駆動方法を示すタイミングチャートである。

図４は、水平同期信号が示すように１行分とりわけ制御線Ｓｘ１、Ｒｘ１およびＴｘ１で制御される第１行目の信号を読み出す過程を示したものである。第２行目以降についても同様の駆動であるため、説明は省略する。図４の時刻ｔ１において、水平同期信号とリセットトランジスタ１０４の制御線Ｒｘ１が立ち上がり、電荷電圧変換部１０２が電源電圧ＶＤＤにリセットされる。また、選択トランジスタ１０６の制御線Ｓｘ１が立ち上がり第１行目の選択が完了する。さらに、制御信号がＬｏとなり、逐次比較型ＡＤ変換器を備える第２列目、第５列目および第８列目に関してもシングルスロープ型ＡＤ変換器を選択する。時刻ｔ２において水平同期信号とともにＲｘ１が立ち下がり電荷電圧変換部１０２は浮遊状態となる。増幅トランジスタ１０５および選択トランジスタ１０６と垂直出力線Ｖｍの電流源によってソースフォロワ回路が構成されるので、浮遊状態となった電荷電圧変換部１０２の電位は、所定ゲインを介して垂直出力線Ｖｍの電位として観測することができる。同時刻ｔ２よりスロープ信号ＳＬＯＰＥが発生し、カウンタｍによる浮遊状態に対応するデジタル値のカウント（カウント期間）が開始される。シングルスロープ型ＡＤ変換器用の比較器ＣＯＭＰｍの出力は垂直出力線Ｖｍの電位とスロープ信号ＳＬＯＰＥの電位が反転する時刻ｔ３において出力極性が反転し、カウンタはカウントを停止する。このときのカウント値をＮデジタル値とする。

時刻ｔ４において転送トランジスタ１０３の制御線Ｔｘ１が立ち上がり光信号電荷の転送が開始される。時刻ｔ３に始まる光信号電荷の転送に伴って垂直出力線Ｖｍの電位は急激に低下し、光電変換素子１０１に蓄積された電荷が完全に転送される時刻ｔ５を待ってＴｘ１が立ち下がる。同時刻ｔ５より、再びスロープ信号ＳＬＯＰＥが発生し、カウンタｍによるカウントが開始される。シングルスロープ型ＡＤ変換器用の比較器ＣＯＭＰｍの出力は垂直出力線Ｖｍの電位とスロープ信号ＳＬＯＰＥの電位が反転する時刻ｔ６において出力極性が反転する。そして、カウンタはカウントを停止する。このときのカウント値をＳデジタル値とする。Ｓデジタル値とＮデジタル値との差分をラッチｍに格納し、時刻ｔ７においてＳｘ１が立ち下がるとともに、時刻ｔ８にかけて行われる水平走査により順次水平読出線Ｈ０に転送される。そして、出力端子２３よりＬＶＤＳなどの高速シリアル通信フォーマットに則って出力される。

以上のように、本実施形態における固体撮像装置は図３に示した逐次比較型ＡＤ変換器を用いた駆動と図４に示したシングルスロープ型ＡＤ変換器を用いた駆動とが可能であり、ＡＤ変換対象の信号の性質によって使い分けることが可能である。１例に過ぎないが、図５にはこの使い分けのための制御方法をフローチャートによって示した。

まず、図５のステップＳ５０１において、固体撮像装置にオートフォーカス動作を開始させると、固体撮像装置のＴＧ２０が制御信号をＨｉに設定して逐次比較型ＡＤ変換器を選択する（ステップＳ５０２）。ここで、図２には図示していないが、オートフォーカス開始のための操作は、通常固体撮像装置に備えられたレリーズボタンを半分押した状態を以てなされる。

次に、ステップＳ５０３において、図３に示した駆動を行い、位相差検出型焦点検出用画素の信号を選択的に読み出し、位相差検出信号として取得する。次に、ステップＳ５０４において、位相差検出信号に従って、撮影光学系のフォーカシングレンズをピントの合う位置まで駆動する。

次に、ステップＳ５０５において、図２に図示しないレリーズボタンが全部押されると、固体撮像装置のＴＧ２０は制御信号をＬｏに設定し、シングルスロープ型ＡＤ変換器を選択する（ステップＳ５０６）。レリーズボタンを全部押さない場合は、再度オートフォーカス待機の状態に戻る。次に、ステップＳ５０７において、図４に示した駆動を行い、撮像用画素の信号を読み出す。ステップＳ５０８において、これを画像信号として記録する。

以上説明したように、本実施形態では、画素領域内の一部の画素を位相差検出型焦点検出用画素に置き換えた場合において、高速なＡＤ変換が可能な逐次比較型ＡＤ変換器を位相差検出型焦点検出用画素の信号に用いて高速なオートフォーカスを実現する（第２のモード）。一方下位ビットについても精度を要する撮像用画素の信号はシングルスロープ型ＡＤ変換器を用いて高精度の変換を行う（第１のモード）。

本実施形態の技術的思想は、画素領域内の一部の画素を撮像用画素に代えて、例えば測光用画素などの画像信号を生成する機能とは異なる機能を有する機能画素に置き換えた場合について一般に適用することができる。

（第２の実施形態）
本実施形態では、機能画素としてＴｉｍｅ Ｏｆ Ｆｌｉｇｈｔ法による距離画像取得を行う画素を有する固体撮像装置の構成と駆動方法について説明する。Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ法を実現する機能画素としての、信号電荷を２方向に振り分けする画素（以下、ＴＯＦ画素と称する）についての説明をまず行うものとする。しかし、このＴＯＦ画素のＡＤ変換に逐次比較型ＡＤ変換器を用いる点は第１の実施形態と共通の思想である。

図６は、ＴＯＦ画素の単位構成を示す等価回路図である。第１の実施形態に示した撮像用画素や位相差検出型焦点検出用画素との構成上の違いとして、光電変換素子１０１に対し２方向に信号電荷を振り分けて転送できる転送トランジスタ１０３Ａおよび１０３Ｂを備えている。さらに、振り分けた信号電荷を独立に保持可能な一時蓄積用キャパシタＣＡおよびＣＢを備えている。一時蓄積用キャパシタＣＡおよびＣＢは各々第２の転送トランジスタ１０７Ａおよび１０７Ｂを介して、電荷電圧変換部１０２と接続されている。電荷電圧変換部１０２を電源電圧ＶＤＤにリセットするリセットトランジスタ１０４、増幅トランジスタ１０５、選択トランジスタ１０６および垂直出力線Ｖｍ（ｍは第ｍ列目であることを指す）等の構成は第１の実施形態と共通である。また、それに係る符号および制御線の名称も第１の実施形態と同一とした。

一方、信号電荷振り分け用の転送トランジスタ１０３Ａおよび１０３Ｂの制御線をそれぞれＴｘＡｎおよびＴｘＢｎ（ｎは第ｎ行目であることを指す）とし、第２の転送トランジスタ１０７Ａおよび１０７Ｂの制御線をそれぞれＣｘＡｎおよびＣｘＢｎとした。これらの制御線も第１の実施形態と同様に、垂直走査回路２１から行順次に制御される。

なお、このようなＴＯＦ画素の単位構成すなわち図６中破線で囲んだ範囲を、固体撮像装置の画素領域のｎ行ｍ列目に配置した場合にＴＯＦ（ｎ，ｍ）と称する。

図７は、画素領域の一部の画素をＴＯＦ画素に置き換えた距離画像取得兼用の固体撮像装置の構成を表すブロック図である。第１の実施形態の図２との違いは、画素領域の第１行第２列目、第１行第５列目、第１行第８列目、第３行第２列目、第３行第５列目および第３行第８列目にＴＯＦ画素を配置した点、および投光装置３０をさらに備えた点にある。投光装置３０はＴＧ２０から制御可能であり、ＴＯＦ画素にて被写体からの反射光を受光する。反射光は被写体までの往復にかかる分だけ距離に比例した時間的な遅延が生じる。ＴＯＦ画素は、転送トランジスタ１０３Ａおよび１０３Ｂによる信号電荷転送タイミングをわずかに異ならせることでその遅延量を測定し、被写体までの距離計測に用いる。詳細は図７の固体撮像装置の駆動方法を示すタイミングチャート（図８）の中で説明する。

図８は、図７の固体撮像装置の駆動方法を示すタイミングチャートである。撮像用画素のＡＤ変換に係るシングルスロープ型ＡＤ変換器の駆動方法は第１の実施形態の図４に示したタイミングチャートと同様なので省略し、図８においては逐次比較型ＡＤ変換器を用いるＴＯＦ画素の詳細な駆動方法について説明する。

図８は、水平同期信号が示すように１行分とりわけ制御線Ｓｘ１、Ｒｘ１等で制御される第１行目のＴＯＦ画素信号を読み出す過程を示した図である。ＴＯＦ画素を含む第３行目についても同様の駆動であるため、説明は省略する。

図８の時刻ｔ１において、水平同期信号と選択トランジスタ１０６の制御線Ｓｘ１が立ち上がり第１行目の選択が完了する。また、制御信号がＨｉに立ち上がり、第２列目、第５列目および第８列目に存在する逐次比較型ＡＤ変換器を選択する。

時刻ｔ２において、水平同期信号が立ち下がるとともにリセットトランジスタ１０４の制御線Ｒｘ１、ＣｘＡ１およびＣｘＡ２が立ち上がり、電荷電圧変換部１０２、一時蓄積用キャパシタＣＡおよびＣＢが電源電圧ＶＤＤにリセットされる。

時刻ｔ３において、光電変換素子１０１からの信号電荷転送に備えてＣｘＡ１およびＣｘＢ１が立ち下がり、一時蓄積用キャパシタＣＡおよびＣＢがリセット解除される。なお、電荷電圧変換部１０２はリセットしたままでもよいので、Ｒｘ１の極性はここでは変化しない。

時刻ｔ４において、光電変換素子１０１の一方に設けた転送トランジスタ１０３Ａの制御線ＴｘＡ１が立ち上がり、信号電荷を一時蓄積用キャパシタＣＡに転送する。時刻ｔ６において制御線ＴｘＡ１が立ち下がり、同時に光電変換素子１０１の他方に設けた転送トランジスタ１０３Ｂの制御線ＴｘＢ１が立ち上がる。これにより光電変換素子１０１の信号電荷はキャパシタＣＡに代わりキャパシタＣＢに転送され始める。時刻ｔ８において制御線ＴｘＢ１も立ち下がり、光電変換素子１０１の信号電荷転送を終了する。

時刻ｔ４と時刻ｔ８に内包される時刻ｔ５〜時刻ｔ７において、投光装置３０を発光させる。被写体までの距離に比例して、反射光は例えば図示したように時間的な遅延を以て光電変換素子１０１に受光される。仮に、投光装置３０の発光タイミングが、ちょうどＴｘＡ１による信号電荷転送期間およびＴｘＢ１による信号電荷転送期間を２等分するタイミングだったとする。そうすると、時間的な遅延（遅延時間）の分だけ、ＣｘＢ１に転送される信号電荷の方がＣｘＡ１に転送される信号電荷よりも大きくなるので、例えばこれらの信号の比率から被写体までの距離を計測できる。

時刻ｔ８においてＲｘ１も立ち下がると電荷電圧変換部１０２は電気的に浮遊状態となる。この浮遊状態の電位をクランプするべく時刻ｔ９において逐次比較型ＡＤ変換器の制御線の１つであるＰＲが立ち上がり、立ち下がり時刻ｔ１０までの間その電位をキャパシタＣＲに保持する。

次に時刻ｔ１１において逐次比較型ＡＤ変換器のもう１つの制御線であるＰＳが立ち上がり、時刻ｔ１２〜時刻ｔ１３においてＯＮとなる第２の転送トランジスタ１０７Ａの制御線ＣｘＡ１を内包するように時刻ｔ１４で立ち下がる。ここまでの動作により、逐次比較型ＡＤ変換器の比較器ＣＯＭＰＳｍの入力の一端には電荷電圧変換部１０２の浮遊状態電位が、もう一端の入力には浮遊電位と第２の転送トランジスタ１０７Ａを介して電荷転送された光信号に対応し低下した電位との和が入力されている。この状態に対し、逐次比較レジスタｍ内のデジタル値Ｄｋ（ｋ＝０〜１１）を上位（Ｄ１１）から順に基準電圧Ｖｒｅｆ側に接続していく。比較器ＣＯＭＰＳｍの結果に応じてＤｋをＨｉ側に保持するかＬｏ側に戻すかを決定していく様子を時刻ｔ１４〜時刻ｔ１６に表した。デジタル値Ｄｋの決定方法は、第１の実施形態と全く同一のため説明を省略する。

そして、時刻ｔ１５〜時刻ｔ１６において水平走査信号を発生し、例えば逐次比較レジスタ２、逐次比較レジスタ５および逐次比較レジスタ８内のデジタル値Ｄｋを選択的に順次水平読出線Ｈ０に転送する。そして、デジタル値が、出力端子２３よりＬＶＤＳなどの高速シリアル通信フォーマットに則って出力される。

時刻ｔ１５〜時刻ｔ１６において水平走査信号と同時にリセットトランジスタ１０４の制御線Ｒｘ１を再び立ち上げ、電荷電圧変換部１０２を電源電圧ＶＤＤにリセットする。リセットの目的は一時蓄積用キャパシタＣＡから転送された信号電荷を消去することにあるが、これらの信号電荷に起因する信号は既にデジタル値Ｄｋに変換されているため、本リセット動作を水平走査信号に重ね合わせることもできる。

時刻ｔ１６において制御線Ｒｘ１が立ち下がるので電荷電圧変換部１０２は再び電気的に浮遊状態となる。この浮遊状態電位を逐次比較型ＡＤ変換器のキャパシタＣＲに保持する、時刻ｔ１７〜時刻ｔ１８のクランプ動作は時刻ｔ９〜時刻ｔ１０の際と同一である。

次に時刻ｔ１９において逐次比較型ＡＤ変換器のもう１つの制御線であるＰＳが立ち上がり、時刻ｔ２０〜時刻ｔ２１においてＯＮとなる第２の転送トランジスタ１０７Ｂの制御線ＣｘＢ１を内包するように時刻ｔ２２で立ち下がる。ここまでの動作により、逐次比較型ＡＤ変換器の比較器ＣＯＭＰＳｍの入力の一端には電荷電圧変換部１０２の浮遊状態電位が、もう一端の入力には浮遊電位と第２の転送トランジスタ１０７Ｂを介して電荷転送された光信号に対応し低下した電位との和が入力されている。

時刻ｔ２２〜時刻ｔ２３において、逐次比較レジスタｍ内のデジタル値Ｄｋ（ｋ＝０〜１１）を上位（Ｄ１１）から順に基準電圧Ｖｒｅｆ側に接続していく。デジタル値Ｄｋの決定方法および時刻ｔ２３〜時刻ｔ２４における水平走査信号は、それぞれ時刻ｔ１４〜時刻ｔ１５および時刻ｔ１５〜時刻ｔ１６と同一のため説明を省略する。

なお、本実施形態において機能画素としてのＴＯＦ画素は、投光装置３０からの発光を伴わない場合、一時蓄積用キャパシタＣＡおよびＣＢの信号を加算することで撮像用画素として用いることも可能となる。撮像用画素として用いる場合は、シングルスロープ型ＡＤ変換器を適用してもよい。すなわち、本発明において機能画素とは、構造上撮像用画素と異なるだけではなく、特定の構造と駆動方法によって撮像用画素と異なる機能を発揮する画素と位置付けることができる。

また、第１および第２の実施形態において、逐次比較型ＡＤ変換器の高速性を利用する機能画素としていずれも距離計測のための画素を例示したが、逐次比較型ＡＤ変換器を利用する機能画素は必ずしも距離計測を目的とした画素でなくてもよい。例えば他の機能画素としては、固体撮像装置の温度を計測するため、遮光画素から暗電流を測定する等の方法が考えられる。

（第３の実施形態）
本実施形態では、逐次比較型ＡＤ変換器につき、第２の実施形態の変形例を説明する。図９は、本実施形態を説明するための固体撮像装置のブロック図である。第２の実施形態の図７に示した固体撮像装置と異なる点は、第ｍ列目（ｍ＝２，５，８）の逐次比較型ＡＤ変換器の比較器ＣＯＭＰＳｍをシングルスロープ型ＡＤ変換器の比較器としても活用できるよう、共有している点である。

すなわちＣＯＭＰＳｍの出力信号は逐次比較型ＡＤ変換器としての制御回路ｍに結線されるとともに、カウンタｍにも結線されている。また、ＣＯＭＰＳｍの逐次比較型ＡＤ変換器としての第１の入力信号に代えて、スイッチＰＳをバイパスして制御信号により垂直出力線の信号入力を可能としている。さらに、ＣＯＭＰＳｍの逐次比較型ＡＤ変換器としての第２の入力信号に代えて、スイッチＰＲをバイパスして制御信号によりスロープ信号ＳＬＯＰＥを入力することを可能としている。

以上により、制御信号＝Ｌｏの場合はシングルスロープ型ＡＤ変換器を構成し、比較器の分の回路面積を小さくすることができる。シングルスロープ型ＡＤ変換器としての駆動方法は、第１の実施形態の図４に示したタイミングチャートと同一で良い。

また、シングルスロープ型ＡＤ変換器として使用するときは、逐次比較レジスタｍのデジタル値Ｄｋ＝０（ｋ＝１〜１１）としてキャパシタ群の対極電圧をＧＮＤ（接地）とした上で、使用しない制御回路ｍの電源を遮断しても良い。この動作によれば、消費電力を削減することができる。反対に、逐次比較型ＡＤ変換器として使用するときは、カウンタｍやスロープ信号ＳＬＯＰＥを停止し、比較器ＣＯＭＰｍの電源を遮断することができる。なお、本実施形態における比較器の共有構成は、画素領域の機能画素の種類によらず適用することができる。

（第４の実施形態）
第３の実施形態において比較器の共有構成について例示し、使用しない各ＡＤ変換器の構成の電源を遮断する効果を説明した。しかし、むしろシングルスロープ型ＡＤ変換器を構成する比較器を有効活用し、より並列的に変換することで一連の逐次比較型ＡＤ変換期間を短縮することも考えられる。

１例として、３つの逐次比較型ＡＤ変換器を同時に使って２ビットずつを一度に変換し、計６回の変換で１２ビット変換を完了する方式について説明する。図１０は、このような固体撮像装置の構成を表すブロック図である。

図１０でも第２列目、第５列目および第８列目にＴＯＦ画素等の機能画素が存在するものとし、画素領域の図面は省略した。第３の実施形態の図９と構成上異なる点は、機能画素の存在しない第１列目、第３列目、第４列目、第６列目、第７列目および第９列目にも第２列目、第５列目および第８列目と同様の、逐次比較型ＡＤ変換器（比較器をシングルスロープ型ＡＤ変換器の構成として共用する）を備えた点にある。また、機能画素の信号は制御信号の切り替えにより、例えば第２列目の信号を、第１列目と第２列目と第３列目に属する逐次比較型ＡＤ変換器に入力可能となっている（以下、第５列目および第８列目につき同様）。さらに、例えば第１列目、第２列目および第３列目の逐次比較型ＡＤ変換器は制御回路１〜制御回路３を介して相互に情報を交換することができる。以下の記述では、第４列目〜第９列目の逐次比較型ＡＤ変換器の動作は第１列目、第２列目および第３列目の動作と同様なので、これに代表させて説明する。

上記の情報の交換により、２ビットずつを一度に変換する仕組みは、いわゆるフラッシュ型ＡＤ変換器と類似の思想に基づくものである。すなわち、まずＤ１１とＤ１０を決定するにあたり、第１列目の逐次比較レジスタ１内のＤ１１＝ＨｉかつＤ１０＝Ｈｉとする。また、第２列目の逐次比較レジスタ２内のＤ１１＝ＨｉかつＤ１０＝Ｌｏとし、第３列目の逐次比較レジスタ３内のＤ１１＝ＬｏかつＤ１０＝Ｈｉとする。ここで、いずれの逐次比較レジスタにおいても、Ｄ９〜Ｄ０の係るキャパシタ群の合成容量がＣ／２であるから、これらを２ビット逐次比較型ＡＤ変換器とみなすことができる。なおかつ上記のＤ１１およびＤ１０の設定によって、例えば比較器ＣＯＭＰＳ１の一端には電荷電圧変換部の浮遊電位と光信号電位との和に、基準電圧の３／４を加えた電位が現れる。比較器ＣＯＭＰＳ２（ＣＯＭＰＳ３）の一端には、上記の和に、基準電圧の２／４（１／４）を加えた電位が現れる。これによって、フラッシュ型ＡＤ変換器に類似の構成となり、ＣＯＭＰＳ１の比較結果によって光信号電位が３／４Ｖｒｅｆ以上であるか否か、ＣＯＭＰＳ２の比較結果によって光信号電位が２／４Ｖｒｅｆ以上であるか否か、ＣＯＭＰＳ３の比較結果によって光信号電位が１／４Ｖｒｅｆ以上であるか否か、が一度に判定できる。そのため、２ビット分のＡＤ変換期間を半分に短縮することができる。

Ｄ９以下の下位ビットについては、まず上位ビットに関する情報を制御回路１〜制御回路３の間で共有して共通の逐次比較レジスタを設定し、同様に上位ビットから２ビットずつ決定していけば良い。

以上概念的に説明したＡＤ変換器に係る駆動方法を、図１１に具体的なタイミングチャートで示した。第２の実施形態の図８に示したタイミングチャートと異なる点は、逐次比較レジスタ１〜３のデジタル値Ｄｋ（ｋ＝０〜１１）の時刻ｔ１５から時刻ｔ１６および時刻ｔ２３から時刻ｔ２４の制御に現れている。すなわち逐次比較レジスタ内のデジタル値Ｄｋは上位ビットより２ビットずつ変換制御し、その際逐次比較レジスタ２内のｋが偶数のＤｋと逐次比較レジスタ２内のｋが奇数のＤｋとが、いずれも０となって制御される。また、上位ビットの変換結果を逐次比較レジスタ１〜３で共通に反映し、下位ビットを決定していく。

以上、好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず適用可能である。また、その要旨の範囲内で種々の変形及び変更が可能である。

（その他の実施形態）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

１０：画素、１００：マイクロレンズの外径、１０１：光電変換素子、１０２：電荷電圧変換部、１０３：転送トランジスタ、１０４：リセットトランジスタ、１０５：増幅トランジスタ、１０６：選択トランジスタ、２０：ＴＧ（タイミングジェネレータ）、２１：垂直走査回路、２２：水平走査回路、２３：出力端子

Claims (11)

1. 撮像画像を構成するアナログ信号を出力する撮像用画素と、前記撮像画像を構成する以外に使用されるアナログ信号を出力する機能画素とを有し、複数の画素が行列状に配列された画素領域と、
   前記画素領域から出力されるアナログ信号をデジタル値に変換する複数のＡＤ変換器と、を備え、
   前記複数のＡＤ変換器は、前記撮像用画素から出力されるアナログ信号を時刻の一次関数であるスロープ信号と比較することによりＡＤ変換し、前記機能画素から出力されるアナログ信号を複数の異なるデジタル値と逐次比較することによりＡＤ変換することを特徴とする撮像装置。
2. 前記複数のＡＤ変換器は、前記撮像画像を構成するアナログ信号をＡＤ変換する場合に、前記アナログ信号と前記スロープ信号とを比較し、前記スロープ信号の発生から前記比較出力が反転するまでをカウントし、前記比較出力が反転したときのカウント値をデジタル値として出力することを特徴とする請求項１に記載の撮像装置。
3. 前記複数のＡＤ変換器は、前記撮像画像を構成する以外に使用されるアナログ信号をＡＤ変換する場合に、並列に容量結合された複数のキャパシタ群の対極の電圧を順次に切り替えながら前記アナログ信号とリセット信号レベルとを比較し、比較出力に応じてデジタル値を決定して出力することを特徴とする請求項１または２に記載の撮像装置。
4. 前記機能画素は、被写体までの距離を計測するための信号を出力する画素であることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 前記機能画素は、撮影光学系の瞳を分割する一対の位相差検出型焦点検出用画素からなることを特徴とすることを特徴とする請求項４に記載の撮像装置。
6. 投光手段をさらに備え、前記機能画素は、前記投光手段から出力されて被写体で反射した反射光の遅延時間を測定することにより被写体までの距離を計測することを特徴とする請求項４に記載の撮像装置。
7. 前記機能画素は、前記撮像装置の温度を計測するための信号を出力する画素であることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
8. 前記機能画素は、遮光された光電変換素子からなることを特徴とする請求項７に記載の撮像装置。
9. 撮像画像を構成するアナログ信号を出力する撮像用画素と、前記撮像画像を構成する以外に使用されるアナログ信号を出力する機能画素とを有し、複数の画素が行列状に配列された画素領域と、前記画素領域から出力されるアナログ信号をデジタル値に変換する複数のＡＤ変換器とを備える撮像装置を制御する方法であって、
   前記複数のＡＤ変換器が、撮像用画素から出力されるアナログ信号を時刻の一次関数であるスロープ信号と比較することによりＡＤ変換し、前記機能画素から出力されるアナログ信号を複数の異なるデジタル値と逐次比較することによりＡＤ変換する工程を有することを特徴とする撮像装置の制御方法。
10. 請求項９に記載の制御方法をコンピュータに実行させるためのプログラム。
11. 請求項９に記載の制御方法をコンピュータに実行させるためのプログラムを記憶したコンピュータが読み取り可能な記憶媒体。

Images