JP6800545B2 - Ａｄ変換装置及びａｄ変換方法 - Google Patents

Description

この発明は、逐次比較方式のＡＤ変換装置及びＡＤ変換方法に関するものである。

図１は、デルタシグマ型ＡＤ変換装置と呼ばれるＡＤＣの構成例を示すブロック図である。このデルタシグマ型ＡＤ変換装置は、アナログ積分器１０１と、量子化器１０２と、ＤＡコンバータ（ＤＡＣ）１０３と、加算器１０４とを備え、入力端子に入力されるアナログ信号ＳＡをディジタル信号に変換して出力端子からディジタル信号ＳＢとして出力するものである。

アナログ積分器１０１は、入力端子に入力されたアナログ信号ＳＡと、ＤＡコンバータ１０３から出力されたアナログ信号とを加算した信号を積分して出力する。アナログ積分器１０１の出力は、量子化器１０２へ与えられる。この量子化器１０２は、アナログ積分器１０１で積分され、出力された積分電圧を１ビットのディジタル信号ＳＢに変換して出力する。ＤＡコンバータ１０３は、量子化器１０２から出力される信号をＤＡ変換してアナログ信号を得て、このアナログ信号を加算器１０４へ出力する。加算器１０４は、入力されるアナログ信号ＳＡと、ＤＡコンバータ１０３でＤＡ変換された信号とを加算してアナログ積分器１０１へ出力するものである。

ここで、加算器１０４における加算は、アナログ信号ＳＡと、ＤＡコンバータ１０３でＤＡ変換された信号との差分を得るものである。この求められた差分がアナログ積分器１０１で積分される。そして、この積分された信号が量子化器１０２において、１つの閾値（比較電圧）と比較されて、１ビットのディジタル信号ＳＢに変換される。

このデルタシグマ型ＡＤ変換装置は、多ビットの出力を得るためには多くの閾値を出力する回路及びその閾値を用いた比較を行う比較器が必要であり、回路構成が複雑化する問題があった。

図２に示す逐次比較型ＡＤ変換装置は、アナログ入力信号をサンプルホールドアンプ２０１によってサンプルホールドし、コンパレータ２０２へ与えるように構成されている。コンパレータ２０２は、サンプルホールドされたアナログ信号を参照電圧と比較し、例えば、参照電圧がサンプルホールドされたアナログ信号より小さければＨレベルの信号を出力し、参照電圧がサンプルホールドされたアナログ信号より大きければＬレベルの信号を出力する。

コンパレータ２０２の出力は逐次比較レジスタ２０３へ送られる。逐次比較レジスタ２０３は、送られたコンパレータ２０２の出力からあるビットのディジタル値を得る。
逐次比較レジスタ２０３の出力は、ＤＡコンバータ２０４によってディジタルデータからアナログ信号へ変換されてコンパレータ２０２の参照電圧とされる。コンパレータ２０２、逐次比較レジスタ２０３、ＤＡコンバータ２０４のループにおいてＭＳＢからＬＳＢまで各ビットを順に変えて行き、ビット数分だけ繰り返すことで全ビットの比較が完了する。タイミングコントロール部２０５は、サンプルホールドアンプ２０１によるサンプルホールドのタイミング制御や逐次比較レジスタ２０３におけるタイミング制御やビット制御を行う。

図２に示す逐次比較型ＡＤ変換装置によればコンパレータは１つで済むが、ビットを順番に比較して行くため、そのシーケンスの最中にサンプリングした入力電圧信号をサンプルホールドアンプによって保持しておく必要があり、保持した入力電圧値が動くことで正しい変換値が得られないといった問題点がある。また、このＡＤ変換装置では、逐次比較を行うためにＤ／Ａ変換が必要であり、分解能を高めることでＤ／Ａ変換部の規模が大きくなり、素子のプロセスばらつきが問題となる。

また、逐次比較型ＡＤ装置では、参照電圧として図３に示すようなＲＡＭＰ波の電圧を用いるものもある。このＲＡＭＰ波の電圧が入力アナログ信号のレベル以下となると、コンパレータが出力ＯＵＴを反転させる（図３のｔ１）。この装置では、ＲＡＭＰ波による階段制御が開始されてから、コンパレータが反転するまでの時間から使用したクロック数を逆算してディジタル値を割り出す。

上記の手法によれば、出力結果として得るディジタル信号を多ビット化すると、ＲＡＭＰ波の段数が増え比較する時間（応答時間）が増える。そのため応答時間を変えずにディジタル信号のビット数を増やす場合は、クロックの高速化が必要となる。ただしアナログ回路（例えば電流源）のスイッチング速度の限界があるため、クロックの高速化には限界がある。

このように、従来技術では「クロックの高速化」、「ディジタル化（ＡＤＣ）の応答時間」、「ディジタル信号の多ビット化」のそれぞれでトレードオフの関係がある。更に、ディジタル信号の多ビット化については、１ビット増やす毎に２倍のＲＡＭＰ波が必要となるため、増やすビット数の増加に応じて非常に時間を要する装置となってしまう問題がある。

特許文献１には、変換速度が遅くなりがちであるという問題に対応するＡＤ変換装置が示されている。この装置では、入力電圧範囲を分割した第１分解能より粗い第２分解能に対応したステップで、信号レベルが順次変化していく参照信号を生成する参照信号生成回路を用いる。更に、アナログ信号と参照信号生成回路により生成された参照信号とを比較する比較回路ＣＰと、比較回路による比較結果が変化するまでの時間に応じて、ディジタル信号を生成するディジタル信号生成回路を備える。参照信号生成回路は、比較回路の比較結果が変化すると、ディジタル信号生成回路に保持されているディジタル信号の分解能を第１分解能にするため、または第１分解能に近づけるため、別の参照信号を比較回路に供給する。

また、特許文献２には、電圧変動の小さなアナログ信号に対する分解能を充分に向上させることができるＡ／Ｄ装置が開示されている。このＡ／Ｄ装置、入力アナログ電圧と比較電圧の大小を判定する比較回路ＣＭＰと、該比較回路の判定結果を順次取り込むレジスタＳＡＲと、該レジスタの値を電圧に変換し前記比較電圧とするローカルＤＡ装置とを備えた逐次比較型ＡＤ装置である。更に、第１の電圧群の中から一つを選択してＡ／Ｄ変換可能な電圧範囲の上限値を与える第１基準電圧としてローカルＤＡ装置へ供給する選択手段ＳＥＬ１、電圧値の低い第２の電圧群の中から一つを選択して電圧範囲の下限値を与える第２基準電圧として供給する選択手段ＳＥＬ２、前記第１選択手段と第２選択手段における選択状態を決定する値を設定するレジスタＲＥＧ１を設けている。

更に、特許文献３には、アナログ／ディジタル変換を高速に行うＡＤＣが開示されている。このＡＤＣでは、アナログ／ディジタル変換器が、第１の変換部と、選択器と、第２の変換部とを備える。第１の変換部は、第１の期間にアナログ信号をアナログ／ディジタル変換することによって上位ビットディジタル信号を生成する。選択器は、上位ビットディジタル信号に基づいて１以上の参照電圧を選択することによって、フルスケールに比べて電圧範囲の狭い選択参照電圧群を得る。第２の変換部は、選択参照電圧群を用いてアナログ信号をアナログ／ディジタル変換することによって下位ビットディジタル信号を生成する。このＡＤＣでは、第１の期間を、アナログ信号が第１の変換部及び第２の変換部の合計の分解能に対応する精度までセットリングするよりも前に開始するようにしている。

特開２００８−５４２５６号公報 特開２０１０−１０９９６３号公報 特開２０１５−１０３８２０号公報

本発明は上記のようなＡＤ変換装置の現状に鑑みてなされたもので、その目的は、多ビットのディジタル信号が必要になったときに、ＲＡＭＰ波のターゲットを絞って比較することが可能であり、これによって高速化を図ることが可能なＡＤ変換装置を提供することである。

本発明に係るＡＤ変換装置は、アナログ信号を逐次比較方式のＡＤコンバータの参照電圧と比較する１つのコンパレータと、前記コンパレータの全判定範囲を複数の区分判定範囲に区分する境界の電圧に基づいて前記アナログ信号の電圧が属する区分判定範囲を、前記区分判定範囲の数である区分数に応じた比較器を用いて検出する区分検出手段と、前記区分検出手段が検出した前記区分判定範囲に対応して、複数に区分した区分参照電圧から所要の１つの区分参照電圧を選択して前記コンパレータの参照電圧に設定する参照電圧選択手段と、前記コンパレータの出力を受けて、ＡＤ変換のスタートから当該コンパレータの出力が変化するまでの間において、与えられるクロックに基づきディジタル値を得るディジタル値出力手段とを具備し、前記コンパレータの参照電圧に設定する前記区分参照電圧は、区分判定範囲の境界において隣接する区分参照電圧と重複する領域を有していることを特徴とする。

本発明に係るＡＤ変換装置では、前記区分検出手段は、設定される区分数に応じて区分した境界の電圧に基づいて前記アナログ信号の電圧が属する区分判定範囲を検出することを特徴とする。

本発明に係るＡＤ変換装置では、前記区分検出手段は、設定される境界の電圧に基づいて区分し、この電圧に基づいて前記アナログ信号の電圧が属する区分判定範囲を検出することを特徴とする。

本発明に係るＡＤ変換装置では、前記ディジタル値出力手段に与えるクロックの周波数が変更可能であることを特徴とする。

本発明に係るＡＤ変換方法は、１つのコンパレータが、アナログ信号を逐次比較方式のＡＤコンバータの参照電圧と比較し、区分検出手段が、前記コンパレータの全判定範囲を複数の区分判定範囲に区分する境界の電圧に基づいて前記アナログ信号の電圧が属する区分判定範囲を、前記区分判定範囲の数である区分数に応じた比較器を用いて検出し、参照電圧選択手段が、前記区分検出手段が検出した前記区分判定範囲に対応して、複数に区分した区分参照電圧から所要の１つの区分参照電圧を選択して前記コンパレータの参照電圧に設定し、ディジタル値出力手段が、前記コンパレータの出力を受けて、ＡＤ変換のスタートから当該コンパレータの出力が変化するまでの間において、与えられるクロックに基づきディジタル値を得るＡＤ変換方法あって、前記コンパレータの参照電圧に設定する前記区分参照電圧は、区分判定範囲の境界において隣接する区分参照電圧と重複する領域を有していることを特徴とする。

本発明に係るＡＤ変換方法では、前記区分判定範囲の検出の際には、設定される区分数に応じて区分した境界の電圧に基づいて前記アナログ信号の電圧が属する区分判定範囲を検出することを特徴とする。

本発明によれば、多ビットのディジタル信号が必要になったときにも高速化を図ることが可能である。

従来例に係るデルタシグマＡＤ変換装置の構成を示すブロック図。 従来例に係る逐次比較型ＡＤ変換装置の構成を示すブロック図。 ＲＡＭＰ波の電圧を用いる逐次比較型ＡＤ装置の動作を説明する波形図。 本発明の第１の実施形態に係るＡＤ変換装置の構成を示すブロック図。 本発明の実施形態に係るＡＤ変換装置の動作を説明する波形図。 本発明の実施形態に係るＡＤ変換装置の変形例の要部を示すブロック図。 本発明の第２の実施形態に係るＡＤ変換装置の構成を示すブロック図。

以下添付図面を参照して、本発明に係るＡＤ変換装置の実施形態を説明する。各図において、同一の構成要素には、同一の符号を付して重複する説明を省略する。図４に第１の実施形態に係るＡＤ変換装置の構成図を示す。本実施形態は、コンパレータ１０と区分検出手段２０と参照電圧選択手段３０とディジタル値出力手段４０とを具備している。

コンパレータ１０は、入力端子１１から到来するアナログ信号を逐次比較方式のＡＤコンバータの参照電圧と比較するものである。参照電圧は、参照電圧選択手段３０により与えられる。

区分検出手段２０は、上記コンパレータ１０の全判定範囲を複数の区分判定範囲に区分する境界の電圧に基づいて上記アナログ信号の電圧が属する区分判定範囲を検出するものである。この区分検出手段２０は、２つの比較器２１、２２を備え、比較器２１は、入力端子１１から到来するアナログ信号の電圧と閾値ＶｔｈＬを比較し、比較器２２は、入力端子１１から到来するアナログ信号の電圧と閾値ＶｔｈＨを比較する。閾値ＶｔｈＬと閾値ＶｔｈＨは、２つの抵抗Ｒ１、Ｒ２により定電流源の出力電圧を分割してコンパレータ１０へ与える閾値供給源２３より与えられる。

図５（ａ）に示すように、コンパレータ１０の判定上限電圧をＶｃｈとし、コンパレータ１０の判定下限電圧をＶｃｌとするとき、閾値ＶｔｈＨと閾値ＶｔｈＬにより、コンパレータ１０の全判定範囲（判定上限電圧をＶｃｈと判定下限電圧をＶｃｌの間）を３つの区分判定範囲に区分する。区分は３等分であっても良いし、３等分でなくとも良い。

上記の閾値ＶｔｈＨと閾値ＶｔｈＬを変化させるために、抵抗Ｒ１、Ｒ２を可変抵抗により構成し、この可変抵抗をコントロールするコントローラおよびコントローラに抵抗値を与える抵抗設定部を設けても良い。これによって、上記区分検出手段２０は、設定される境界の電圧に基づいて区分し、この電圧に基づいて上記アナログ信号の電圧が属する区分判定範囲を検出することになる。

区分検出手段２０Ａは、全判定範囲を区分する区分数に応じた比較器を用いて検出を行うようにしても良い。例えば、図６に示されるようにＮ個の比較器２１、２２、・・・、２Ｎと、この比較器２１、２２、・・・、２Ｎに閾値を与える閾値供給源２３−１〜２３−Ｎと、セレクタ２４を備えた区分比較器を用意し、区分数をセレクタ２４に与えて必要数の比較器を比較器２１、２２、・・・、２Ｎを選択し、選択された比較器の出力を出力端子２５から出力するように構成する。また、前述の通り、抵抗設定部により閾値供給源２３−１〜２３−Ｎの抵抗を変化させて所要の閾値を上記セレクタ２４が選択する比較器へ与えて区分数に応じた比較器を用いて検出を行うように構成することができる。この場合には、区分検出手段２０Ａは、設定される区分数に応じて区分した境界の電圧に基づいて上記アナログ信号の電圧が属する区分判定範囲を検出することになる。

図４の参照電圧選択手段３０は、上記区分検出手段２０が検出した上記区分判定範囲に対応して、複数に区分した区分参照電圧から所要の１つの区分参照電圧を選択して上記コンパレータ１０の参照電圧に設定するものである。図４の実施形態では、区分数が３であるため、従来は図３に示されるようなコンパレータ１０の全判定範囲に亘って１本であった参照電圧としてのＲＡＭＰ波を３区割して、ＲＡＭＰ波・高（区分参照電圧Ａ）と、ＲＡＭＰ波・中（区分参照電圧Ｂ）と、ＲＡＭＰ波・低（区分参照電圧Ｃ）とを、ＲＡＭＰ波出力部３３において作成出力可能である。区分判定範囲の境界において隣接する区分参照電圧と重複する領域を有している（図５（ｂ））。これによって、それぞれの境界においてディジタル値を得て行くときの直線性を確保し、この境界部にアナログ信号の電圧が位置しているときにも精度良くディジタルデータを得ることができる。

参照電圧選択手段３０のＲＡＭＰ波選択部３１は、比較器２１、２２の出力を受けて上記３つのＲＡＭＰ波のいずれかを選択することを決定する。比較器２１において入力アナログ信号が閾値ＶｔｈＬ以下であればＬレベルを出力し、閾値ＶｔｈＬを超えるとＨレベルを出力し、比較器２２において入力アナログ信号が閾値ＶｔｈＨ以下であればＬレベルを出力し、閾値ＶｔｈＨを超えるとＨレベルを出力するものとする。この２つの出力の組合せで上記３つのＲＡＭＰ波のいずれかを選択することを決定する。

ここでは図５（ｂ）に示すように、入力アナログ信号が閾値ＶｔｈＨと閾値ＶｔｈＨの間にあり、比較器２１、２２の出力が（Ｈ，Ｌ）であるから、ＲＡＭＰ波・中（区分参照電圧Ｂ）が選択される。つまり、参照電圧選択手段３０のＲＡＭＰ波制御部３２は、ＲＡＭＰ波選択部３１からＲＡＭＰ波・中（区分参照電圧Ｂ）を指示する信号を受けて、ＲＡＭＰ波・中（区分参照電圧Ｂ）の最上位電圧に対応するディジタル値をＲＡＭＰ波出力部３３へ与える。

ＲＡＭＰ波制御部３２は所定周波数のクロックを受けての最上位電圧に対応するディジタル値からカウントダウンするカウンタとすることができる。そして、ＲＡＭＰ波出力部３３は、ＲＡＭＰ波制御部３２から送られるディジタル値に対応するアナログ信号を区分参照電圧としてコンパレータ１０へ与える。そのため、ＲＡＭＰ波制御部３２とＲＡＭＰ波出力部３３は、ディジタル値をアナログ信号に変換するＡＤ変換器とすることができる。この結果、コンパレータ１０には、図５（ｂ）に示したＲＡＭＰ波・中（区分参照電圧Ｂ）が区分参照電圧として与えられることになる。

コンパレータ１０の出力には、コンパレータ１０の出力が反転するまでカウントアップするカウンタなどにより構成されるディジタル値出力手段４０が接続されている。このディジタル値出力手段４０に与えるクロックの周波数が変更可能である。このディジタル値出力手段４０には、ＲＡＭＰ波・高（区分参照電圧Ａ）と、ＲＡＭＰ波・中（区分参照電圧Ｂ）と、ＲＡＭＰ波・低（区分参照電圧Ｃ）とのいずれが選択されたかに応じてディジタル値がプリセットされることができる。

本実施形態によって、多ビットのディジタル出力が必要な装置においても、区分参照電圧の範囲を狭くしてディジタル化が可能であるので、高速なディジタル変換が可能である。また、局所性が高い（変動範囲が狭い）アナログデータについては、区分検出手段２０の区分判定範囲を狭くして区分参照電圧の範囲を狭めることができ、この場合にも極めて早く精度の高いディジタル値を得ることができる。

図７に、第２の実施形態に係るＡＤ変換装置の構成を示す。この実施形態は、例えばＲＡＭＰ波・高（区分参照電圧Ａ）と、ＲＡＭＰ波・中（区分参照電圧Ｂ）と、ＲＡＭＰ波・低（区分参照電圧Ｃ）の区分範囲の長さが同じに設定した場合に対応する。この実施形態は、参照電圧選択手段３０Ａが第１の実施形態と異なっている。参照電圧選択手段３０ＡのＲＡＭＰ波制御部３２Ａは、例えば１から所定値までのディジタル値をクロックに応じて出力する。この出力を受けたＲＡＭＰ波出力部３３ＡはＲＡＭＰ波制御部３２Ａから出力されたディジタル値をアナログ信号へ変換して、抵抗ＲＡ、抵抗ＲＢ、抵抗ＲＣへ出力する。

ＲＡＭＰ波出力部３３Ａの出力端子の電位は、抵抗ＲＡ、抵抗ＲＢ、抵抗ＲＣに応じてオフセット値が与えられた状態のアナログ信号とされる。抵抗ＲＡの上端側から出力される電圧はＲＡＭＰ波・高（区分参照電圧Ａ）に対応しており、抵抗ＲＢの上端側から出力される電圧はＲＡＭＰ波・中（区分参照電圧Ｂ）に対応しており、抵抗ＲＣの上端側から出力される電圧はＲＡＭＰ波・低（区分参照電圧Ｃ）に対応しており、ＲＡＭＰ波制御部３２Ａのディジタル値が変化されることに応じてＲＡＭＰ波・高（区分参照電圧Ａ）、ＲＡＭＰ波・中（区分参照電圧Ｂ）、ＲＡＭＰ波・低（区分参照電圧Ｃ）の変化をする。

上記ＲＡＭＰ波・高（区分参照電圧Ａ）、ＲＡＭＰ波・中（区分参照電圧Ｂ）、ＲＡＭＰ波・低（区分参照電圧Ｃ）はセレクタ３５において、ＲＡＭＰ波選択部３１から出力される指示信号により何れかが選択される。

この第２の実施形態も第１の実施形態と同様に、多ビットのディジタル出力が必要な装置においても、区分参照電圧の範囲を狭くしてディジタル化が可能で、高速なディジタル変換が可能であり、更に、局所性が高い（変動範囲が狭い）アナログデータについては、区分検出手段２０の区分判定範囲を狭くして区分参照電圧の範囲を狭めることができ、この場合にも極めて早く精度の高いディジタル値を得ることができる、という効果を得ることができる。

１０ コンパレータ
１１ 入力端子
２０ 区分検出手段
２０Ａ 区分検出手段
２１ 比較器
２２ 比較器
２３ 閾値供給源
２４ セレクタ
２５ 出力端子
３０ 参照電圧選択手段
３０Ａ 参照電圧選択手段
３１ ＲＡＭＰ波選択部
３２ ＲＡＭＰ波制御部
３２Ａ ＲＡＭＰ波制御部
３３ ＲＡＭＰ波出力部
３３Ａ ＲＡＭＰ波出力部
３５ セレクタ
４０ ディジタル値出力手段

Claims (6)

1. アナログ信号を逐次比較方式のＡＤコンバータの参照電圧と比較する１つのコンパレータと、
   前記コンパレータの全判定範囲を複数の区分判定範囲に区分する境界の電圧に基づいて前記アナログ信号の電圧が属する区分判定範囲を、前記区分判定範囲の数である区分数に応じた比較器を用いて検出する区分検出手段と、
   前記区分検出手段が検出した前記区分判定範囲に対応して、複数に区分した区分参照電圧から所要の１つの区分参照電圧を選択して前記コンパレータの参照電圧に設定する参照電圧選択手段と、
   前記コンパレータの出力を受けて、ＡＤ変換のスタートから当該コンパレータの出力が変化するまでの間において、与えられるクロックに基づきディジタル値を得るディジタル値出力手段と、
   を具備し、
   前記コンパレータの参照電圧に設定する前記区分参照電圧は、区分判定範囲の境界において隣接する区分参照電圧と重複する領域を有していることを特徴とするＡＤ変換装置。
2. 前記区分検出手段は、設定される区分数に応じて区分した境界の電圧に基づいて前記アナログ信号の電圧が属する区分判定範囲を検出することを特徴とする請求項１に記載のＡＤ変換装置。
3. 前記区分検出手段は、設定される境界の電圧に基づいて区分し、この電圧に基づいて前記アナログ信号の電圧が属する区分判定範囲を検出することを特徴とする請求項１または２に記載のＡＤ変換装置。
4. 前記ディジタル値出力手段に与えるクロックの周波数が変更可能であることを特徴とする請求項１乃至３のいずれか１項に記載のＡＤ変換装置。
5. １つのコンパレータが、アナログ信号を逐次比較方式のＡＤコンバータの参照電圧と比較し、
   区分検出手段が、前記コンパレータの全判定範囲を複数の区分判定範囲に区分する境界の電圧に基づいて前記アナログ信号の電圧が属する区分判定範囲を、前記区分判定範囲の数である区分数に応じた比較器を用いて検出し、
   参照電圧選択手段が、前記区分検出手段が検出した前記区分判定範囲に対応して、複数に区分した区分参照電圧から所要の１つの区分参照電圧を選択して前記コンパレータの参照電圧に設定し、
   ディジタル値出力手段が、前記コンパレータの出力を受けて、ＡＤ変換のスタートから当該コンパレータの出力が変化するまでの間において、与えられるクロックに基づきディジタル値を得るＡＤ変換方法であって、
   前記コンパレータの参照電圧に設定する前記区分参照電圧は、区分判定範囲の境界において隣接する区分参照電圧と重複する領域を有していることを特徴とするＡＤ変換方法。
6. 前記区分判定範囲の検出の際には、設定される区分数に応じて区分した境界の電圧に基づいて前記アナログ信号の電圧が属する区分判定範囲を検出することを特徴とする請求項５に記載のＡＤ変換方法。

Images