CN102379085B - 逐次比较型ad变换电路 - Google Patents

Abstract

在逐次比较型AD变换电路中，无需延长变换所需时间即可提高变换精度。逐次比较型AD变换电路具备比较电路，该比较电路具有经由耦合电容级联连接的多个放大级，并判定输入模拟电压和比较电压的大小，其中，比较电路设置有：第一比较部以及第二比较部，其共用多个放大级中的初级的放大级，第一比较部在其后级具有经由耦合电容连接的第一放大级，第二比较部在其后级具有经由耦合电容连接的第二放大级；第一比较点移位电路和第二比较点移位电路，第一比较点移位电路与第一放大级的输入端子连接，第二比较点移位电路与第二放大级的输入端子连接。第一以及第二比较点移位电路，在分别对输入模拟电压和比较电压的电位差进行放大时，将比较电压向互相相反的方向移动预定量。

Description

逐次比较型AD变换电路

技术领域

本发明涉及使逐次比较型AD变换电路中的变换精度提高的技术，尤其涉及适用于具备斩波型比较器的AD变换电路的技术。

背景技术

在便携电话、PDA(Personal Digital Assistants)、数字照相机等便携电子设备中设置有用于控制设备内部的系统的微型处理器，微型处理器监视温度或电池的电压等来进行控制。因此，在设备中设置检测温度或电池的电压等的传感器，在微型处理器中，多使用内置了把来自这些传感器的模拟信号变换为数字信号的A/D变换电路的微型处理器。

另外，在微型处理器等中内置的A/D变换电路希望其电路规模小。作为这种A/D变换电路，已知例如图15所示的将CMOS反相器(inverter)作为放大器来利用的所谓使用了斩波型比较器的A/D变换电路。

在该A/D变换电路中，通过采样时钟在将CMOS反相器的输入输出端子间短路的状态下，使模拟信号的输入侧的开关(采样开关)SS1接通，以反相器的逻辑阈值电压作为基准将输入信号Vin采样到电容Cs中。此后，将采样开关SS1断开，使比较电压的输入侧的开关SS2接通来将比较电压Vref施加在采样电容Cs上，同时，将CMOS反相器的输入输出间切断，由此，各反相器作为放大器来动作，输出发生变化。此时，输入通过3级反相器被放大，因此，输出大体成为作为逻辑电平的电源电压Vcc或接地电位GND，输出Vin与Vref的大小关系的判定结果。

现有技术文献

专利文献

专利文献1：日本特开平8-321779号公报

发明内容

发明要解决的课题

在逐次比较型AD变换电路中，根据判定结果切换通过本地DAC生成的比较电压Vref，然后再次重复Vin与Vref的大小判定，由此如图15A那样逐渐缩小候补的范围，得到AD变换结果。在如此进行重复大小判定的动作的情况下，由于1次的判定错误、特别是在早阶段中的判定错误的发生，例如如图15B所示，此后根据不恰当的比较电压重复错误的判定，存在最终输出错误的AD变换结果的问题。因此，提出了这样的A/D变换电路：通过在一个周期(1比特位(bit))的比较中切换本地DAC的输出即比较电压Vref，来将比较点增加到两次，从而使变换精度提高(专利文献1)。

此外，由于因噪音的混入或时钟的高速化而在比较电压完全结束变化前进行判定等原因，发生判定错误。在上述专利文献1中记载的发明具有不变更基本的电路结构就能够进行应用的优点，但是由于1个周期中进行两次比较动作，因此在相同时钟频率的情况下，变换所需的时间变为两倍。另外，当为了缩短变换时间而提高时钟频率时，容易在比较电压完全结束变化前进行判定，存在容易发生比较错误的课题。

本发明着眼于上述课题而提出，其目的在于在逐次比较型AD变换电路中，无需延长变换所需的时间就能够减少错误的比较判定，使变换精度提高。

用于解决课题的手段

为了达成上述目的，本发明提供一种逐次比较型AD变换电路，其具备：比较电路，其具有经由耦合电容级联连接的多个放大级，该比较电路判定输入模拟电压和比较电压的大小；寄存器，其顺次取入该比较电路的判定结果并保存该判定结果；以及本地DA变换电路，其将该寄存器的值变换为电压，生成所述比较电压，所述逐次比较型AD变换电路中，

所述比较电路具备：

第一比较部以及第二比较部，其共用所述多个放大级中的初级的放大级，第一比较部在其后级具有经由耦合电容连接的第一放大级，第二比较部在其后级具有经由耦合电容连接的第二放大级；

第一比较点移位电路和第二比较点移位电路，第一比较点移位电路与所述第一放大级的输入端子连接，第二比较点移位电路与所述第二放大级的输入端子连接；以及

逻辑电路部，其根据所述第一比较部的输出以及第二比较部的输出生成预定的代码，并对所生成的代码进行运算处理来生成在所述寄存器中存储的值，

所述第一比较点移位电路以及第二比较点移位电路这样进行动作：当通过所述第一比较部以及第二比较部分别放大所述输入模拟电压和所述比较电压的电位差时，使所述比较电压向互相相反的方向移动预定量。

根据上述结构，在避开本来的比较点的两个比较点进行比较，因此，尤其难以发生上位比特位的误判定，并且由于通过第一比较部和第二比较部并行地进行比较判定，因此，不会延长变换所需的时间。另外，由于共用本地DA变换电路和初级的放大级，因此，追加的元件较少。另外，在设置多个本地DA变换电路的情况下需要取得高度的匹配，但是通过共用，不需要取得匹配，并且由于共用初级的放大级，因此第一比较部和第二比较部之间的特性的偏差不太大。

在此，理想的是，由所述逻辑电路部生成的所述预定的代码设定有3种，在生成了第一代码时，在下一次的比较动作时所述本地DA变换电路生成比前一次的比较动作时的比较电压高的电压，在生成了第二代码时，在下一次的比较动作时所述本地DA变换电路生成与前一次的比较动作时的比较电压相同的电压，在生成了第三代码时，在下一次的比较动作时所述本地DA变换电路生成比前一次的比较动作时的比较电压低的电压。

由此，下一次的比较动作中的比较电压根据前一次的比较结果而变化，由此，即使发生了比较错误，在此后的比较动作中也可以将判定导向修正错误的方向，最终得到错误少的变换结果。

另外，理想的是所述第一比较点移位电路以及第二比较点移位电路具备：分别在所述第一放大级的输入端子或所述第二放大级的输入端子上连接了一个端子的第一电容以及第二电容；以及切换在所述第一电容的另一端子上施加的电压的第一切换开关和切换在所述第二电容的另一端子上施加的电压的第二切换开关，所述第一切换开关以及所述第二切换开关切换的电压的方向不同。由此，可以通过比较简单的电路实现第一比较点移位电路以及第二比较点移位电路。

而且，理想的是，若将AD变换电路的分辨率设为n比特位，将可进行AD变换的电压范围的上限和下限的电位差设为FS，将通过所述第一比较点移位电路以及第二比较点移位电路移动的所述比较电压的移动量设为ΔV，则当第k比特位的比较动作时，改变切换电压或所述第一电容以及第二电容的电容值，以便满足ΔV≤FS/2ⁿ*2^(k-2)。

通过在满足上述不等式的范围内每次随着比较次数的增多而减小ΔV，可以进行错误更少的比较判定。但是不需要每次减小ΔV，只要满足ΔV≤FS/2ⁿ*2^(k-2)，则最后可以为相同的值，也可以不连续地减小。通过减少使ΔV变化的次数，能够减小电路的面积，并且简化控制。而且，也可以不使切换电压或所述第一电容以及第二电容的电容值的某一方变化，而在满足上述不等式的范围内使切换电压以及所述第一电容和第二电容的电容值双方变化。

另外，理想的是，所述本地DA变换电路具备：电容阵列，其包含多个加权电容，该多个加权电容各自的一个端子共同连接在所述比较电路的输入端子上；以及切换开关电路，其能够在所述多个加权电容的另一端子上分别施加输入模拟电压或第一基准电压或第二基准电压，

所述本地DA变换电路具备：在施加所述第一基准电压的第一节点和施加所述第二基准电压的第二节点之间设置的梯形电阻；以及从该梯形电阻的某个节点取出电位的选择单元，

所述切换开关电路根据所述寄存器的上位侧的多个比特位的值决定连接状态，在第一期间对所述多个加权电容的另一端子施加输入模拟电压，在第二期间根据所述第一寄存器的值对所述多个加权电容的另一端子施加所述第一基准电压或第二基准电压，

所述选择单元根据所述寄存器的下位侧的多个比特位的值决定取出的电位，通过所述切换开关电路，将通过该选择单元取出的电位在所述第二期间施加在所述多个加权电容中电容值最小的电容的端子上，

在所述第一比较点移位电路以及第二比较点移位电路中通过所述第一切换开关以及所述第二切换开关切换的电压，被从所述本地DA变换电路的所述梯形电阻的某个节点取出。

通过上述那样用电容阵列和梯形电阻构成本地DA变换电路，在AD变换电路的变换比特位数大的情况下也可以抑制本地AD变换电路的电路规模的增大，并且可以将本地DA变换电路的梯形电阻作为在比较点移位电路中使用的切换电压的生成单元来共用，因此可以抑制电路规模的增大。

另外，理想的是，所述比较电路具有CMOS反相器来作为所述放大级，并且具有在各CMOS反相器的输入输出端子间分别设置的开关元件、和在所述CMOS反相器间设置的耦合电容，

在第一期间，使所述开关元件处于接通状态，在采样电容的一个端子上施加相当于所述CMOS反相器的逻辑阈值的电压，以该电压为基准取入输入模拟电压，

在第二期间，将与所述输入模拟电压与所述比较电压的电位差相对应的电荷充入所述采样电容，并且使所述开关元件处于断开状态，通过所述CMOS反相器放大所述采样电容的电位。

由此，与使用把构成电路的元件数多的差动放大电路用作放大级的比较电路的情况相比，可以减小电路的占用面积并且可以高速地进行变换动作。

另外，可以是，所述比较电路具有差动放大电路来作为所述放大级，并且具有在各差动放大电路的输入输出端子间或在输入端子与恒定电位点之间分别设置的开关元件、和在所述差动放大电路间设置的耦合电容，

在第一期间，使所述开关元件处于接通状态，在采样电容中取入输入模拟电压，

在第二期间，使所述开关元件处于断开状态，通过所述差动放大电路来对被取入所述采样电容的所述输入模拟电压与来自所述本地DA变换电路的比较电压的电位差进行放大。

通过如上所述那样用差动放大电路构成比较电路的放大级，与用CMOS反相器构成的情况相比，可以进行更高精度的变换。因此，可以如下那样进行区分：在设计精度优先的AD变换电路的情况下，使用作为放大级而具有差动放大电路的比较电路，在设计将高速化或低成本化优先的AD变换电路的情况下，使用作为放大级而具有CMOS反相器的比较电路。

发明效果

根据本发明具有以下效果：在逐次比较型AD变换电路中，不延长变换所需的时间就能够减少错误的比较判定，使变换精度提高。

附图说明

图1是表示本发明的逐次比较型AD变换电路的一个实施方式的电路结构图。

图2是表示构成实施方式的AD变换电路的比较电路的放大级的变形例的电路结构图。

图3是将实施方式的AD变换电路中的第(n-1)比特位的比较动作和第(n-2)比特位的比较动作的部分取出进行表示的动作说明图。

图4是表示在实施方式的AD变换电路中进行了AD变换时的变换动作中的本地DAC的输出电压的变化的一例的说明图。

图5是以4比特位AD变换为例对表示实施方式的AD变换电路中的各比特位的比较结果的代码的处理方法进行表示的说明图。

图6是表示在实施方式的AD变换电路中第一次判定结果变为(1，0)时的AD变换的进展情况的变换说明图。

图7是表示在实施方式的AD变换电路中第一次判定结果变为(0，1)时的AD变换的进展情况的变换说明图。

图8是表示在实施方式的AD变换电路中第一次判定结果变为(0，0)时的AD变换的进展情况的变换说明图。

图9是表示本发明的逐次比较型AD变换电路的第二实施方式的电路结构图。

图10是表示本发明的AD变换电路中的斩波型比较器的另一实施例的电路结构图。

图11是表示比较器的放大级使用了差动放大电路的第二实施例的电路结构图。

图12是表示比较器的放大级使用了差动放大电路的第三实施例的电路结构图。

图13是表示比较器的放大级使用了差动放大电路的第三实施例的变形例的电路结构图。

图14是表示具备斩波型比较器的现有的AD变换电路的结构例的电路结构图。

图15A是表示现有的一般的AD变换电路的变换的动作原理的动作说明图。

图15B是表示现有的一般的AD变换电路中发生误判定时的变换的情况的动作说明图。

具体实施方式

以下，根据附图说明本发明的优选实施方式。

图1表示本发明的逐次比较型AD变换电路的一个实施方式。图1所示的AD变换电路具备：对输入到模拟输入端子的模拟输入Vin和施加到基准电压端子的比较电压Vref交替进行采样并保存(保持する)差电压的采样/保存(sample·hold)电路11；放大通过该采样/保存电路11采样的差电压的斩波型比较器12；依次取入该斩波型比较器12的输出的逐次比较寄存器13；以及本地DA变换电路14，其内部的开关根据从该寄存器13输出的信号进行切换，由此将对寄存器13的输出代码进行DA变换所得的电压作为比较电压Vref，向上述采样/保存电路11输出。

采样/保存电路11由：通过采样时钟φs和与其反相的时钟/φs互补地接通、断开的一对采样用开关SS1、SS2；和在该开关SS1、SS2的连接节点与上述斩波型比较器12的输入端子之间连接的采样电容Cs构成。

另外，斩波型比较器12由以下各部构成：将3个CMOS反相器INV1、INV21、INV31经由耦合电容C21、C31级联连接，针对各个反相器设置将输入输出端子间短路的开关S1、S21、S31，并且在第二级的反相器INV21的输入侧连接了比较点移位电路CPS1的第一比较器部CMP1；共用初级的反相器INV1，在其后级经由耦合电容C22、C32级联连接两个CMOS反相器INV22、INV32，并且在反相器INV22的输入侧连接了比较点移位电路CPS2的第二比较器部CMP2；和逻辑电路部LG。并且，第一和第二比较器部CMP1、CMP2的输出被提供给逻辑电路部LG，逻辑电路部LG根据两个输出生成比较点移位电路CPS1、CPS2的控制信号。

上述各CMOS反相器如图2所示，可以使用在输入端子和输出端子之间连接反馈电容Cf来使CMOS反相器INVi具有增益的CMOS反相器。

在上述比较器部CMP1中，在采样期间将开关S1、S21、S31接通，将反相器INV1、INV21、INV31的输入输出短路，由此，各反相器的输入电位和输出电位成为与其逻辑阈值VLT相等的电位。因此，在采样/保存电路11中，通过采样时钟φs将输入端子侧的开关SS1设为接通状态时，在采样电容Cs中以VLT为基准对输入模拟电压Vin进行采样。即，在Cs中充入与VLT和Vin的电位差对应的电荷。另外，在耦合电容C21、C31中充入各反相器的逻辑阈值的差分电压(VLT21-VLT1)、(VLT31-VLT21)。比较器部CMP2的反相器INV22和INV32将输入输出端子间的开关S22、S32接通，同样在耦合电容C22、C32中充入各反相器的逻辑阈值的差分电压。

在比较判定时(保存(hold)期间)，在采样/保存电路11中通过采样时钟/φs将参考侧的开关SS2设为接通状态。由此，在采样电容Cs中剩余与输入模拟电压Vin和比较电压Vref的电位差(Vref-Vin)对应的电荷。另外，在比较器12中通过φs将开关S1、S21、S31断开，反相器INV1、INV21、INV31的输入输出间被切断，由此，各反相器作为放大器来动作，输出根据输入电位而变化。

并且，此时经由采样电容Cs向初级的反相器INV1的输入端子传递了电位差(Vref-Vin)，在第一比较器部CMP1中，该电位差通过反相器INV1、INV21、INV31被逐步放大。另外，在第二比较器部CMP2中也同样地通过反相器INV1、INV22、INV32逐步将该电位差放大。其结果，在反相器INV31和INV32的输出中表现出比较输入模拟电压Vin和比较电压Vref所得的结果。

在该实施方式中，比较点移位电路CPS1包括：在反相器INV21的输入端子上连接了一个端子的电容CS1；和连接在该电容的另一端子上、能够切换为预定的基准电压Vref0和Vref1的开关SW11。另外，比较点移位电路CPS2包括：在反相器INV22的输入端子上连接了一个端子的电容CS2；和连接在该电容的另一端子上、能够切换为预定的基准电压Vref0和Vref2的开关SW12。电容CS1和CS2彼此相同，例如可以与构成本地DA变换电路14的加权电容中的最小的电容为相同电容值。

开关SW11和SW12进行电压的切换动作，以便向CS1、CS2施加在互相相反的方向上变化的电压。即，控制切换开关SW11、SW12和施加电压，以便最初施加相同的电压基准电压Vref0，此后对一方施加比Vref0高的电压Vref1，对另一方施加比Vref0低的电压Vref2。而且，与采样时钟φs同步地进行开关SW11和SW12的切换、即基准电压的切换。此外，可以最初不施加相同的电压基准电压Vref0而施加不同的电压Vref1、Vref2，此后，对一方施加比最初施加的电压Vref1高的电压Vref1’，对另一方施加比Vref2低的电压Vref2’。

如上所述，在比较点移位电路CPS1中，在采样时和比较动作时，将对电容CS1的端子施加的电压如Vref0→Vref1那样向升高的方向切换，另一方面，在比较点移位电路CPS2中，将对电容CS2的端子施加的电压如Vref0→Vref2那样向下降的方向切换，由此，通过比较点移位电路CPS1从电容C21中取出电荷，通过比较点移位电路CPS2向电容C22注入电荷。其结果，分别输出与在比较点移位电路CPS1中将比较电压(比较点)变更为Vref+ΔV1、在比较点移位电路CPS2中将比较点变更为Vref-ΔV2来进行比较时等同的判定结果。

将根据施加电压的变化ΔVref1(＝Vref1-Vref0)、ΔVref2(＝Vref0-Vref2)通过各电容CS1、CS2注入的电荷与电容C21、C22进行分配而变化的电压除以反相器INV1的增益A1，由此上述比较点的变化量ΔV1、ΔV2可以作为输入换算值来表示，如下式这样。

ΔV1＝CS1/(C21+CS1)×ΔVref1/A1

ΔV2＝CS2/(C22+CS2)×ΔVref2/A1

在具有n比特位的分辨率的AD变换电路中，在第k比特位的比较动作时，通过设定ΔVref1、ΔVref2或CS1、CS2以使满足ΔV1、ΔV2≤FS/2ⁿ*2^(k-2)，得到误判定少的变换结果。此外，FS是可进行AD变换的电压范围FSR(FullScale Range)的上限和下限的电位差。如图1的实施方式那样，当电容CS1、CS2的值固定时，在每次比较动作时使切换前后的电压差ΔVref1、ΔVref2变化即可。但是，不需要每次减小ΔV，只要满足ΔV≤FS/2ⁿ*2^(k-2)，到最后可以是相同的值，也可以不连续地减小。通过减少使ΔV变化的次数，能够在减小电路的面积的同时简化控制。

在此，使用图3说明本实施方式的斩波型比较器12的动作原理。在图3中取出第(n-1)比特位的比较动作和第(n-2)比特位的比较动作的部分来表示。如该图所示，在本实施方式中，避开本来的比较点、即避开仅具有1个比较器部的情况下设定的比较点，向其上下移动来设定两个比较点。并且，随着比较的次数的增加，比较点的移动量变得越小。如前所述，也可以代替每次减小ΔV，而设定ΔV使得满足ΔV≤FS/2ⁿ*2^(k-2)，到最后使用相同的值，或者不连续地减小。

而且，根据输入的电压范围，例如用(1，0)、(0，1)、(0，0)这三种代码来表示判定结果。因此，在图1的逻辑电路部LG中设置了根据比较器部CMP1和CMP2的输出生成上述三种代码的由逻辑门等构成的变换电路。变换电路当比较器部CMP1、CMP2的输出为1，1时生成(1，0)代码，当CMP1、CMP2的输出为0，1时生成(0，1)代码，当CMP1、CMP2的输出为0、0时生成(0，0)代码。这种电路可以通过AND门和异或门等实现。比较点始终将比较器部CMP2设为低，CMP1、CMP2的输出不会为1，0，因此可以不考虑与该情况对应的代码。

然后，当第(n-2)比特位的比较动作时，根据表示第(n-1)比特位的判定结果的3种代码，当其为(1，0)时，像(1)那样进行将比较点都向高的方向移动后的比较。另外，当第(n-1)比特位的判定结果为(0，1)时，像(2)那样进行将比较点向接近的方向移动后的比较，当判定结果为(0，0)时，像(3)那样进行将比较点都向低的方向移动后的比较。即，根据前一次的比较动作的判定结果(代码)，在(1)、(2)、(3)的某个范围内进行接下来的比较动作。

图4表示按照上述原理进行了AD变换的情况下的变换动作过程中的本地DAC的输出电压的变化的一例。该图对应于表示使用现有的斩波型比较器在本来的比较点进行AD变换时的本地DAC的输出电压的变化的图16(B)，当比较图4和图16(B)时可知，当应用进行避开了本来的比较点的比较的本实施方式时，当输入电压Vin的电位接近本来的比较点时难以发生上位比特位的误判定，最终得到错误少的变换结果。

此外，通过重复上述那样的比较所得到的结果(3种2比特位代码)如图5所示，通过每次移动1位来相加并对最下位比特位进行舍去等处理，从而可以得到本来的AD变换结果。因此，在图1的逻辑电路部LG中设置了由比特位移位器(移位寄存器)、加法器等构成的运算电路。最下位比特位的处理不限于舍去，也可以进位。图5的运算结果被存储在逐次比较寄存器13中。当将AD变换电路安装在具有CPU的微型处理器那样的LSI中时，可以通过CPU进行上述运算。

图6表示在应用了上述实施方式的5比特位的AD变换电路中，第1次的判定中生成了(1，0)代码的情况下的此后的比较动作的迁移的可能性，图7表示在第1次的判定中生成了(0，1)代码的情况下的此后的比较动作的迁移的可能性，图8表示在第1次的判定中生成了(0，0)代码的情况下的此后的比较动作的迁移的可能性。第5次的判定结果中的虚线表示的箭头对应于生成了(0，1)代码的情况，意味着进行图5那样的舍去等处理。

如上所述，根据本实施方式的AD变换电路，通过在图15的现有的斩波型比较器(相当于第一比较器部)上追加由两个反相器和用于AC耦合的两个电容元件构成的第二比较器部、以及针对各个比较器部而设置的比较点移位电路，具有不延长变换时间就能得到高精度的AD变换结果的效果。

另外，在两个比较器部中共用初级的反相器INV1，因此是在两个比较器部的输出之间难以产生误差的结构，并且追加的电路规模很小，可以避免大幅度的成本上升。

而且，在上述实施方式中说明了随着比较的次数增多比较点的移动量变小的情况，但是也可以设定ΔVref1、ΔVref2或CS1、CS2，或者设定ΔVref1、ΔVref2和CS1、CS2，以便在满足ΔVk≤FS/2ⁿ*2^(k-2)的条件的同时，如ΔVk＝ΔVk-1＝ΔVk-2......那样在多个比特位的比较中使比较点的移动量相同，由此可以减少构成比较点移位电路的元件数，减小面积。

图9表示本发明的逐次比较型AD变换电路的第二实施方式。该实施方式作为本地DA变换电路而使用组合了电荷分配型和电阻分压型的DA变换电路，并且将在比较点移位电路CPS1、CPS2中对电容CS1、CS2施加的基准电压Vref0、Vref1、Vref2从通过本地DA变换电路14的梯形电阻RLD分压而得到的电压取出来进行使用。

图9的本地DA变换电路14具有：包含具有2的n次幂的加权的加权电容C0、C1、......Cn-1的电容阵列；以及由串联形态的电阻R1～Rn构成的梯形电阻RLD。电阻R1～Rn通常被设定为相同电阻值。加权电容C0、C1、......Cn-1的一个端子被共同连接，并与比较器12的第一级的反相器INV1的输入端子连接。

在加权电容C0、C1、......Cn-1中C1、......Cn-1的另一端子上，通过切换开关SW1～SWn-1可以施加基准电压Vref_h、Vref_1或者输入电压Vin的某一个。另外，在加权电容C0的另一端子上，通过切换开关SW0可以施加梯形电阻RLD的选择电压或输入电压Vin的某一个。此外，将加权电容C0、C1、......Cn-1合并而得的电容相当于图1中的采样电容Cs。基准电压Vref_1可以使用接地电位。

虽未图示，但在梯形电阻RLD中设置了取出该梯形电阻的各节点的电位的开关。在该实施方式中，上述切换开关SW0～SWn-1由逐次比较寄存器13的上位侧的比特位控制，梯形电阻的开关由寄存器13的下位侧的比特位控制。具体来说，根据寄存器13的下位侧的比特位使用梯形电阻RLD的电位时，将梯形电阻的开关中的某一个开关设为接通状态，切换开关SW0～SWn-1中仅SW0动作，SW1～SWn-1不动作。

另外，当使用加权电容C0、C1、......Cn-1时，基准电压Vref_h或Vref_1经由切换开关SW0被传递到电容C0。SW1～SWn-1在采样时与Vin的输入端子连接，在比较判定时根据寄存器13的上位侧的比特位与基准电压Vref_h或Vref_1连接。

上述切换开关SW0～SWn-1根据逐次比较寄存器13的值和采样时钟来决定连接端子。在图9中表示了各开关的采样期间中的状态，切换开关SW0～SWn-1全部与输入电压Vin侧连接，在对应的加权电容C0、C1、......Cn-1的另一端子上施加输入电压Vin，充入与Vin对应的电荷。另外，切换开关SW11和SW12与从梯形电阻RLD将中间的电压(图中为相同的电压)施加到电容CS1、CS2的一侧连接。

当成为比较判定期间(保存期间)时，切换开关SW1～SWn-1根据此时的逐次比较寄存器的值，与Vref_h或Vref_1的某一方连接。另外，切换开关SW0是梯形电阻RLD的选择电压，根据逐次比较寄存器的值决定选择哪个节点的电压。而且，切换开关SW11被切换到高电压侧，SW12被切换到低电压侧。

在本地DA变换电路中，在比较判定期间，通过对加权电容C0、C1、......Cn-1的另一端子施加Vref_h和Vref_1中的某个基准电压，剩余与所施加的电压和刚刚之前施加的输入电压Vin的电位差对应的电荷，其在C0、C1、......Cn-1间被分配，在公共连接节点上产生的电压被提供给作为比较器的反相器INV1的输入端子。

在比较器中，在采样期间开关S1被接通，将反相器INV1的输入输出短路，由此，输入电位和输出电位变为与反相器的逻辑阈值VLT相等的电位。由此，在加权电容C0、C1、......Cn-1中以VLT为基准对输入模拟电压Vin进行采样。即，充入与VLT和Vin的电位差对应的电荷。

在比较判定时如前所述，在本地DAC中，切换开关SW0～SWn-1根据寄存器13的值与基准电压Vref_h或Vref_1连接。由此，对反相器INV1的输入端子供给与刚刚之前采样的输入模拟电压和根据切换开关SW0～SWn-1的状态决定的比较电压的电位差相对应的电位。并且，此时开关S1被断开，反相器INV1的输入端子和输出端子分离，因此，反相器作为放大器而工作，将输入电位放大后输出。

在电阻分压型DA变换部中，在梯形电阻RLD的一个端子上施加基准电压Vref_h，另外，在梯形电阻RLD的另一个端子上施加基准电压Verf_1，将以电阻比将它们的电位差分压而得的某个电压，通过用逐次比较寄存器13的下位侧的比特位控制的开关取出。

如上所述，例如在10比特位的DA变换电路中，在仅为电荷分配型时需要最小电容C0的2¹⁰倍(约1000倍)的电容，通过将电阻分压型与电荷分配型组合，仅设置C0的2⁵倍(32倍)的电容和32个电阻即可，具有在面积方面有利的优点。

而且，在该实施方式中，用开关SW11、SW12选择通过梯形电阻RLD生成的某个电压，并使其施加在比较点移位电路CPS1、CPS2的电容CS1、CS2的一个端子上，因此不需要仅为了比较点移位电路CPS1、CPS2而设置图1的生成基准电压Vref0、Vref1、Vref2的电路，具有能够减小面积的优点。

在图9的实施方式中，表示了用开关SW11、SW12选择通过梯形电阻RLD分压而得的某个电压，并使其施加在比较点移位电路CPS1、CPS2的电容CS1、CS2的一个端子上那样的构成，但是，也可以用开关SW11、SW12不选择分压后的电压而选择分压前的电压Vref_h、Vref_1并施加在CS1、CS2的一个端子上。在这种情况下，开关SW11像Vref_1→Vref_h那样进行切换，开关SW12像Vref_h→Vref_1那样进行切换即可。这种切换方式也可以应用于本地DA变换电路不具有梯形电阻、而是仅由加权电容和切换开关构成的电路的情况。

接着，说明上述各实施方式的AD变换电路中的斩波型比较器的其它实施例。图10～图13是代替构成斩波型比较器的放大级的CMOS反相器而使用差动放大电路的实施例。

其中，图10是作为放大级，代替CMOS反相器而使用了单端(single end)的差动放大电路的比较器的例子，表示了采样/保存电路11和比较器12中的第一比较器部CMP1的初级和第二级的放大级，省略了第三级的放大级、第二比较器部CMP2和逻辑电路部LG的图示。

在该实施例的比较器中，在初级的差动放大电路AMP1的反相输入端子上连接采样电容Cs的一个端子，在同相输入端子上施加了预定的基准电压Vref3。另外，在差动放大电路AMP1的输出端子上经由耦合电容C21连接了第二级的差动放大电路AMP2的反相输入端子，在该差动放大电路AMP2的同相输入端子上施加了与AMP1相同的基准电压Vref3。

并且，在各差动放大电路AMP1、AMP2的输出端子和反相输入端子之间分别连接了输入输出短路用的开关S1、S21。而且，在第二级的差动放大电路AMP2的反相输入端子上连接了由电容Cs1和切换开关SW11构成的比较点移位电路CPS1。虽未图示，但在第二比较器部CMP2中也同样。

上述基准电压Vref3只要是恒定电压则可以是任何电压。在采样电容Cs中以该恒定电压Vref3为基准对输入电压进行采样。比较点移位电路CPS1控制切换开关SW11以便在采样时对电容Cs1施加电压Vref0，在比较时施加比Vref0高的电压Vref1来移动比较点。

虽未图示，但在第二比较器部(CMP2)中这样进行动作：将比较点移位电路(CPS2)从电压Vref0切换到比其低的电压Vref2，使比较点向与第一比较器部相反的方向移位。如上所述，通过用差动放大电路构成比较器12的放大级，与通过CMOS反相器构成的所述实施方式相比能够进行更高精度的变换。

图11表示作为比较器12的放大级而使用差动放大电路的另一实施例。在图10的实施例中，将比较点移位电路CPS1连接在第二级的差动放大电路AMP2的反相输入端子上，与之相对，在该实施例中将CPS1连接在了AMP2的同相输入端子上。另外，为了在采样时将基准电压Vref3施加在差动放大电路AMP2的反相输入端子上并在比较时分离，设置了输入开关SS3。比较点移位电路CPS1与图10的实施例相反，这样控制切换开关SW11：在采样时施加电压Vref0，在比较时施加比其低的电压Vref2。

图12表示作为比较器12的放大级而使用差动放大电路，并且构成为全差动型的比较器的实施例。在该实施例中，在第二级的差动放大电路AMP2的反相输入端子和同相输入端子上分别连接了比较点移位电路CPS1a和CPS1b。比较点移位电路CPS1a这样控制切换开关SW11a：在采样时施加电压Vref0，在比较时施加比其高的电压Vref1。比较点移位电路CPS2与CPS1相反而这样控制切换开关SW11b：在采样时施加电压Vref0，在比较时施加比其低的电压Vref2。

图13表示图12的实施例的比较器12的变形例。该变形例中，在差动放大电路AMP1、AMP2的各输入端子和输出端子之间连接的开关S1a、S1b以及S21a、S21b的一个端子不与AMP1、AMP2的输出端子连接，而与施加了基准电压Vref3的恒定电位点连接。图12的实施例的比较器在差动放大电路的增益低或高的情况下都有效，与之相对，图13的变形例的比较器当应用于差动放大电路的增益低的情况时得到理想的结果。

此外，如图12以及图13所示，使用具有差动输出的差动放大电路的比较器在来自前级的信号不是差动信号而是单相信号时也可以应用。在该情况下，各差动放大电路的一个输入端子经由电容元件与接地电位那样的恒定电位连接并固定即可。另外，也可以将差动放大电路的一个输入端子分别经由电容元件与接地电位和电源电压连接。由此，对于在接地电位和电源电压上同样地施加的噪音，可以使差动放大电路的输入端子的电位稳定，得到噪音的影响小的输出。

以上，基于实施方式具体说明了本发明人做出的发明，但是本发明不限于上述实施方式。例如在上述实施方式中表示了将比较点移位电路CPS1、CPS2的电容CS1、CS2各设置一个的情况，但是也可以设置多个电容和切换开关，使要连接的电容构成为可变。

另外，在实施方式中表示了将放大级(CMOS反相器)级联连接了3级的比较器，但是也可以级联连接两个放大级，或者级联连接4个放大级。而且，在使用了差动放大电路的图10～图13中，在各差动放大电路的输入端子和输出端子之间，例如可以如图11或图12中用虚线所示那样，连接反馈电容Cf，使用能够调整增益的放大级。

产业上的可利用性

本发明可以用于具备斩波型比较器的AD变换电路。

符号说明

11 采样/保存电路

12 比较器

13 逐次比较寄存器

14 本地DA变换电路

LG 逻辑电路

CMP1 第一比较器部(第一比较部)

CMP2 第二比较器部(第二比较部)

INV CMOS反相器(放大级)

AMP差动放大电路(放大级)

CPS1、CPS2比较点移位电路

SS1、SS2采样用开关

S1、S21、S31、S22、S32短路用开关

Cs采样电容

C21、C31、C22、C32耦合电容

RLD梯形电阻

C0～Cn-1加权电容

SW0～SWn-1切换开关

Claims (12)

1.一种逐次比较型AD变换电路，其具备：比较电路，其具有经由耦合电容级联连接的多个放大级，该比较电路判定输入模拟电压和比较电压的大小；寄存器，其顺次取入该比较电路的判定结果并保存该判定结果；以及本地DA变换电路，其将该寄存器的值变换为电压，生成所述比较电压，所述逐次比较型AD变换电路的特征在于，

所述比较电路具备：

第一比较部以及第二比较部，其共用所述多个放大级中的初级的放大级，第一比较部在其后级具有经由耦合电容连接的第一放大级，第二比较部在其后级具有经由耦合电容连接的第二放大级；

第一比较点移位电路和第二比较点移位电路，第一比较点移位电路与所述第一放大级的输入端子连接，第二比较点移位电路与所述第二放大级的输入端子连接；以及

逻辑电路部，其根据所述第一比较部的输出以及第二比较部的输出生成预定的代码，并对所生成的代码进行运算处理来生成在所述寄存器中存储的值，

所述第一比较点移位电路以及第二比较点移位电路这样进行动作：当通过所述第一比较部以及第二比较部分别放大所述输入模拟电压和所述比较电压的电位差时，使所述比较电压向互相相反的方向移动预定量。

2.根据权利要求1所述的逐次比较型AD变换电路，其特征在于，

由所述逻辑电路部生成的所述预定的代码设定有3种，

在生成了第一代码时，在下一次的比较动作时所述本地DA变换电路生成比前一次的比较动作时的比较电压高的电压，在生成了第二代码时，在下一次的比较动作时所述本地DA变换电路生成与前一次的比较动作时的比较电压相同的电压，在生成了第三代码时，在下一次的比较动作时所述本地DA变换电路生成比前一次的比较动作时的比较电压低的电压。

3.根据权利要求1或2所述的逐次比较型AD变换电路，其特征在于，

所述第一比较点移位电路以及第二比较点移位电路具备：分别在所述第一放大级的输入端子和所述第二放大级的输入端子上连接了一个端子的第一电容以及第二电容；以及切换在所述第一电容的另一端子上施加的电压的第一切换开关和切换在所述第二电容的另一端子上施加的电压的第二切换开关，所述第一切换开关以及所述第二切换开关切换的电压的方向不同。

4.根据权利要求3所述的逐次比较型AD变换电路，其特征在于，

若将AD变换电路的分辨率设为n比特位，将可进行AD变换的电压范围的上限和下限的电位差设为FS，将通过所述第一比较点移位电路以及第二比较点移位电路移动的所述比较电压的移动量设为ΔV，则当第k比特位的比较动作时，改变切换电压或改变所述第一电容以及第二电容的电容值，以便满足ΔV≤FS／2ⁿ*2^（k-2)。

5.根据权利要求3所述的逐次比较型AD变换电路，其特征在于，

若将AD变换电路的分辨率设为n比特位，将可进行AD变换的电压范围的上限和下限的电位差设为FS，将通过所述第一比较点移位电路以及第二比较点移位电路移动的所述比较电压的移动量设为ΔV，则当第k比特位的比较动作时，改变切换电压以及所述第一电容和第二电容的电容值，以便满足ΔV≤FＳ／2ⁿ*2^（k-2)。

6.根据权利要求4或5所述的逐次比较型AD变换电路，其特征在于，

所述本地DA变换电路具备：电容阵列，其包含多个加权电容，该多个加权电容各自的一个端子共同连接在所述比较电路的输入端子上；以及切换开关电路，其能够在所述多个加权电容的另一端子上分别施加输入模拟电压或第一基准电压或第二基准电压，

所述本地DA变换电路具备：在施加所述第一基准电压的第一节点和施加所述第二基准电压的第二节点之间设置的梯形电阻；以及从该梯形电阻的某个节点取出电位的选择单元，

所述切换开关电路根据所述寄存器的上位侧的多个比特位的值决定连接状态，在第一期间对所述多个加权电容的另一端子施加输入模拟电压，在第二期间根据所述寄存器的值对所述多个加权电容的另一端子施加所述第一基准电压或第二基准电压，

所述选择单元根据所述寄存器的下位侧的多个比特位的值决定取出的电位，通过所述切换开关电路，将通过该选择单元取出的电位在所述第二期间施加在所述多个加权电容中电容值最小的电容的端子上，

在所述第一比较点移位电路以及第二比较点移位电路中通过所述第一切换开关以及所述第二切换开关切换的电压，被从所述本地DA变换电路的所述梯形电阻的某个节点取出。

7.根据权利要求1-2、4-5中任意一项所述的逐次比较型AD变换电路，其特征在于，

所述比较电路，具有CMOS反相器来作为所述放大级，并且具有在各CMOS反相器的输入输出端子间分别设置的开关元件、和在所述CMOS反相器间设置的耦合电容，

在第一期间，使所述开关元件处于接通状态，在采样电容的一个端子上施加相当于所述CMOS反相器的逻辑阈值的电压，以该电压为基准取入输入模拟电压，

在第二期间，将与所述输入模拟电压与所述比较电压的电位差相对应的电荷充入所述采样电容，并且使所述开关元件处于断开状态，通过所述CMOS反相器放大所述采样电容的电位。

8.根据权利要求3所述的逐次比较型AD变换电路，其特征在于，

所述比较电路，具有CMOS反相器来作为所述放大级，并且具有在各CMOS反相器的输入输出端子间分别设置的开关元件、和在所述CMOS反相器间设置的耦合电容，

在第一期间，使所述开关元件处于接通状态，在采样电容的一个端子上施加相当于所述CMOS反相器的逻辑阈值的电压，以该电压为基准取入输入模拟电压，

在第二期间，将与所述输入模拟电压与所述比较电压的电位差相对应的电荷充入所述采样电容，并且使所述开关元件处于断开状态，通过所述CMOS反相器放大所述采样电容的电位。

9.根据权利要求6所述的逐次比较型AD变换电路，其特征在于，

所述比较电路，具有CMOS反相器来作为所述放大级，并且具有在各CMOS反相器的输入输出端子间分别设置的开关元件、和在所述CMOS反相器间设置的耦合电容，

在第一期间，使所述开关元件处于接通状态，在采样电容的一个端子上施加相当于所述CMOS反相器的逻辑阈值的电压，以该电压为基准取入输入模拟电压，

在第二期间，将与所述输入模拟电压与所述比较电压的电位差相对应的电荷充入所述采样电容，并且使所述开关元件处于断开状态，通过所述CMOS反相器放大所述采样电容的电位。

10.根据权利要求1-2、4-5中任意一项所述的逐次比较型AD变换电路，其特征在于，

所述比较电路，具有差动放大电路来作为所述放大级，并且具有在各差动放大电路的输入输出端子间或在输入端子与恒定电位点之间分别设置的开关元件、和在所述差动放大电路间设置的耦合电容，

在第一期间，使所述开关元件处于接通状态，在采样电容中取入输入模拟电压，

在第二期间，使所述开关元件处于断开状态，通过所述差动放大电路来对被取入所述采样电容的所述输入模拟电压与来自所述本地DA变换电路的比较电压的电位差进行放大。

11.根据权利要求3所述的逐次比较型AD变换电路，其特征在于，

所述比较电路，具有差动放大电路来作为所述放大级，并且具有在各差动放大电路的输入输出端子间或在输入端子与恒定电位点之间分别设置的开关元件、和在所述差动放大电路间设置的耦合电容，

在第一期间，使所述开关元件处于接通状态，在采样电容中取入输入模拟电压，

在第二期间，使所述开关元件处于断开状态，通过所述差动放大电路来对被取入所述采样电容的所述输入模拟电压与来自所述本地DA变换电路的比较电压的电位差进行放大。

12.根据权利要求6所述的逐次比较型AD变换电路，其特征在于，

所述比较电路，具有差动放大电路来作为所述放大级，并且具有在各差动放大电路的输入输出端子间或在输入端子与恒定电位点之间分别设置的开关元件、和在所述差动放大电路间设置的耦合电容，

在第一期间，使所述开关元件处于接通状态，在采样电容中取入输入模拟电压，

在第二期间，使所述开关元件处于断开状态，通过所述差动放大电路来对被取入所述采样电容的所述输入模拟电压与来自所述本地DA变换电路的比较电压的电位差进行放大。

Images