JP6717471B2 - 逐次比較型ad変換装置 - Google Patents
逐次比較型ad変換装置 Download PDFInfo
- Publication number
- JP6717471B2 JP6717471B2 JP2016147004A JP2016147004A JP6717471B2 JP 6717471 B2 JP6717471 B2 JP 6717471B2 JP 2016147004 A JP2016147004 A JP 2016147004A JP 2016147004 A JP2016147004 A JP 2016147004A JP 6717471 B2 JP6717471 B2 JP 6717471B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- input
- voltage
- power supply
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 123
- 238000006243 chemical reaction Methods 0.000 claims description 92
- 239000003990 capacitor Substances 0.000 claims description 39
- 238000005070 sampling Methods 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 13
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Q=2CS(VREF−VIN)=CS(VCn−VH)+CS(VCn−VL)
であり、
VCn=(VH+VL)/2+VREF−VIN
となる。
ΔCP=2×CP×VFP/(VH−VL)
であることが好ましい。これにより、第1の蓄電部の容量および第2の蓄電部の容量を調節して、VFPを所望の値に設定することができる。
ΔCP=2×CP×VFP/(VH−VL)
であることが好ましい。これにより、第1の蓄電部の容量および第2の蓄電部の容量を調節して、VFPを所望の値に設定することができる。
以下、図面に基づいて、本発明の実施の形態について説明する。
図1乃至図9は、本発明の第1の実施の形態の逐次比較型AD変換装置を示している。
図1に示すように、本発明の第1の実施の形態の逐次比較型AD変換装置10は、基準電圧VREFを有するシングルエンド型入力のAD変換装置であり、容量がそれぞれCS、CS/21、・・・、CS/2n−1、CS/2n−1のn+1個のコンデンサ(nは2以上の整数)と、各コンデンサに対応して設けられたn+1個の切替スイッチS[n-1]、S[n-2]、・・・、S[0]、Sdと、比較部CMPとスイッチS1とを有している。
図1(b)に示すように、スイッチS1は、第1スイッチ回路11と第2スイッチ回路12と第1の蓄電部13と第2の蓄電部14と第3スイッチ回路15と第4スイッチ回路16とを有している。また、図2(a)に示すように、スイッチS1は、Deep−Nwellを利用して、Pwellの電位をマイナスにすることにより、内蔵するMOSトランジスタ(nMOSおよびpMOS)の基板電圧VPSをマイナスに設定している。具体的には、基板電圧VPSを、−VF=−(ΔV+VFP) [ここで、VFP>0]に設定している。
図4に示すように、スイッチS1は、入力電圧VINをサンプリングするサンプルモードのとき(スイッチS1がONの状態のとき)、第1スイッチ回路11のスイッチSW0aを電源電位VDDに、第2スイッチ回路12のスイッチSW1を電源電位VDDにしておく。これにより、サンプルモードのとき、基板電圧VPSが接地電位0Vとなり、共通端子Cnに基準電圧VREF(=VL=0V)が接続される。また、スイッチS1は、サンプルモードのとき、第3スイッチ回路15のスイッチSW0bを正側基準電圧VH(=VDD)にしておく。これにより、サンプルモードのとき、基板電圧VPSに接続された第1の蓄電部13および第2の蓄電部14の総電荷量が、QP=−2CPVHとなる。
−2CPVH=(CP+ΔCP)(VPS−VL)+(CP−ΔCP)(VPS−VH)
となり、基板電圧VPSが、
VPS=−VF=−(VH−VL)/2−ΔCP(VH−VL)/(2CP)
=−(ΔV+VFP)
となる。ここで、
ΔCP=2CPVFP/(VH−VL)=2CPVFP/VDD (1)
である。
逐次比較型AD変換装置10は、図2(b)に示すように、基準電圧VREFを負側基準電圧VL=0Vにすることにより、入力電圧VINをサンプリングするサンプルモードおよび比較部CMPにより逐次比較を行う電荷再分配モードのときの、基準電圧VREFに対する共通端子Cnの電位VCnが取り得る値の範囲を、(VH−VL)/2=ΔV(=VH/2=VDD/2)から、−(VH−VL)/2=−ΔV(=−VH/2=−VDD/2)までの範囲に下げることができる。このため、基準電圧VREFに対する共通端子Cnの電位VCnが取り得る値の範囲の下限の電位がマイナスになったときでも、誤作動等を起こすことなく、正常に作動することができる。また、電荷再分配モードのとき、スイッチS1の基板電圧VPSを、−ΔVよりもさらにVFP低いマイナスの電圧にすることができる。
アナログシュミレータを用いて、逐次比較型AD変換装置10の動作の検証を行った。アナログシュミレータは、シノプシス(Synopsys)社製「HSPICE」を用いた。検証により得られた、逐次比較型AD変換装置10の各種の性能を、表1に示す。なお、表1には、非特許文献1および非特許文献2に記載の12bitの逐次比較型AD変換装置の性能も示す。非特許文献1および2に記載の装置は、オーバーシュートやアンダーシュートに対する対策は行われていない。
電荷再分配モードのとき、図3に示す第1レベルシフト回路LS1のP10のゲート電圧は0V、P11のゲート電圧はVDD、N10のゲート電圧はVPS、N11のゲート電圧はVDDとなる。基板電圧VPSの取り得る最低電位は、−VF=−(ΔV+VFP)=−(VDD/2+VFP)であるため、P11のゲート−ドレイン間およびドレイン−ソース間、N10のゲート−ドレイン間およびドレイン−ソース間、N11のゲート−ソース間およびゲート−ドレイン間には、最大で(3/2)VDD+VFPの電圧がかかる。このため、例えば、VDD=3Vとすると、上記の最大の電圧は4.5V+VFPとなり、耐圧が3VのMOSトランジスタを使用することができず、耐圧が5Vのものを使用する必要がある。
第2レベルシフト回路LS2も、図5に示す第1レベルシフト回路LS1と同じものを使用することができるが、インバータIV3の入力にスイッチSW1が接続されているため、サンプルモードで、スイッチSW0bが負側基準電圧VL、スイッチSW1が電源電位VDD(図4の丸数字2〜3の期間)のとき、基板電圧VPSが−VF=−(ΔV+VFP)=−(VDD/2+VFP)になり、N14のゲート−ドレイン間およびドレイン−ソース間に、最大で(3/2)VDD+VFPの電圧がかかる。このため、例えば、VDD=3Vとすると、上記の最大の電圧は4.5V+VFPとなり、耐圧が3VのMOSトランジスタを使用することができず、耐圧が5Vのものを使用する必要がある。
図8に示すように、第4スイッチ回路16は、共通端子Cnと基準電圧VREF(=VL=0V)との間に、第3のMOSトランジスタPS1と直列に接続された第4のMOSトランジスタPS1aを有していてもよい。このとき、第4のMOSトランジスタPS1aは、ゲートに接地電位0Vが接続され、ドレインに共通端子Cnが接続され、ソースに第3のMOSトランジスタPS1のドレインが接続されている。
図10は、本発明の第2の実施の形態の逐次比較型AD変換装置30を示している。
図10に示すように、本発明の第2の実施の形態の逐次比較型AD変換装置30は、容量がそれぞれCS、CS/21、・・・、CS/2n−1、CS/2n−1のn+1個のコンデンサ(nは2以上の整数)と、各コンデンサに対応して設けられたn+1個の切替スイッチS[n-1]、S[n-2]、・・・、S[0]、Sdと、比較部CMPとスイッチS1とを有している。なお、以下の説明では、本発明の第1の実施の形態の逐次比較型AD変換装置10と同一の構成には同一の符号を付して、重複する説明を省略する。
図10(b)に示すように、スイッチS1は、第1スイッチ回路31と第2スイッチ回路32と第1の蓄電部33と第2の蓄電部34と第3スイッチ回路35と第4スイッチ回路36とを有している。また、スイッチS1は、下地がP基板の一般的なMOS構造により、内蔵するnMOSおよびpMOSの基板電圧VPSを高く設定している。具体的には、基板電圧VPSを、VF=ΔV+VFP [ここで、VFP>0]に設定している。
スイッチS1は、入力電圧VINをサンプリングするサンプルモードのとき(スイッチS1がONの状態のとき)、第1スイッチ回路31のスイッチSW0aを電源電位VDDに、第2スイッチ回路32のスイッチSW1を電源電位VDDにしておく。これにより、サンプルモードのとき、基板電圧VPSが電源電位VDDとなり、共通端子Cnに基準電圧VREF(=VH=VDD)が接続される。また、スイッチS1は、サンプルモードのとき、第3スイッチ回路35を負側基準電圧VL(=0V)にしておく。これにより、サンプルモードのとき、基板電圧VPSに接続された第1の蓄電部33および第2の蓄電部34の総電荷量が、QP=−2CPVLとなる。
−2CPVL=(CP+ΔCP)(VPS−VH)+(CP−ΔCP)(VPS−VL)
となり、基板電圧VPSは、
VPS=VF=(VH−VL)/2+ΔCP(VH−VL)/(2CP)
=ΔV+VFP
となる。ここで、
ΔCP=2CPVFP/(VH−VL)=2CPVFP/VDD (2)
である。
逐次比較型AD変換装置30は、基準電圧VREFを正側基準電圧VH=VDDにすることにより、入力電圧VINをサンプリングするサンプルモードおよび比較部CMPにより逐次比較を行う電荷再分配モードのときの、基準電圧VREFに対する共通端子Cnの電位VCnが取り得る値の範囲を、(VH−VL)/2+VDD=ΔV+VDD(=3VH/2=3VDD/2)から、VDD−(VH−VL)/2=VDD−ΔV(=VH/2=VDD/2)までの範囲に上げることができる。このため、基準電圧VREFに対する共通端子Cnの電位VCnが取り得る値の範囲の上限の電位が正側基準電圧VH(=VDD)よりも高くなったときでも、誤作動等を起こすことなく、正常に作動することができる。また、電荷再分配モードのとき、スイッチS1の基板電圧VPSが、ΔVよりもさらにVFP高い電圧にすることができる。
図11に示すように、逐次比較型AD変換装置10および逐次比較型AD変換装置30は、比較部CMPが、MOSトランジスタを有するチョッパ型比較器から成っていてもよい。この場合、チョッパ型比較器の一方の入力の基準電圧VREFを、それぞれ負側基準電圧VLまたは正側基準電圧VHとし、スイッチS2に含まれるMOSトランジスタの基板電圧を、スイッチS1の基板電圧VPSと等しくなるよう構成すればよい。
11 第1スイッチ回路
12 第2スイッチ回路
13 第1の蓄電部
14 第2の蓄電部
15 第3スイッチ回路
16 第4スイッチ回路
21 第1シフト部
22 第2シフト部
LS1 第1レベルシフト回路
LS2 第2レベルシフト回路
NS0 第1のMOSトランジスタ
NS1 第2のMOSトランジスタ
PS1 第3のMOSトランジスタ
PS1a 第4のMOSトランジスタ
S[n-1]、S[n-2]、・・・、S[0]、Sd 切替スイッチ
CMP 比較部
S1,SW0a,SW0b,SW1 スイッチ
P10〜P18 pMOSトランジスタ
N10〜N15 nMOSトランジスタ
IV1〜IV4 インバータ
NA1,Na2 NAND回路
30 逐次比較型AD変換装置
31 第1スイッチ回路
32 第2スイッチ回路
33 第1の蓄電部
34 第2の蓄電部
35 第3スイッチ回路
36 第4スイッチ回路
LS3 第1レベルシフト回路
LS4 第2レベルシフト回路
PS0 第1のMOSトランジスタ
Claims (25)
- 一端が共通端子に接続され、他端にそれぞれ入力電圧(VIN)と正側基準電圧(VH)と負側基準電圧(VL)とを選択的に入力可能に設けられたた複数のコンデンサと、前記共通端子の電位(VCn)と基準電圧(VREF)とを比較する比較部と、前記比較部の前段で、前記共通端子に対して前記基準電圧の入力をON/OFF可能に設けられたスイッチとを有する逐次比較型AD変換装置であって、
前記基準電圧は、{(VH+VL)/2}−ΔV [ここで、ΔV>0]であり、
前記スイッチは、MOSトランジスタを有し、前記入力電圧をサンプリングするとき、ONになって前記共通端子に前記基準電圧を入力するとともに、前記MOSトランジスタの基板電圧(VPS)が所定の電位(VS≦VREF)となり、前記比較部により逐次比較を行うとき、OFFになるとともに、前記基板電圧が、VS−(ΔV+VFP) [ここで、VFP>0]となるよう構成されており、
V FP は、前記比較部により逐次比較を行うとき、前記基板電圧が、前記共通端子が取り得る最低電位よりも小さくなるよう設定されており、
前記スイッチは、
前記入力電圧をサンプリングするとき、前記基板電圧を前記所定の電位にし、前記比較部により逐次比較を行うとき、前記基板電圧を前記所定の電位から開放するよう設けられた第1スイッチ回路と、
前記入力電圧をサンプリングするとき、前記共通端子に前記基準電圧を接続し、前記比較部により逐次比較を行うとき、前記共通端子への前記基準電圧の接続を解除するよう設けられた第2スイッチ回路と、
一端が前記基板電圧に接続され、他端が前記正側基準電圧に接続された第1の蓄電部と、
一端が前記基板電圧に接続され、前記第1の蓄電部よりも大きい容量を有する第2の蓄電部と、
前記入力電圧をサンプリングするとき、前記第2の蓄電部の他端に前記正側基準電圧を接続し、前記比較部により逐次比較を行うとき、前記第2の蓄電部の他端に前記負側基準電圧を接続するよう設けられた第3スイッチ回路とを有し、
前記第1スイッチ回路および前記第2スイッチ回路に、前記MOSトランジスタがそれぞれ1または複数含まれていることを
特徴とする逐次比較型AD変換装置。 - ΔV=(VH−VL)/2であり、前記基準電圧は前記負側基準電圧であることを特徴とする請求項1記載の逐次比較型AD変換装置。
- 前記所定の電位は前記負側基準電圧であることを特徴とする請求項2記載の逐次比較型AD変換装置。
- 前記負側基準電圧は0Vであることを特徴とする請求項1乃至3のいずれか1項に記載の逐次比較型AD変換装置。
- VL≧0V、ΔV=(VH+VL)/2であり、前記基準電圧は0Vであることを特徴とする請求項1記載の逐次比較型AD変換装置。
- 前記第1の蓄電部の容量を CP−ΔCP、前記第2の蓄電部の容量を CP+ΔCPとすると[ここで、CP>0、ΔCP>0]、
ΔCP=2×CP×VFP/(VH−VL)
であることを特徴とする請求項1乃至5のいずれか1項に記載の逐次比較型AD変換装置。 - 前記入力電圧のサンプリングの状態から前記比較部による逐次比較の状態に切り換えるとき、前記第1スイッチ回路、前記第3スイッチ回路、前記第2スイッチ回路の順に切り換えるよう構成されていることを特徴とする請求項1乃至6のいずれか1項に記載の逐次比較型AD変換装置。
- 前記第1スイッチ回路は、
所定の電源電位で稼働し、前記電源電位を入力したとき前記電源電位を出力し、接地電位を入力したとき前記基板電圧を出力するよう設けられた第1レベルシフト回路と、
ゲートに前記第1レベルシフト回路の出力が接続され、ドレインが前記所定の電位に接続され、ソースに前記基板電圧が接続された第1のMOSトランジスタとを有し、
前記入力電圧をサンプリングするとき、前記第1レベルシフト回路の入力を前記電源電位とし、前記比較部により逐次比較を行うとき、前記第1レベルシフト回路の入力を前記接地電位とするよう構成されていることを
特徴とする請求項1乃至7のいずれか1項に記載の逐次比較型AD変換装置。 - 前記第1レベルシフト回路は、
前記電源電位より低い低電源電位により稼働し、前記電源電位を入力したとき接地電位を出力し、接地電位を入力したとき前記低電源電位を出力するよう設けられたインバータ部と、
前記インバータ部の出力を入力とし、前記接地電位を入力したとき前記基板電圧を出力し、前記低電源電位を入力したとき前記低電源電位を出力するよう設けられた第1シフト部と、
前記第1シフト部の出力を入力とし、前記基板電圧を入力したとき前記電源電位を出力し、前記低電源電位を入力したとき前記基板電圧を出力するよう設けられた第2シフト部とを、
有することを特徴とする請求項8記載の逐次比較型AD変換装置。 - 前記第2スイッチ回路は、
所定の電源電位で稼働し、前記電源電位を入力したとき前記電源電位を出力し、接地電位を入力したとき前記基板電圧を出力するよう設けられた第2レベルシフト回路と、
ゲートに前記第2レベルシフト回路の出力が接続され、ドレインに前記共通端子が接続され、ソースに前記基準電圧が接続された第2のMOSトランジスタとを有し、
前記入力電圧をサンプリングするとき、前記第2レベルシフト回路の入力を前記電源電位とし、前記比較部により逐次比較を行うとき、前記第2レベルシフト回路の入力を前記接地電位とするよう構成されていることを
特徴とする請求項1乃至9のいずれか1項に記載の逐次比較型AD変換装置。 - 前記第2レベルシフト回路は、
前記電源電位より低い低電源電位により稼働し、前記電源電位を入力したとき接地電位を出力し、接地電位を入力したとき前記低電源電位を出力するよう設けられたインバータ部と、
前記インバータ部の出力を入力とし、前記接地電位を入力したとき前記基板電圧を出力し、前記低電源電位を入力したとき前記低電源電位を出力するよう設けられた第1シフト部と、
前記第1シフト部の出力を入力とし、前記基板電圧を入力したとき、前記第3スイッチ回路が前記第2の蓄電部の他端に前記正側基準電圧を接続している間は、前記電源電位を出力し、前記第3スイッチ回路が前記第2の蓄電部の他端に前記負側基準電圧を接続している間は、前記低電源電位を出力し、前記低電源電位を入力したとき前記基板電圧を出力するよう設けられた第2シフト部とを、
有することを特徴とする請求項10記載の逐次比較型AD変換装置。 - ゲートに前記第2レベルシフト回路の入力が接続され、ドレインに前記共通端子が接続され、ソースに前記基準電圧が接続された第3のMOSトランジスタを有し、前記入力電圧をサンプリングするとき、前記共通端子に前記基準電圧を接続し、前記比較部により逐次比較を行うとき、前記第2のMOSトランジスタと同期して、前記共通端子への前記基準電圧の接続を解除するよう設けられた第4スイッチ回路を有することを特徴とする請求項10または11記載の逐次比較型AD変換装置。
- ゲートに前記電源電位と前記低電源電位と接地電位とを選択的に接続可能であり、ドレインに前記共通端子が接続され、ソースに前記基準電圧が接続された第3のMOSトランジスタを有し、前記入力電圧をサンプリングするとき、前記第3スイッチ回路が前記第2の蓄電部の他端に前記正側基準電圧を接続している間は、前記ゲートに接地電位を接続して前記共通端子に前記基準電圧を接続し、前記第3スイッチ回路が前記第2の蓄電部の他端に前記負側基準電圧を接続している間は、前記ゲートに前記低電源電位を接続して前記共通端子に前記基準電圧を接続し、前記比較部により逐次比較を行うとき、前記第2のMOSトランジスタと同期して、前記ゲートに前記電源電位を接続して前記共通端子への前記基準電圧の接続を解除するよう設けられた第4スイッチ回路を有することを特徴とする請求項10または11記載の逐次比較型AD変換装置。
- 前記第4スイッチ回路は、前記共通端子と前記基準電圧との間に、前記第3のMOSトランジスタと直列に接続された第4のMOSトランジスタを有していることを特徴とする請求項12または13記載の逐次比較型AD変換装置。
- 一端が共通端子に接続され、他端にそれぞれ入力電圧(VIN)と正側基準電圧(VH)と負側基準電圧(VL)とを選択的に入力可能に設けられたた複数のコンデンサと、前記共通端子の電位(VCn)と基準電圧(VREF)とを比較する比較部と、前記比較部の前段で、前記共通端子に対して前記基準電圧の入力をON/OFF可能に設けられたスイッチとを有する逐次比較型AD変換装置であって、
前記基準電圧は、{(VH+VL)/2}+ΔV[ここで、ΔV>0]であり、
前記スイッチは、MOSトランジスタを有し、前記入力電圧をサンプリングするとき、ONになって前記共通端子に前記基準電圧を入力するとともに、前記MOSトランジスタの基板電圧(VPS)が所定の電位(VS≧VREF)となり、前記比較部により逐次比較を行うとき、OFFになるとともに、前記基板電圧が、VS+ΔV+VFP [ここで、VFP>0]となるよう構成されており、
V FP は、前記比較部により逐次比較を行うとき、前記基板電圧が、前記共通端子が取り得る最高電位よりも大きくなるよう設定されており、
前記スイッチは、
前記入力電圧をサンプリングするとき、前記基板電圧を前記所定の電位にし、前記比較部により逐次比較を行うとき、前記基板電圧を前記所定の電位から開放するよう設けられた第1スイッチ回路と、
前記入力電圧をサンプリングするとき、前記共通端子に前記基準電圧を接続し、前記比較部により逐次比較を行うとき、前記共通端子への前記基準電圧の接続を解除するよう設けられた第2スイッチ回路と、
一端が前記基板電圧に接続され、他端が前記負側基準電圧に接続された第1の蓄電部と、
一端が前記基板電圧に接続され、前記第1の蓄電部よりも大きい容量を有する第2の蓄電部と、
前記入力電圧をサンプリングするとき、前記第2の蓄電部の他端に前記負側基準電圧を接続し、前記比較部により逐次比較を行うとき、前記第2の蓄電部の他端に前記正側基準電圧を接続するよう設けられた第3スイッチ回路とを有し、
前記第1スイッチ回路および前記第2スイッチ回路に、前記MOSトランジスタがそれぞれ1または複数含まれていることを
特徴とする逐次比較型AD変換装置。 - ΔV=(VH−VL)/2であり、前記基準電圧は前記正側基準電圧であることを特徴とする請求項15記載の逐次比較型AD変換装置。
- 前記所定の電位は前記正側基準電圧であることを特徴とする請求項16記載の逐次比較型AD変換装置。
- 前記正側基準電圧は電源電位(VDD)であることを特徴とする請求項15乃至17のいずれか1項に記載の逐次比較型AD変換装置。
- VH≦VDD、前記基準電圧は電源電位(VDD)であることを特徴とする請求項15記載の逐次比較型AD変換装置。
- 前記第1の蓄電部の容量を CP−ΔCP、前記第2の蓄電部の容量を CP+ΔCPとすると[ここで、CP>0、ΔCP>0]、
ΔCP=2×CP×VFP/(VH−VL) (VFPを決めるための式)
であることを特徴とする請求項15乃至19のいずれか1項に記載の逐次比較型AD変換装置。 - 前記入力電圧のサンプリングの状態から前記比較部による逐次比較の状態に切り換えるとき、前記第1スイッチ回路、前記第3スイッチ回路、前記第2スイッチ回路の順に切り換えるよう構成されていることを特徴とする請求項15乃至20のいずれか1項に記載の逐次比較型AD変換装置。
- 前記第1スイッチ回路は、
前記電源電位で稼働し、前記電源電位を入力したとき前記基板電圧を出力し、接地電位を入力したとき前記接地電位を出力するよう設けられた第1レベルシフト回路と、
ゲートに前記第1レベルシフト回路の反転出力が接続され、ドレインが前記所定の電位に接続され、ソースに前記基板電圧が接続された第1のMOSトランジスタとを有し、
前記入力電圧をサンプリングするとき、前記第1レベルシフト回路の入力を前記電源電位とし、前記比較部により逐次比較を行うとき、前記第1レベルシフト回路の入力を前記接地電位とするよう構成されていることを
特徴とする請求項15乃至21のいずれか1項に記載の逐次比較型AD変換装置。 - 前記第2スイッチ回路は、
前記電源電位で稼働し、前記電源電位を入力したとき前記基板電圧を出力し、接地電位を入力したとき前記接地電位を出力するよう設けられた第2レベルシフト回路と、
ゲートに前記第2レベルシフト回路の出力が接続され、ドレインに前記共通端子が接続され、ソースに前記基準電圧が接続された第2のMOSトランジスタとを有し、
前記入力電圧をサンプリングするとき、前記第2レベルシフト回路の入力を前記電源電位とし、前記比較部により逐次比較を行うとき、前記第2レベルシフト回路の入力を前記接地電位とするよう構成されていることを
特徴とする請求項15乃至22のいずれか1項に記載の逐次比較型AD変換装置。 - ゲートに前記第2レベルシフト回路の反転出力が接続され、ドレインに前記共通端子が接続され、ソースに前記基準電圧が接続された第3のMOSトランジスタを有し、前記入力電圧をサンプリングするとき、前記共通端子に前記基準電圧を接続し、前記比較部により逐次比較を行うとき、前記第2のMOSトランジスタと同期して、前記共通端子への前記基準電圧の接続を解除するよう設けられた第4スイッチ回路を有することを特徴とする請求項23記載の逐次比較型AD変換装置。
- 前記比較部は、MOSトランジスタを有するチョッパ型比較器を有し、そのチョッパ型比較器のMOSトランジスタの基板電圧が、前記スイッチの基板電圧と等しくなるよう構成されていることを特徴とする請求項1乃至24のいずれか1項に記載の逐次比較型AD変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016147004A JP6717471B2 (ja) | 2016-07-27 | 2016-07-27 | 逐次比較型ad変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016147004A JP6717471B2 (ja) | 2016-07-27 | 2016-07-27 | 逐次比較型ad変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018019197A JP2018019197A (ja) | 2018-02-01 |
JP6717471B2 true JP6717471B2 (ja) | 2020-07-01 |
Family
ID=61082054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016147004A Active JP6717471B2 (ja) | 2016-07-27 | 2016-07-27 | 逐次比較型ad変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6717471B2 (ja) |
-
2016
- 2016-07-27 JP JP2016147004A patent/JP6717471B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018019197A (ja) | 2018-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI443969B (zh) | 以動態比較器為基礎的比較系統 | |
US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
JP5648690B2 (ja) | コンパレータ及びそれを備えるad変換器 | |
JP5917710B2 (ja) | Ad変換器 | |
US10090851B2 (en) | Successive approximation type analog-to-digital (A/D) converter | |
WO2012129163A2 (en) | Systems and methods for providing a pipelined anal og-to-digital converter | |
CN102379085B (zh) | 逐次比较型ad变换电路 | |
US9041584B2 (en) | Dual-path comparator and method | |
JP2019097121A (ja) | ラッチドコンパレータ | |
JP2008042815A (ja) | 基準電圧発生回路及びそれを用いたパイプライン型アナログ/ディジタル変換器 | |
JP6717471B2 (ja) | 逐次比較型ad変換装置 | |
US20100289683A1 (en) | Reference voltage generation circuit, a/d converter and d/a converter | |
JP4639162B2 (ja) | アナログ・ディジタル変換器 | |
CN107171667B (zh) | 逐次逼近型模数转换器及其自检测方法 | |
JP5561039B2 (ja) | アナログ・デジタル変換器およびシステム | |
JP2005295315A (ja) | 逐次比較型a/d変換器およびコンパレータ | |
JP2019186842A (ja) | Ad変換器 | |
WO2010038575A1 (ja) | 逐次比較型ad変換回路および制御用半導体集積回路 | |
JP7288645B2 (ja) | Ad変換器 | |
TWI707547B (zh) | 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統 | |
JP6749638B2 (ja) | 逐次比較型ad変換装置 | |
JP3993819B2 (ja) | Ad変換器 | |
JP2004260263A (ja) | Ad変換器 | |
JP6618701B2 (ja) | 高分解能アナログ・デジタル変換器 | |
WO2022085324A1 (ja) | 逐次比較型アナログ/デジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161208 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200529 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6717471 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |