CN101771411A - 模数/数模转换器 - Google Patents

模数/数模转换器 Download PDF

Info

Publication number
CN101771411A
CN101771411A CN200810205384A CN200810205384A CN101771411A CN 101771411 A CN101771411 A CN 101771411A CN 200810205384 A CN200810205384 A CN 200810205384A CN 200810205384 A CN200810205384 A CN 200810205384A CN 101771411 A CN101771411 A CN 101771411A
Authority
CN
China
Prior art keywords
switch
links
unit
electric capacity
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810205384A
Other languages
English (en)
Other versions
CN101771411B (zh
Inventor
林崴平
罗文哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008102053845A priority Critical patent/CN101771411B/zh
Priority to US12/582,691 priority patent/US7920085B2/en
Publication of CN101771411A publication Critical patent/CN101771411A/zh
Application granted granted Critical
Publication of CN101771411B publication Critical patent/CN101771411B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
    • H03M1/168—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters and delivering the same number of bits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种模数/数模转换器。所述模数/数模转换器包括：比较部分和放大部分，所述放大部分包括：差分放大器、第一电容、第二电容、第三电容、第四电容、若干时钟开关，其特征在于，还包括第一组合开关至第四组合开关。所述各个组合开关，可以在各个电容不匹配时，通过改变开关状态来改变各个电容的连接关系。从而，改善差分放大器由于各电容不匹配而引起的误差，提高模数/数模转换器的输出质量。

Description

模数/数模转换器
技术领域
本发明涉及集成电路设计领域，特别涉及模数/数模转换器。
背景技术
模数转换器用于将模拟的输入信号转换成数字信号并输出。例如，模数转换电路可以将模拟的电压信号转换成相应的数字信号并输出。
目前，对于需要进行高速模数转换的应用环境，较常使用的是流水线模数转换器(pipeline ADC)。图1所示为目前采用的一种10位流水线模数转换器的示意图。参照图1所示，所述模数转换器包括：采样/保持单元110、级联的2位模数/数模转换器120、3位闪烁(flash)模数转换器123以及数字校正单元130。其中，每个2位模数/数模转换器120将差分输入电压分别与参考电压进行比较，将比较结果数模转换后差分输出(VoutP、VoutN)至下一级2位模数/数模转换器，并根据比较结果相应产生一个2位的数字信号输出，例如第一个2位模数/数模转换器输出2位信号a1a0，第二个2位模数/数模转换器输出2位信号b1b0...第7个2位模数/数模转换器输出2位信号g1g0；3位闪烁(flash)模数转换器123输出一个3位的数字信号输出H<2:0>；而数字校正单元130根据各个2位模数/数模转换器输出的2位数字信号输出以及3位闪烁(flash)模数转换器123输出的3位数字信号输出产生最终的一个10位数字信号输出。
上述的2位模数/数模转换器120由两部分组成：比较部分以及放大部分，其中参照图2a所示，所述比较部分包括：第一比较器201和第二比较器202，所述第一比较器201的第一输入端接收第一输入电压VinP和第二输入电压VinN的差值，第二输入端接收1/4Vref，输出端输出信号a1；所述第二比较器202的第一输入端接收第一输入电压VinP和第二输入电压VinN的差值，第二输入端接收-1/4Vref，输出端输出信号a0。其中，Vref＝Vrefp-Vrefn。Vrefp和Vrefn可由外部电路产生。第一比较器201的输出信号a1和第二比较器202的输出信号a0在时钟CK1a的两个下降沿之间有效。
图2b所示为放大部分的电路结构图。参照图2b所示，所述放大部分包括：差分放大器310；第一电容C1、第二电容C2、第三电容C3、第四电容C4；以及若干由时钟CK1、CK1a、CK2控制的开关，而第一输入电压VinP和第二输入电压VinN作为所述2位模数/数模转换器的差分输入电压，差分放大器310的第一输出电压VoutP和第二输出电压VoutN作为所述2位模数/数模转换器的差分输出电压。
所述差分放大器310的第一差分输入端in经由第一电容C1、开关311接收第一输入电压VinP，且所述第一差分输入端in还经由第一电容C1、开关313接收第一参考电压Vref1，且所述第一差分输入端in还经由开关314接收偏置电压Vcmi；
所述差分放大器310的第二差分输入端ip经由第二电容C2、开关318接收第二输入电压VinN，且所述第二差分输入端ip还经由第二电容C2、开关317接收第二参考电压Vref2，且所述第二差分输入端ip还经由开关316接收偏置电压Vcmi；
所述差分放大器310的第一差分输出端Vop经由开关320与第三电容C3相连，且所述第一差分输出端Vop还经由开关320、开关312接收第一输入电压VinP；
所述差分放大器310的第二差分输出端Von经由开关321与第四电容C4相连，且所述第二差分输出端Von还经由开关321、开关319接收第二输入电压VinN，且第三电容C3与第四电容C4经由开关315相连。
其中，开关311、312、318、319受时钟CK1控制，开关313、317、320、321受时钟CK2控制，开关314、315、316受时钟Ck1a控制。
上述的时钟CK1、CK1a和CK2的时序关系，参照图2c所示，CK1与CK2为互不重叠的时钟，而CK1a与CK1同时上跳至高电平，并先于CK1变为低电平。
其中，参照图2d所示，第一参考电压Vref1和第二参考电压Vref2分别由相应的电路产生。
第一参考电压产生电路包括开关sp1、开关sc1和开关sn1，其中开关sp1接收电压Vrefp，开关sc1接收偏置电压Vcmi，开关sn1接收电压Vrefn，在开关sp1或sc1或sn1为有效时，输出相应接收的电压作为第一参考电压Vref1。
其中，sp1的值由下述逻辑式计算：a1&a0&CK2；sc1的值由下述逻辑式计算：(～a1)&a0&CK2；sn1的值由下述逻辑式计算：a1&a0&CK2。a1和a0即前述的第一比较器201和第二比较器202的输出。
而第二参考电压产生电路包括开关sp2、开关sc2和开关sn2，其中开关sp2接收电压Vrefn，开关sc2接收偏置电压Vcmi，开关sn2接收电压Vrefp，在开关sp2或sc2或sn2为有效时，输出相应接收的电压作为第二参考电压Vref2。
其中，sp2的值由下述逻辑式计算：a1&a0&CK2；sc2的值由下述逻辑式计算：(～a1)&a0&CK2；sn2的值由下述逻辑式计算：a1&a0&CK2。a1和a0即前述的第一比较器201和第二比较器202的输出。
下面简述上述2位模数/数模转换器中放大部分的工作过程：
在CK1为高电平时，开关311、312、318、319闭合，第一电容C1获得第一输入电压VinP，第三电容C3获得第一输入电压VinP，第二电容C2获得第二输入电压VinN，第四电容C4获得第二输入电压VinN。
而此时，CK1a也为高电平，开关314、315、316闭合，第一电容C1、第二电容C2、第三电容C3及第四电容C4获得偏置电压Vcmi。
而在CK2为高电平时，开关313、317、320、321闭合，第一电容C1获得第一参考电压Vref1；第三电容C3则获得差分放大器310的第一输出电压VoutP的反馈；第二电容C2获得第二参考电压Vref2；第四电容C4则获得差分放大器310的第二输出电压VoutN的反馈。
进一步，考虑到所述差分放大器310的第一差分输入端in和第二差分输入端ip上的寄生电容Cp1和Cp2，所述2位模数/数模转换器的工作状态可以表示如下：
在CK1、CK1a为高电平时，有：
(VinP-Vcmi)×(C1+C3)+(0-Vcmi)×Cp1；以及，
(VinN-Vcmi)×(C2+C4)+(0-Vcmi)×Cp2。
而在CK2为高电平时，有：
(Vref1-VvN)×C1+(VoutP-VvN)×C3+(0-VvN)×Cp1；
(Vref2-VvP)×C2+(VoutP-VvP)×C4+(0-VvP)×Cp2。
则根据电荷守恒原理，有
(VinP-Vcmi)×(C1+C3)+(0-Vcmi)×Cp1＝(Vref1-VvN)×C1+(VoutP-VvN)×C3+(0-VvN)×Cp1                        (1)
(VinN-Vcmi)×(C2+C4)+(0-Vcmi)×Cp2＝(Vref2-VvP)×C2+(VoutN-VvP)×C4+(0-VvP)×Cp2                        (2)
假定C1＝C2＝Cs，C3＝C4＝Cf，Cp1＝Cp2＝Cp，则(1)-(2)有
(VinP-VinN)×(Cs+Cf)＝(Vref1-Vref2)×Cs+(VoutP-VoutN)×Cf+(VvP-VvN)×(Cs+Cf+Cp)                             (3)
变换公式(3)得
(VoutP-VoutN)×Cf＝(VinP-VinN)×(Cs+Cf)-(Vref1-Vref2)×Cs-(VvP-VvN)×(Cs+Cf+Cp)                             (4)
由所述差分放大器310的差分输出结果Vout可表示为VoutP-VoutN，假设所述差分放大器310的放大系数为Av，则有Vout＝VoutP-VoutN＝Av×(VvP-VvN)，将该式代入公式(4)得
Vout＝(VinP-VinN)×(Cs+Cf)/Cf-(Vref1-Vref2)×Cs/Cf-Vout×(Cs+Cf+Cp)/(Av×Cf)(5)
整理公式(5)得
Vout＝(VinP-VinN)×(Cs+Cf)/{Cf×[1+(Cs+Cf+Cp)/(Cf×Av)]}-(Vref1-Vref2)×Cs/{Cf×[1+(Cs+Cf+Cp)/(Cf ×Av)]}            (6)
从公式(6)中可以看到，所述差分放大器310的差分输出结果Vout与各电容的电容值相关，并且当所述差分放大器310的放大系数值远大于各电容值时，公式(6)中的(Cs+Cf+Cp)/(Cf×Av)可近似为0，则所述差分输出结果Vout与(Cs+Cf)/Cf相关，当Cs＝Cf时，有
(Cs+Cf)/Cf＝(Cf)+Cf)/Cf＝2，以满足所述差分放大器310的理想输出情况。
图3所示为上述10位流水线模数转换器中某一级的2位模数/数模转换器的理想传输曲线图。其中，x轴数据代表所述2位模数/数模转换器的差分输入电压，y轴数据代表所述2位模数/数模转换器的差分输出电压。从图3中可以看到，传输曲线的斜率基本为2，也即差分输出结果近似为差分输入结果的2倍。
然而，由于电容总会存在些许差异而不匹配，这也将导致所述差分放大器310的差分输出与理想值的误差较大。因此，为保证模数转换器的正常工作，通常会对电容的不匹配程度限定范围。例如，10位的模数转换器限定电容的不匹配要小于0.1％。而随着器件尺寸的越来越小，对电容不匹配程度的限定也将使得模数转换器的实现更加困难。
发明内容
本发明要解决的是现有技术模数/数模转换器由于电容不匹配而导致信号输出不满足要求的问题。
为解决上述问题，本发明提供一种模数/数模转换器，包括：比较部分和放大部分，其中放大部分包括：
差分放大器；第一电容、第二电容、第三电容、第四电容；若干时钟开关；以及第一组合开关至第四组合开关。
所述差分放大器的第一差分输入端经由第一电容、第一时钟开关接收第一输入电压，且所述第一差分输入端还经由第一电容、第三时钟开关与第一组合开关相连，且所述第一差分输入端还经由第四时钟开关接收偏置电压；
所述差分放大器的第二差分输入端经由第二电容、第八时钟开关接收第二输入电压，且所述第二差分输入端还经由第二电容、第七时钟开关与第二组合开关相连，且所述第二差分输入端还经由第六时钟开关接收偏置电压；
所述差分放大器的第一差分输出端经由第三组合开关、第十时钟开关与第三电容相连，且所述第一差分输出端还经由第三组合开关、第十时钟开关、第二时钟开关接收第一输入电压；
所述差分放大器的第二差分输出端经由第四组合开关、第十一时钟开关与第四电容相连，且所述第二差分输出端还经由第四组合开关、第十一时钟开关、第九时钟开关接收第二输入电压，且第三电容与第四电容经由第五时钟开关相连，
其中，第一组合开关和第三组合开关均与第一差分输出端和第一参考电压端相连，分别择一输出第一差分输出端或第一参考电压端的电压，且互不相同；第二组合开关和第四组合开关均匀第二差分输出端和第二参考电压端相连，分别择一输出第二差分输出端或第二参考电压端的电压，且互不相同。
与现有技术相比，上述所公开的模数/数模转换器具有以下优点：所述各个组合开关，可以在各个电容不匹配时，通过改变开关状态来改变各个电容的连接关系。从而，改善差分放大器由于各电容不匹配而引起的误差，提高模数/数模转换器的输出质量。
附图说明
图1是现有技术10位流水线模数转换器的一种结构示意图；
图2a是现有技术10位流水线模数转换器中的2位模数/数模转换器中的比较部分的一种结构示意图；
图2b是现有技术10位流水线模数转换器中的2位模数/数模转换器中的放大部分的一种结构示意图；
图2c是图2b所示放大部分中各时钟的时序关系示意图；
图2d是图2b所示放大部分中第一参考电压和第二参考电压的产生电路结构图；
图3是现有技术10位流水线模数转换器中的2位模数/数模转换器的理想传输曲线图；
图4是本发明模数/数模转换器的一种实施方式中放大部分的电路结构示意图；
图5a是现有技术2位模数/数模转换器在各电容值均不匹配的情况下的传输曲线图；
图5b是本发明模数/数模转换器对应图5a电容情况的传输曲线图；
图6a是现有技术2位模数/数模转换器在各电容值部分不匹配的情况下的传输曲线图；
图6b是本发明模数/数模转换器对应图6a电容情况的传输曲线图。
具体实施方式
本发明模数/数模转换器的一种实施方式包括：比较部分和放大部分。其中，比较部分，继续参照图2a所示，包括：第一比较器201和第二比较器202，所述第一比较器201的第一输入端接收第一输入电压VinP和第二输入电压VinN的差值，第二输入端接收1/4Vref，输出端输出信号a1；所述第二比较器202的第一输入端接收第一输入电压VinP和第二输入电压VinN的差值，第二输入端接收-1/4Vref，输出端输出信号a0。其中，Vref＝Vrefp-Vrefn。Vrefp和Vrefn可由外部电路产生。第一比较器201的输出信号a1和第二比较器202的输出信号a0在时钟CK1a的两个下降沿之间有效。
而所述放大部分，参照图4所示，可以包括：
差分放大器410；第一电容C11、第二电容C12、第三电容C13、第四电容C14；若干由时钟CK1、CK1a、CK2控制的开关；以及第一组合开关至第四组合开关。
所述差分放大器410的第一差分输入端in经由第一电容C11、开关411接收第一输入电压VinP，且所述第一差分输入端in还经由第一电容C11、开关413与第一组合开关422相连，且所述第一差分输入端in还经由开关414接收偏置电压Vcmi；
所述差分放大器410的第二差分输入端ip经由第二电容C12、开关418接收第二输入电压VinN，且所述第二差分输入端ip还经由第二电容C12、开关417与第二组合开关423相连，且所述第二差分输入端ip还经由开关416接收偏置电压Vcmi；
所述差分放大器410的第一差分输出端Vop经由第三组合开关424、开关420与第三电容C13相连，且所述第一差分输出端Vop还经由第三组合开关424、开关420、开关412接收第一输入电压VinP；
所述差分放大器410的第二差分输出端Von经由第四组合开关425、开关421与第四电容C14相连，且所述第二差分输出端Von还经由第四组合开关425、开关421、开关419接收第二输入电压VinN，且第三电容C13与第四电容C14经由开关415相连。
其中，第一组合开关422包括：
开关426，闭合时，接收第一参考电压Vref1；断开时，停止接收第一参考电压Vref1；
开关427，闭合时，接收第一输出电压VoutP的反馈；断开时，停止接收第一输出电压VoutP的反馈。
第二组合开关423包括：
开关428，闭合时，接收第二参考电压Vref2；断开时，停止接收第二参考电压Vref2；
开关429，闭合时，接收第二输出电压VoutN的反馈；断开时，停止接收第二输出电压VoutN的反馈。
第三组合开关424包括：
开关430，闭合时，接收第一参考电压Vref1；断开时，停止接收第一参考电压Vref1；
开关431，闭合时，接收第一输出电压VoutP的反馈；断开时，停止接收第一输出电压VoutP的反馈。
第四组合开关425包括：
开关432，闭合时，接收第二参考电压Vref2；断开时，停止接收第二参考电压Vref2；
开关433，闭合时，接收第二输出电压VoutN的反馈；断开时，停止接收第二输出电压VoutN的反馈。
并且，所述第一组合开关422与第三组合开关424的开关状态相反，第二组合开关423与第四组合开关425的开关状态相反。
例如，当第一组合开关422的开关状态为：开关426闭合，开关427断开，以接收第一参考电压Vref1时，第三组合开关424的开关状态为：开关430断开，开关431闭合，以接收第一输出电压VoutP的反馈。
同理，当第二组合开关423的开关状态为：开关428闭合，开关429断开，以接收第二参考电压Vref2时，第四组合开关425的开关状态为：开关432断开，开关433闭合，以接收第二输出电压VoutN的反馈。
开关411、412、418、419受时钟CK1控制，开关413、417、420、421受时钟CK2控制，开关414、415、416受时钟Ck1a控制。
继续参照图2c所示，CK1与CK2为互不重叠的时钟，而CK1a与CK1同时上跳至高电平，并先于CK1变为低电平。
而第一参考电压Vref1和第二参考电压Vref2，继续参照图2d所示，分别由相应的电路产生。
第一参考电压产生电路包括开关sp1、开关sc1和开关sn1，其中开关sp1接收电压Vrefp，开关sc1接收偏置电压Vcmi，开关sn1接收电压Vrefn，在开关sp1或sc1或sn1为有效时，输出相应接收的电压作为第一参考电压Vref1。
其中，sp1的值由下述逻辑式计算：a1&a0&CK2；sc1的值由下述逻辑式计算：(～a1)&a0&CK2；sn1的值由下述逻辑式计算：a1&a0&CK2。a1和a0即前述的第一比较器201和第二比较器202的输出。
而第二参考电压产生电路包括开关sp2、开关sc2和开关sn2，其中开关sp2接收电压Vrefn，开关sc2接收偏置电压Vcmi，开关sn2接收电压Vrefp，在开关sp2或sc2或sn2为有效时，输出相应接收的电压作为第二参考电压Vref2。
其中，sp2的值由下述逻辑式计算：a1&a0&CK2；sc2的值由下述逻辑式计算：(～a1)&a0&CK2；sn2的值由下述逻辑式计算：a1&a0&CK2。a1和a0即前述的第一比较器201和第二比较器202的输出。
下面简述上述模数转换器的工作过程：
在CK1为高电平时，开关411、412、418、419闭合，第一电容C11获得第一输入电压VinP，第三电容C13获得第一输入电压VinP，第二电容C12获得第二输入电压VinN，第四电容C14获得第二输入电压VinN。
而此时，CK1a也为高电平，开关414、415、416闭合，第一电容C11、第二电容C12、第三电容C13及第四电容C14获得偏置电压Vcmi。
而在CK2为高电平时，开关413、417、420、421闭合，第一电容C11与第一组合开关422相连；第三电容C13则与第三组合开关424相连；第二电容C12与第二组合开关423相连；第四电容C14则与第四组合开关425相连。
此时，差分放大器410的输出其实是由第一组合开关422、第二组合开关423、第三组合开关424和第四组合开关425的开关状态决定。
例如，当第一组合开关422的开关状态为：开关426闭合，开关427断开；相应第三组合开关424的开关状态为：开关430断开，开关431闭合。
而第二组合开关423的开关状态为：开关428闭合，开关429断开；第四组合开关425的开关状态为：开关432断开，开关433闭合。
而所述模数转换器的工作状态，同样考虑到所述差分放大器410的第一差分输入端in和第二差分输入端ip上的寄生电容Cp1和Cp2，参考公式(1)、(2)有：
(VinP-Vcmi)×(C11+C13)+(0-Vcmi)×Cp1＝(Vref1-VvN)×C11+(VoutP-VvN)×C13+(0-VvN)×Cp1                        (1′)
(VinN-Vcmi)×(C12+C14)+(0-Vcmi)×Cp2＝(Vref2-VvP)×C12+(VoutN-VvP)×C14+(0-VvP)×Cp2                        (2′)
若此时，第一电容C11、第二电容C12、第三电容C13、第四电容C14以及寄生电容Cp1和Cp2，有C11＝C12＝C13＝C14＝C，Cp1＝Cp2＝Cp，则所述差分放大器410的差分输出结果Vout也参考公式(6)，有
Vout＝(VinP-VinN)×2/[1+(Cs+Cf+Cp)/(Cf×Av)]-(Vref1-Vref2)/[1+(Cs+Cf+Cp)/(Cf×Av)]
此时，差分输出结果Vout满足理想输出情况。
而若第一电容C11与第三电容C13、第二电容C12与第四电容C14并不匹配，例如有C11＝628fF，C13＝624fF，C12＝625fF，C14＝627fF，则此时若第一组合开关422、第二组合开关423、第三组合开关424和第四组合开关425的开关状态仍是上述的情况，即如现有技术般电容连接关系不可改变，则会产生输出与理想情况误差较大的情况，参照图5a所示，x轴数据表示差分输入电压值，y轴数据表示差分输出电压与理想值的误差，当差分输入电压为-1至1V时，相应的差分输出电压的误差最大可达到4mV，显然是不符合要求的。
因而，此时可通过改变第一组合开关422、第二组合开关423、第三组合开关424和第四组合开关425的开关状态来改善这种情况。例如，将第二电容C12与第四电容C14位置交换，即保持第一组合开关422和第三组合开关424的开关状态，而改变第二组合开关423和第四组合开关425的开关状态，使得第二组合开关423的开关状态为：开关428断开，开关429闭合；第四组合开关425的开关状态为：开关432闭合，开关433断开。
则此时，所述模数转换器的工作状态，参考公式(2′)，有：
(VinN-Vcmi)×(C12+C14)+(0-Vcmi)×Cp2＝(Vref2-VvP)×C14+(VoutN-VvP)×C12+(0-VvP)×Cp2                                    (2″)
从公式(2)中可以看到，电容C12和C14相应的连接关系发生了改变，此时仍保持同样的差分输入电压，参照图5b所示，当差分输入电压为-1至1V时，相应的差分输出电压的误差最大值已下降至1.5mV。因此，通过改变上述组合开关的开关状态，可改善所述差分放大器410的差分输出由于电容不匹配而引起的误差，提高所述模数转换器的输出质量。
而在其他第一电容C11与第三电容C13、第二电容C12与第四电容C14不匹配的情况，例如第一电容C11大于第三电容C13，第二电容C12大于第四电容C14的情况，若采用现有技术的2位模数/数模转换器，此时参照图6a所示，差分输入电压仍为-1至1V时，相应的差分输出电压的误差最大值已达2.5mV，显然也是不符合要求的。
此时，还可采取上述改变所述各个组合开关的开关状态的方法来改变电容的连接关系，例如仍然改变第二组合开关423和第四组合开关425的开关状态，使得第二组合开关423的开关状态为：开关428断开，开关429闭合；第四组合开关425的开关状态为：开关432闭合，开关433断开。则相应的差分输出误差情况，参照图6b所示，在差分输入电压仍为-1至1V时，相应的差分输出电压的误差最大值已下降至0.04mV。因此，通过改变上述组合开关的开关状态，可改善所述差分放大器410的差分输出由于电容不匹配而引起的误差，提高所述模数转换器的输出质量。
综上所述，所述模数转换器提供了可用于改变各电容连接关系的组合开关，使得当出现电容不匹配的情况时，可通过改变各组合开关的开关状态，来改善由于电容不匹配而引起的误差。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (5)

1.一种模数/数模转换器，包括：比较部分和放大部分，所述放大部分包括：差分放大器、第一电容、第二电容、第三电容、第四电容、若干时钟开关，其特征在于，还包括第一组合开关至第四组合开关，
所述差分放大器的第一差分输入端经由第一电容、第一时钟开关与第一输入电压端相连，且所述第一差分输入端还经由第一电容、第三时钟开关与第一组合开关相连，且所述第一差分输入端还经由第四时钟开关与偏置电压端相连；
所述差分放大器的第二差分输入端经由第二电容、第八时钟开关与第二输入电压端相连，且所述第二差分输入端还经由第二电容、第七时钟开关与第二组合开关相连，且所述第二差分输入端还经由第六时钟开关与偏置电压端相连；
所述差分放大器的第一差分输出端经由第三组合开关、第十时钟开关与第三电容相连，且所述第一差分输出端还经由第三组合开关、第十时钟开关、第二时钟开关与第一输入电压端相连；
所述差分放大器的第二差分输出端经由第四组合开关、第十一时钟开关与第四电容相连，且所述第二差分输出端还经由第四组合开关、第十一时钟开关、第九时钟开关与第二输入电压端相连，且第三电容与第四电容经由第五时钟开关相连，
其中，第一组合开关和第三组合开关均与第一差分输出端和第一参考电压端相连，分别择一输出第一差分输出端或第一参考电压端的电压，且互不相同；第二组合开关和第四组合开关均匀第二差分输出端和第二参考电压端相连，分别择一输出第二差分输出端或第二参考电压端的电压，且互不相同。
2.如权利要求1所述的模数/数模转换器，其特征在于，所述第一组合开关包括分别与第一差分输出端相连的开关和与第一参考电压端相连的开关，所述两个开关的不同开关组合形成所述第一组合开关的两种开关状态。
3.如权利要求2所述的模数/数模转换器，其特征在于，所述第三组合开关包括分别与第一差分输出端相连的开关和与第一参考电压端相连的开关，所述两个开关的不同开关组合形成所述第三组合开关的两种开关状态。
4.如权利要求1所述的模数/数模转换器，其特征在于，所述第二组合开关包括分别与第二差分输出端相连的开关和与第二参考电压端相连的开关，所述两个开关的不同开关组合形成所述第二组合开关的两种开关状态。
5.如权利要求4所述的模数/数模转换器，其特征在于，所述第四组合开关包括分别与第二差分输出端相连的开关和与第二参考电压端相连的开关，所述两个开关的不同开关组合形成所述第四组合开关的两种开关状态。
CN2008102053845A 2008-12-31 2008-12-31 模数/数模转换器 Active CN101771411B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008102053845A CN101771411B (zh) 2008-12-31 2008-12-31 模数/数模转换器
US12/582,691 US7920085B2 (en) 2008-12-31 2009-10-20 Method and system for analog-to-digital conversion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102053845A CN101771411B (zh) 2008-12-31 2008-12-31 模数/数模转换器

Publications (2)

Publication Number Publication Date
CN101771411A true CN101771411A (zh) 2010-07-07
CN101771411B CN101771411B (zh) 2012-06-06

Family

ID=42336512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102053845A Active CN101771411B (zh) 2008-12-31 2008-12-31 模数/数模转换器

Country Status (2)

Country Link
US (1) US7920085B2 (zh)
CN (1) CN101771411B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104868918A (zh) * 2014-02-24 2015-08-26 美格纳半导体有限公司 积分模数转换器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016106317A1 (de) 2016-04-06 2017-10-12 Infineon Technologies Ag Vorrichtung und Verfahren zur Verarbeitung einer Eingangssignalspannung
US10256834B1 (en) * 2017-09-29 2019-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter
CN114079470A (zh) * 2020-08-14 2022-02-22 恩智浦美国有限公司 能够在传感器系统中使用的模拟前端电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190766B1 (ko) * 1996-06-24 1999-06-01 김영환 고조파 왜곡을 감소시킨 스위치드 캐패시터 디지탈-아날로그변환기
US6166675A (en) * 1997-09-03 2000-12-26 Texas Instruments Incorporated Pipeline analog-to-digital conversion system using double sampling and method of operation
US5963156A (en) * 1997-10-22 1999-10-05 National Semiconductor Corporation Sample and hold circuit and method with common mode differential signal feedback for converting single-ended signals to differential signals
US6097326A (en) * 1998-05-26 2000-08-01 National Semiconductor Corporation Algorithmic analog-to-digital converter with reduced differential non-linearity and method
US6249240B1 (en) * 1998-08-28 2001-06-19 Texas Instruments Incorporated Switched-capacitor circuitry with reduced loading upon reference voltages
US6198432B1 (en) * 1999-09-29 2001-03-06 Trimble Navigation Limited Method and apparatus for automatic and autonomous assignment of PRN codes to a multiplicity of pseudolites
US6323800B1 (en) * 2000-02-17 2001-11-27 Advanced Micro Devices, Inc. Pipeline analog to digital (a/d) converter with lengthened hold operation of a first stage
JP2005072844A (ja) * 2003-08-22 2005-03-17 Sharp Corp Ａ／ｄコンバータ
US6967611B2 (en) * 2004-03-19 2005-11-22 Freescale Semiconductor, Inc. Optimized reference voltage generation using switched capacitor scaling for data converters
US7009549B1 (en) * 2004-12-30 2006-03-07 Texas Instruments Incorporated Switched-capacitor circuit with scaled reference voltage
JP4836670B2 (ja) * 2006-05-31 2011-12-14 ルネサスエレクトロニクス株式会社 パイプライン型ａ／ｄコンバータ
CN100428631C (zh) * 2006-06-23 2008-10-22 清华大学 一种基于电容配对的降低模数转换器电容失配误差的方法
KR100824793B1 (ko) * 2006-07-19 2008-04-24 삼성전자주식회사 기준 전압을 스스로 공급하는 파이프라인 구조의 아날로그디지털 컨버터
US7746260B1 (en) * 2008-12-19 2010-06-29 Mediatek Inc. Multiplying digital-to-analog converter for high speed and low supply voltage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104868918A (zh) * 2014-02-24 2015-08-26 美格纳半导体有限公司 积分模数转换器
CN104868918B (zh) * 2014-02-24 2019-11-26 美格纳半导体有限公司 积分模数转换器

Also Published As

Publication number Publication date
US7920085B2 (en) 2011-04-05
US20100182177A1 (en) 2010-07-22
CN101771411B (zh) 2012-06-06

Similar Documents

Publication Publication Date Title
KR100261336B1 (ko) 미스매치 에러가 감소된 파이프라인 아날로그-디지탈변환기 구조
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
TWI508459B (zh) 1-bit cell circuit for pipeline analog-to-digital converters
US8514123B2 (en) Compact SAR ADC
US8952836B2 (en) Pipeline analog-to-digital converter
CN100512016C (zh) 模数转换器
CN101771411B (zh) 模数/数模转换器
CN102379085B (zh) 逐次比较型ad变换电路
CN104716961A (zh) 逐步逼近式模拟数字转换器
CN105811984B (zh) 输入采样与转换电路
TWI583139B (zh) 類比數位轉換裝置及其初始化方法
CN100454763C (zh) 循环型构成的模数转换器
KR100801962B1 (ko) 병합 캐패시터 스위칭 구조의 멀티-비트 파이프라인아날로그-디지털 변환기
CN106998206A (zh) 电荷再分配连续逼近式模拟数字转换器及其控制方法
US8274419B2 (en) Analog-digital converter with pipeline architecture associated with a programmable gain amplifier
CN103023499A (zh) 模数转换器及其工作方法
US10804920B2 (en) A/D converter
CN108540135A (zh) 一种数模转换器及转换电路
US20120133541A1 (en) Analog-digital converter
TWI509998B (zh) 逐次逼近式類比至數位轉換器及其轉換方法
US6922163B2 (en) Semiconductor integrated circuit
CN110198167B (zh) 一种非对称的sar adc电容开关时序电路及方法
JP4488302B2 (ja) パイプライン型ａ／ｄ変換器
TWI829190B (zh) 用於將單端輸入轉換為差動輸入的轉換電路與其電路系統
JP2019186841A (ja) Ａｄ変換器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant