CN1681212A - 逐次逼近ad转换器 - Google Patents

逐次逼近ad转换器 Download PDF

Info

Publication number
CN1681212A
CN1681212A CNA2005100649126A CN200510064912A CN1681212A CN 1681212 A CN1681212 A CN 1681212A CN A2005100649126 A CNA2005100649126 A CN A2005100649126A CN 200510064912 A CN200510064912 A CN 200510064912A CN 1681212 A CN1681212 A CN 1681212A
Authority
CN
China
Prior art keywords
switch
input
voltage comparator
voltage
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100649126A
Other languages
English (en)
Other versions
CN100542043C (zh
Inventor
汤川彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1681212A publication Critical patent/CN1681212A/zh
Application granted granted Critical
Publication of CN100542043C publication Critical patent/CN100542043C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种逐次逼近AD转换器,包括:电压比较器,逐次逼近寄存器以及DA转换器。电压比较器包括:经由电容对而串联连接的两个或更多个差动放大器;连接在采样电容器和差动放大器的第一级之间的第一开关;连接在第一开关和采样电容器之间的连接点与参考电压源部分之间的第二开关;以及连接在第一开关和差动放大器的第一级之间的连接点与参考电压源部分之间的第三开关。当输入模拟信号被采样时,第一开关切换至断开状态,而第二开关和第三开关切换至导通状态,以及当执行电压比较器时,第一开关切换至导通状态,而第二开关和第三开关切换至断开状态。

Description

逐次逼近AD转换器
技术领域
本发明涉及一种AD转换器,特别涉及一种在逐次逼近AD转换器中使用的具有采样保持的电压比较器的构造。
背景技术
图2示出了一种传统的逐次逼近AD转换器的构造。该AD转换器是通过MOS集成电路来实现的,并且包括电压比较器1、逐次逼近寄存器2和DA转换器3。电压比较器1具有对输入模拟信号进行采样的功能以及执行电压比较的功能。电压比较器1的正输入端连接到作为采样电容器的电容器C1。将要进行AD转换的模拟信号AIN经由开关S1和电容器C1而输入到电压比较器1的正输入端。通过开关S6而将电压比较器1的正输入端和电容器C1之间的连接点偏压到参考电压VR。
电压比较器1的负输入端连接到电容器C2的一端并且通过开关S5而被偏压到参考电压VR。电容器C2的另一端经由开关S3、S4而被偏压到参考电压VR。
逐次逼近寄存器2连接到电压比较器1的输出端,并且保持电压比较器1的输出信号。DA转换器3将逐次逼近寄存器2中的数据转换为模拟信号。DA转换器3的输出端经由开关S2和电容器C1而连接到电压比较器1的正输入端。
例如,如图3所示那样构成上述逐次逼近AD转换器中所使用的电压比较器1。通过多级电容耦合连接差动放大器11、12和末级放大器13。提供参考电压VR的开关S5-S10连接在每一差动级上。例如,这种电路的基本形式在以下文献中公开,即“Potential of MOSTechnologies for Analog Intergrated Circuits”,IEEE Journal of Solid-Statecircuits,V01.SC-13,No.3,June 1978。
此外,例如如图4所示那样构成电压比较器1中所使用的差动放大器11、12。具有作为正输入的栅电极的晶体管113和具有作为负输入的栅电极的晶体管114分别与具有接地栅电极的晶体管111、112串联连接,并且晶体管113、114经由偏压晶体管115而接地。例如,电压比较器1的末级放大器13具有如图5所示那样接线的晶体管131-140的构造。
接下来,将参考图8和9所示的时序图来描述图3所示传统的电压比较器1的操作。电压比较器1交替执行输入信号采样操作和电压比较操作。在图3中,当采样输入信号时,符号φ1被附加到处于导通状态的开关,并且当执行电压比较时,符号φ2被附加到处于导通状态的开关。图8的时序图示出了在没有噪声输入到比较器1的情况下的传统电压比较器1中,包括比较器1的输入,差动放大器11、12的输入以及末级放大器13的输入和输出的点处的信号波形,而图9的时序图示出了在有噪声输入到比较器1的情况下上述各点处的信号波形。在图8和9的时序图中,在第一半周期(φ1)期间采样输入信号,而在最后半周期(φ2)期间执行电压比较。
首先,将描述图8所示的输入信号采样操作。进行该操作时,开关S1、S3、S5、S7、S8、S9和S10处于导通状态,而剩余开关S2、S4处于断开状态。首先,将输入模拟信号存储在电容器C1。作为参考的电压是经由开关S5、S6提供的电压VR。
差动放大器11的两个输入电压是参考电压VR,并且输出电压是通过放大偏移电压而产生的电压。第二级差动放大器12的输入端经由开关S5、S6、S7、S8而连接到差动放大器11的输入端,并且因此该差动放大器12的输入电压也是参考电压VR。同样,与第一级差动放大器11相似,第二级差动放大器12的输出电压也是通过放大偏移电压而产生的电压。第三级相同。由于放大级是以该方式电容耦合的并且每一级输入参考电压VR,因此第一级偏移电压不会传输到随后级中。从而整个放大电路的偏移电压变成末级,即末级放大器13的偏移电压。所以利用该例子中所示的三级构造,根据输入计算的偏移电压能够被认为是先前两级的增益的一小部分,并且因此能够显著地减少幅度。
接下来,将要描述电压比较操作。在该操作周期期间,图3中附加有符号φ2的开关S2、S4处于导通状态,另外的开关S1、S3、S5、S6、S7、S8、S9、S10处于断开状态。由于开关S1 5-S20处于断开状态,所以每一差动级(差动放大器11、12和末级放大器13)的输入从参考电压VR移开。结果,差动放大器11、12和末级放大器13根据输入的变化而执行放大。由此执行比较操作。
如图9所示,脉冲噪声可以刚好在完成采样之前侵入。在该情况下,通过开关S5、S6、S7、S8、S9、S10而将参考电压VR提供到差动放大器11、12和末级放大器13的输入,因此参考电压VR利用电容器C1、C2、C3、C4、C5、C6而具有时间常数。因此,从参考电压VR经由开关S5-S10而进行充电的路径不会跟随该噪声。另一方面,差动放大器11、12和末级放大器13的响应有时会足够快。
在该情况下,不将差动放大器11固定在参考电压VR,因此如图9所示那样执行放大。然后从差动放大器11输出放大的噪声并且保持在电容器C3、C4。例如,产生一个与电压幅度大约相等的电压。然后采样周期结束,同时产生这样的大电压。
设计差动放大器11、12以具有大约为10的放大因数,以便即使当为了增加响应速度而出现偏移电压时,也能防止输出电压饱和,并且还设计差动放大器11、12使得输出电压幅度被限制到小于电源电压的一半,从而不会超过电容耦合和传输到下一差动级之后的电源电压。当以大的电压差开始比较操作时,由于限制了差动级的输出幅度,所以不能够消除电压差,并且因此电压比较器固定在0或1状态。结果,AD转换器输出全0数据或全1数据。
所以利用传统的AD转换器,存在的缺陷在于:如果刚好在完成采样之前出现脉冲噪声,那么AD转换器输出全0数据或全1数据。
发明内容
根据本发明的一个方面,提供一种逐次逼近AD转换器,包括:电压比较器,具有第一端和第二端,其中第一端经由采样电容器连接到模拟信号的输入端,并且参考电压源部分将参考电压输入到第二端;逐次逼近寄存器,连接到电压比较器的输出端;以及DA转换器,用于将逐次逼近寄存器中的数据转换为模拟信号并且将该模拟信号输入到电压比较器的第一输入端,电压比较器包括:经由电容对而串联连接的两个或更多个差动放大器;连接在采样电容器和差动放大器的第一级之间的第一开关;连接在第一开关和采样电容器之间的连接点与参考电压源部分之间的第二开关;以及连接在第一开关和差动放大器的第一级之间的连接点与参考电压源部分之间的第三开关。当输入模拟信号被采样时,第一开关切换至断开状态,而第二开关和第三开关切换至导通状态,以及当执行电压比较器时,第一开关切换至导通状态,而第二开关和第三开关切换至断开状态。
根据本发明的另一方面,提供一种逐次逼近AD转换器,包括:电压比较器,具有第一端和第二端,其中第一端经由采样电容器连接到输入端,并且参考电压输入到第二端;逐次逼近寄存器,连接到电压比较器的输出端;以及DA转换器,用于将逐次逼近寄存器中的数据转换为模拟信号并且将该模拟信号输入到电压比较器的第一输入端,该电压比较器包括:经由电容对而串联连接的两个或更多个差动放大器;以及断开部分,用于当输入模拟信号被采样时,将差动放大器的第一级的输入端与采样电容器断开。
根据本发明的再一方面,提供一种逐次逼近AD转换器中使用的具有采样保持的电压比较器,该电压比较器具有经由采样电容器而连接到输入端的第一端,和输入参考电压的第二端,该电压比较器包括:经由电容对而串联连接的两个或更多个差动放大器;连接在采样电容器和差动放大器的第一级之间的第一开关;连接在第一开关和采样电容器之间的连接点与参考电压源部分之间的第二开关;以及连接在第一开关和差动放大器的第一级之间的连接点与参考电压源部分之间的第三开关。当输入模拟信号被采样时,第一开关切换至断开状态,而第二开关和第三开关切换至导通状态,以及当执行电压比较器时,第一开关切换至导通状态,而第二开关和第三开关切换至断开状态。
根据本发明,即使当刚好完成采样之前出现脉冲噪声时,AD转换器也能够避免出现输出全1数据或全0数据的情况。
附图说明
结合附图而进行的如下描述使得本发明的上述和其他目的、优点以及特征变得更加显而易见,其中:
图1是示出了根据本发明的AD转换器中电压比较器的结构的电路图;
图2是示出了AD转换器的结构的电路图;
图3是示出了传统AD转换器中的电压比较器的结构的电路图;
图4是示出了AD转换器的电压比较器中的差动放大器电路的结构的电路图;
图5是示出了AD转换器的电压比较器中末级放大器的结构的电路图;
图6是示出了在根据本发明AD转换器的电压比较器中一些点上的信号波形的时序图;
图7是示出了在根据本发明AD转换器的电压比较器中一些点上的信号波形的时序图;
图8是示出了传统AD转换器的电压比较器中一些点上的信号波形的时序图;以及
图9是示出了传统AD转换器的电压比较器中一些点上的信号波形的时序图。
具体实施方式
现在将在此结合说明性实施例来描述本发明。本领域的技术人员将意识到:利用本发明的讲述能够实现许多可选性实施例并且本发明并非限于为解释目的而说明的实施例。
图2示出了根据本发明的逐次逼近AD转换器的整体构造。该AD转换器是通过MOS集成电路来实现的,并且包括电压比较器1,逐次逼近寄存器2和DA转换器3。电压比较器1具有采样输入模拟信号的功能以及执行电压比较的功能。电压比较器1的正输入端连接到作为采样电容器的电容器C1。将要进行AD转换的模拟信号AIN经由开关S1和电容器C1被输入到电压比较器1的正输入端。电压比较器1的正输入端与电容器C1之间的连接点经由开关S6而被偏压到参考电压VR。
电压比较器1的负输入端连接到电容器C2的一端并且经由开关S5而被偏压到参考电压VR。电容器C2的另一端经由开关S3、S4而被偏压到参考电压VR。
逐次逼近寄存器2连接到电压比较器1的输出端,并且保存电压比较器1的输出信号。DA转换器3将逐次逼近寄存器2中的数据转换为模拟信号。DA转换器3的输出端经由开关S2和电容器C1而连接到电压比较器1的正输入端。
如图1所示那样构成上述逐次逼近AD转换器中使用的电压比较器1。差动放大器11、12和末级放大器13是通过多级电容耦合连接的。具体而言,差动放大器11和差动放大器12通过作为电容对的电容器C3、C4被电容耦合,并且差动放大器12和末级放大器13通过作为电容对的电容器C5、C6电容耦合。
用于提供参考电压VR的开关S5-S10连接到每一差动级。具体而言,电容器C1和开关S21之间的连接点经由开关S6而连接到参考电压VR的电源接线端。注意,参考电压VR是通过未在图中示出的参考电压源部分提供的。此外,电容器C2和开关S22之间的连接点经由开关S5而连接到参考电压VR的电源接线端。同样,开关S21与差动放大器11的正输入端之间的连接点经由开关S24而连接到参考电压VR的电源接线端,以及开关S22与差动放大器11的负输入端之间的连接点也连接到参考电压VR的电源接线端。此外,电容器C3和差动放大器12的正输入端之间的连接点,以及电容器C4与差动放大器12的负输入端之间的连接点分别经由开关S8和S7而连接到参考电压VR的电源接线端。此外,电容器C5和末级放大器13的正输入端之间的连接点,以及电容器C6与末级放大器13的负输入端之间的连接点分别经由开关S10和S9而连接到参考电压VR的电源接线端。
例如,如图4所示那样构成电压比较器1中所使用的差动放大器11、12。电压比较器1的末级放大器13例如具有图5所示那样的结构。
接下来,将描述图1所示的根据本发明的电压比较器1的操作。电压比较器1交替执行输入信号采样操作和电压比较操作。在图1中,当输入信号被采样时,符号φ1被附加到处于导通状态的开关,并且当执行电压比较时,符号φ2被附加到处于导通状态的开关。图6的时序图示出了没有噪声输入到比较器1的情况下的电压比较器1中,包含比较器1的输入、开关S21和S22的输入、差动放大器11、12的输入以及末级放大器13的输入和输出的信号波形,图7的时序图示出了有噪声输入到比较器1中上述各点处的信号波形。在图6和7的时序图中,在第一半周期(φ1)期间采样输入信号并且在最后半周期(φ2)期间执行电压比较。
首先,将描述图6所示的输入信号采样操作。在图1所示的电压比较器1中,开关S1、S3、S5、S6、S7、S8、S9、S10、S23和S24处于导通状态,而其余开关S2、S4、S21、S22处于断开状态。
输入模拟信号被存储在电容器C1中。通过经由处于导通状态的开关S3、S4而提供的参考电压VR来对电容器C2充电。参考电压VR还分别被提供到电容器C1和开关21之间的连接点以及电容器C2和开关S6,S5之间的连接点。
由于通过处于导通状态的开关S23、S24而提供参考电压VR,所以差动放大器11的输入电压是参考电压VR,而输出电压是通过放大偏移电压而产生的电压。第二级差动放大器12的输入端经由开关S5、S6、S7、S8而连接到差动放大器11的输入端,并且因此该差动放大器12的输入电压也是电压VR。同样,与第一级差动放大器11相似,第二级差动放大器12的输出电压也是通过放大偏移电压而产生的电压。第三级也是相同的。由于放大级以该方式进行电容耦合并且每一级输入参考电压VR,所以第一级偏移电压没有传输到随后级。因此整个放大电路的偏移电压成为末级的偏移电压,也就是末级放大器13的偏移电压。因此,利用诸如该例子所示的三级结构,根据输入计算的偏移电压能够被认为是先前两级的增益的一部分,并且因此能够显著地减少幅度。
接下来,将描述电压比较操作。在该操作周期期间,图1中附加有符号φ2的开关S2、S4处于导通状态,并且另外的开关S1、S3、S5、S6、S7、S8、S9、S10处于断开状态。此时,在图2所示的逐次逼近AD转换器中,开关S1处于断开状态,而开关S2处于导通状态。由于开关S15-S20处于断开状态,所以每一差动级(差动放大器11、12和末级放大器13)的输入从参考电压VR移开。结果,差动放大器11、12和末级放大器13根据输入端的变化而执行放大。所以,比较操作被执行。
如图7所示,现在将描述刚好在完成采样之前出现脉冲噪声的情况。在该情况中,经由开关S5、S6、S7、S8、S9、S10将参考电压VR提供到差动放大器11、12和末级放大器13的输入,并因此具有关于作为采样电容器的电容器C1、C2、C3、C4、C5、C6的时间常数。因此,从参考电压VR经由开关S5-S10而进行充电的路径不会跟随该噪声。
另一方面,差动放大器11、12和末级放大器13的响应有时会足够快。然而,在本发明中,差动放大器11的正输入端与电容器C1之间所提供的开关S21处于断开状态,并且因此脉冲噪声不会传输到差动放大器11。脉冲噪声从电容器C1和开关S21之间的连接点通过处于导通状态的开关S6和处于导通状态的开关S23和S24而传输,然后分别输入到差动放大器11的正输入端和负输入端。然而,仅仅是具有基本上相同幅度的噪声被输入到差动放大器11的正输入端和负输入端,并且因此正输入端和负输入端之间不存在大的信号差。从而,如图7所示的差动放大器11的输出信号中几乎不出现噪声。
同样,脉冲噪声经由各开关S7、S8、S9、S10而被输入到差动放大器12和末级放大器13,但是该噪声几乎不出现于其各输出信号中。因此不会出现电压比较器被固定在0或1状态的故障,并且AD转换器的输出不会是全0数据或全1数据。
注意在上述例子中,差动放大器11、12具有两级构造,但是也可以采用三级构造。
很明显,本发明不限于上述实施例并且在不脱离本发明的范围和精神的情况下可以对其进行修改和改变。

Claims (6)

1.一种逐次逼近AD转换器,包括:
电压比较器,具有第一端和第二端,其中第一端经由采样电容器连接到模拟信号的输入端,并且参考电压源部分将参考电压输入到第二端;
逐次逼近寄存器,连接到电压比较器的输出端;以及
DA转换器,用于将逐次逼近寄存器中的数据转换为模拟信号并且将该模拟信号输入到电压比较器的第一输入端,
电压比较器包括:
经由电容对而串联连接的两个或更多个差动放大器;
连接在采样电容器和差动放大器的第一级之间的第一开关;
连接在第一开关和采样电容器之间的连接点与参考电压源部分之间的第二开关;以及
连接在第一开关和差动放大器的第一级之间的连接点与参考电压源部分之间的第三开关,
其中输入模拟信号被采样时,第一开关切换至断开状态,而第二开关和第三开关切换至导通状态,以及
当执行电压比较器时,第一开关切换至导通状态,而第二开关和第三开关切换至断开状态。
2.根据权利要求1的AD转换器,包括连接在差动放大器之间的连接点与参考电压源部分之间的第四开关,
其中当输入模拟信号被采样时,第四开关切换至导通状态,并且当执行电压比较时,第四开关切换至断开状态。
3.根据权利要求1的AD转换器,其中当输入模拟信号被采样时,在差动放大器输出侧上提供的电容中保持差动放大器的偏移电压输出。
4.根据权利要求1的AD转换器,其中当执行电压比较时,差动放大器根据输入模拟信号执行放大处理。
5.一种逐次逼近AD转换器,包括:
电压比较器,具有第一端和第二端,其中第一端经由采样电容器连接到输入端,并且参考电压输入到第二端;
逐次逼近寄存器,连接到电压比较器的输出端;以及
DA转换器,用于将逐次逼近寄存器中的数据转换为模拟信号并且将该模拟信号输入到电压比较器的第一输入端,
其中电压比较器包括:
经由电容对而串联连接的两个或更多个差动放大器;以及
断开部分,用于当输入模拟信号被采样时,将差动放大器的第一级的输入端与采样电容器断开。
6.一种逐次逼近AD转换器中使用的具有采样保持的电压比较器,具有经由采样电容器而连接到输入端的第一端,和输入参考电压的第二端,该电压比较器包括:
经由电容对而串联连接的两个或更多个差动放大器;
连接在采样电容器和差动放大器的第一级之间的第一开关;
连接在第一开关和采样电容器之间的连接点与参考电压源部分之间的第二开关;以及
连接在第一开关和差动放大器的第一级之间的连接点与参考电压源部分之间的第三开关,
其中当输入模拟信号被采样时,第一开关切换至断开状态,而第二开关和第三开关切换至导通状态,以及
当执行电压比较器时,第一开关切换至导通状态,而第二开关和第三开关切换至断开状态。
CNB2005100649126A 2004-04-09 2005-04-08 逐次逼近ad转换器 Active CN100542043C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004115334 2004-04-09
JP2004115334A JP3839027B2 (ja) 2004-04-09 2004-04-09 Ad変換器

Publications (2)

Publication Number Publication Date
CN1681212A true CN1681212A (zh) 2005-10-12
CN100542043C CN100542043C (zh) 2009-09-16

Family

ID=34909536

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100649126A Active CN100542043C (zh) 2004-04-09 2005-04-08 逐次逼近ad转换器

Country Status (4)

Country Link
US (1) US7129882B2 (zh)
EP (1) EP1585220A3 (zh)
JP (1) JP3839027B2 (zh)
CN (1) CN100542043C (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102379085A (zh) * 2009-04-08 2012-03-14 三美电机株式会社 逐次比较型ad变换电路
CN102386897A (zh) * 2010-09-02 2012-03-21 国民技术股份有限公司 一种对信号进行比较的装置和方法
CN101764612B (zh) * 2008-12-31 2012-09-26 香港应用科技研究院有限公司 多阶段比较器
CN102792594A (zh) * 2010-03-09 2012-11-21 松下电器产业株式会社 逐次比较型ad转换器、移动体无线装置
CN103187975A (zh) * 2011-12-29 2013-07-03 瑞昱半导体股份有限公司 逐次逼近式模拟至数字转换器及其转换方法
CN104836585A (zh) * 2015-05-21 2015-08-12 豪威科技(上海)有限公司 逐次逼近型模数转换器
CN105720955A (zh) * 2016-01-20 2016-06-29 桂林电子科技大学 一种具有失调补偿的动态比较器
CN106253900A (zh) * 2016-08-11 2016-12-21 中颖电子股份有限公司 逐次逼近模数转换器
CN110034766A (zh) * 2019-04-24 2019-07-19 深圳市汇春科技股份有限公司 一种比较器电路和比较器电路控制方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8274418B2 (en) * 2007-05-18 2012-09-25 Nokia Corporation Analogue-to-digital converter
TWI385566B (zh) * 2008-05-12 2013-02-11 Holtek Semiconductor Inc Capacitive pushbutton device
JP2010109660A (ja) * 2008-10-30 2010-05-13 Mitsumi Electric Co Ltd 逐次比較型ad変換回路
JP5395608B2 (ja) * 2009-10-09 2014-01-22 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8188902B2 (en) * 2010-06-11 2012-05-29 Texas Instruments Incorporated Ternary search SAR ADC
US8587465B2 (en) 2011-10-11 2013-11-19 International Business Machines Corporation Successive approximation analog to digital converter with comparator input toggling
TWI521887B (zh) * 2013-12-06 2016-02-11 碩頡科技股份有限公司 連續近似式類比數位轉換器
WO2016061784A1 (en) * 2014-10-23 2016-04-28 Lattice Semiconductor Corporation Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling
CN110768669B (zh) * 2018-07-26 2023-09-08 瑞昱半导体股份有限公司 模拟数字转换器
KR102089872B1 (ko) * 2018-11-21 2020-04-20 전북대학교산학협력단 커패시터가 직렬로 연결된 d/a 변환기를 사용한 축차 근사 a/d변환기
CN113572458B (zh) * 2021-09-22 2021-12-07 深圳市芯波微电子有限公司 电压比较单元及电压比较器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2138234A1 (zh) * 1971-05-19 1972-09-22 Commissariat Energie Atomique
JPS61126823A (ja) 1984-11-22 1986-06-14 Nec Corp アナログデイジタル変換器
JPS63253726A (ja) 1986-12-09 1988-10-20 Nec Corp サンプルホ−ルド型逐次比較方式a/d変換器
JP2577387B2 (ja) * 1987-07-08 1997-01-29 株式会社東芝 逐次比較型ad変換器
JPH01166620A (ja) * 1987-12-23 1989-06-30 Toshiba Corp 逐次比較型アナログ・デジタル変換器
JPH02309819A (ja) * 1989-05-25 1990-12-25 Nec Corp A/d変換回路
JPH06152420A (ja) * 1992-11-09 1994-05-31 Nec Corp アナログ/ディジタル変換器
GB9224238D0 (en) * 1992-11-19 1993-01-06 Vlsi Technology Inc Pipelined analog to digital converters and interstage amplifiers for such converters
JPH114166A (ja) * 1997-06-12 1999-01-06 Matsushita Electric Ind Co Ltd 逐次比較型a/d変換器
US6252454B1 (en) * 1999-09-09 2001-06-26 Cirrus Logic, Inc. Calibrated quasi-autozeroed comparator systems and methods
JP3795733B2 (ja) 2000-01-31 2006-07-12 富士通株式会社 半導体集積回路
DE10023114A1 (de) * 2000-05-11 2001-11-29 Infineon Technologies Ag Verstärkerschaltung mit Offset-Kompensation, insbesondere für digitale Modulationseinrichtungen
JP3795338B2 (ja) * 2001-02-27 2006-07-12 旭化成マイクロシステム株式会社 全差動型サンプリング回路及びデルタシグマ型変調器
DE10238028B4 (de) * 2002-08-20 2005-11-24 Infineon Technologies Ag Verfahren und Vorrichtung zur Analog-Digital-Wandlung
JP4234543B2 (ja) * 2003-09-09 2009-03-04 富士通マイクロエレクトロニクス株式会社 Ad変換器

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764612B (zh) * 2008-12-31 2012-09-26 香港应用科技研究院有限公司 多阶段比较器
CN102379085B (zh) * 2009-04-08 2014-05-07 三美电机株式会社 逐次比较型ad变换电路
CN102379085A (zh) * 2009-04-08 2012-03-14 三美电机株式会社 逐次比较型ad变换电路
CN102792594A (zh) * 2010-03-09 2012-11-21 松下电器产业株式会社 逐次比较型ad转换器、移动体无线装置
CN102386897A (zh) * 2010-09-02 2012-03-21 国民技术股份有限公司 一种对信号进行比较的装置和方法
CN103187975B (zh) * 2011-12-29 2016-03-16 瑞昱半导体股份有限公司 逐次逼近式模拟至数字转换器及其转换方法
CN103187975A (zh) * 2011-12-29 2013-07-03 瑞昱半导体股份有限公司 逐次逼近式模拟至数字转换器及其转换方法
CN104836585A (zh) * 2015-05-21 2015-08-12 豪威科技(上海)有限公司 逐次逼近型模数转换器
CN105720955A (zh) * 2016-01-20 2016-06-29 桂林电子科技大学 一种具有失调补偿的动态比较器
CN105720955B (zh) * 2016-01-20 2018-06-08 桂林电子科技大学 一种具有失调补偿的动态比较器
CN108322199A (zh) * 2016-01-20 2018-07-24 陈晓辉 一种动态比较方法
CN108322199B (zh) * 2016-01-20 2021-08-13 彭梦涛 一种动态比较方法
CN106253900A (zh) * 2016-08-11 2016-12-21 中颖电子股份有限公司 逐次逼近模数转换器
CN106253900B (zh) * 2016-08-11 2020-01-31 中颖电子股份有限公司 逐次逼近模数转换器
CN110034766A (zh) * 2019-04-24 2019-07-19 深圳市汇春科技股份有限公司 一种比较器电路和比较器电路控制方法

Also Published As

Publication number Publication date
CN100542043C (zh) 2009-09-16
EP1585220A2 (en) 2005-10-12
JP2005303591A (ja) 2005-10-27
US7129882B2 (en) 2006-10-31
EP1585220A3 (en) 2008-12-10
JP3839027B2 (ja) 2006-11-01
US20050225471A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
CN1681212A (zh) 逐次逼近ad转换器
JP2002074976A (ja) サンプルホールド増幅回路とそれを用いたパイプライン型ad変換器およびパイプライン型da変換器
CN1658510A (zh) 设有滞后电路的比较器和模数变换电路
KR20060044441A (ko) 스위치드 커패시터 회로 및 파이프라인 a/d 변환 회로
US20060261861A1 (en) Signal samplers with enhanced dynamic range
US6756929B1 (en) Methods and structures for interleavably processing data and error signals in pipelined analog-to-digital converter systems
US6304206B1 (en) Voltage comparator, operational amplifier and analog-to-digital conversion circuit employing the same
CN1336035A (zh) 运算放大器的噪声降低方案
US6778013B1 (en) Buffer amplifier structures with enhanced linearity
US6229472B1 (en) A/D converter
CN1050478A (zh) 场效应晶体管比较器电路
US6756928B2 (en) Pseudo-differential amplifier and analog-to-digital converter using the same
CN1263216C (zh) 用于开关电容结构的放大器转换速率增强系统
CN109245768B (zh) 一种具有高精度采样开关的sar adc
CN1241323C (zh) 减少失真和电流需要的差分采样器结构
KR100450165B1 (ko) 전압 비교 회로
CN111414092A (zh) 噪声消除电路及其运作方法
US9019137B1 (en) Multiplying digital-to-analog converter
Shih et al. A fully differential comparator using a switched-capacitor differencing circuit with common-mode rejection
CN1135704C (zh) 浮点模数转换器和对模拟输入信号进行模数转换的方法
CN1469536A (zh) 开关电容系统的升压结构
JPH03179920A (ja) サンプルホールド回路装置
US7119584B1 (en) Signal samplers and buffers with enhanced linearity
US7034736B1 (en) Processing systems and methods that reduce even-order harmonic energy
CN115051694A (zh) 一种动态比较器及芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder