CN110034766A - 一种比较器电路和比较器电路控制方法 - Google Patents
一种比较器电路和比较器电路控制方法 Download PDFInfo
- Publication number
- CN110034766A CN110034766A CN201910332627.XA CN201910332627A CN110034766A CN 110034766 A CN110034766 A CN 110034766A CN 201910332627 A CN201910332627 A CN 201910332627A CN 110034766 A CN110034766 A CN 110034766A
- Authority
- CN
- China
- Prior art keywords
- switch
- comparator
- state
- input terminal
- divider resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种比较器电路和比较器电路控制方法,包括:比较器、DAC模块、第一开关、第二开关、第三开关、第四开关、第一电容和第二电容,比较器电路在第一开关、第三开关和第四开关被设定于导通状态,第二开关设定为断开状态,以由所述比较器输出处于预设电压的第一状态和第一开关、第三开关和第四开关被设定于断开状态,第二开关被设定于导通状态,比较器处于第二状态中执行电路操作。本发明通过控制多个开关的开启和关闭,控制比较器处于第一状态或第二状态,在第一状态下,比较器处于放大工作模式,向DAC模块输出参考电压,在第二状态下,比较器处于比较工作模式,通过对比较器的分时复用,节省了电路成本,有效减少了电路的面积。
Description
技术领域
本发明涉及电子电路领域,尤其是一种比较器电路和比较器电路控制方法。
背景技术
近年来,随着计算机和微电子技术的高速发展,使系统芯片成为当前CMOS技术的一个发展潮流,明显的特征就是数字信号处理DSP技术已经广泛地应用于军事、民用领域的各个方面,这就使更多类型的ADC模数转换器被应用到各种场景中,去完成自然界连续模拟信号和数字信号处理技术的相互转换。
典型的ADC电路包括采样器、DAC模块、比较器和逻辑输出等部分,其中比较器设计部分一般是包括一个放大器产生和一个比较器,电路面积较大、成本较高。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此,本发明的一个目的是提供一种电路面积较小、成本较低的比较器电路。
本发明所采用的技术方案是:
第一方面,本发明提供一种比较器电路,包括:比较器、DAC模块、第一开关、第二开关、第三开关、第四开关、第一电容和第二电容,
所述放大器的同相输入端通过所述第一开关连接至电源,所述放大器的反相输入端通过所述第二开关连接至所述DAC模块的输出端,所述放大器的输出端通过第四开关连接至所述比较器的反相输入端,
所述DAC模块包括参考电压输入端和信号输入端,所述参考电压输入端通过第三开关连接到所述比较器的反相输入端,所述DAC模块的信号输入端接收信号;
所述第一电容与所述比较器的正相输入端连接;
所述第二电容与所述DAC模块的参考电压输入端连接。
进一步地,所述比较器电路在所述第一开关、所述第三开关和所述第四开关被设定于导通状态,所述第二开关设定为断开状态,以由所述比较器输出处于预设电压的第一状态和
所述第一开关、所述第三开关和所述第四开关被设定于断开状态,所述第二开关被设定于导通状态,所述比较器处于第二状态中执行电路操作。
进一步地,所述DAC模块包括DAC8711芯片。
进一步地,所述比较器型号为LM324。
进一步地,还包括第一分压电阻和第二分压电阻,所述第一分压电阻的一端连接所述电源,所述第一分压电阻的另一端连接所述第二分压电阻的一端,所述第二分压电阻的另一端接地,所述第一分压电阻和所述第二分压电阻的中间节点连接所述第一开关的一端。
第二方面,本发明提供一种比较电路控制方法,包括:
将所述第一开关、所述第三开关和所述第四开关设定于导通状态,所述第二开关设定为断开状态,使得所述比较器处于所述第一状态,以及
将所述第一开关、所述第三开关和所述第四开关设定于断开状态,所述第二开关设定为导通状态,使得所述比较器处于所述第二状态。
第三方面,本发明还提供一种ADC模数转换器,包括所述的比较器电路。
本发明的有益效果是:
本发明通过控制多个开关的开启和关闭,控制比较器模块处于第一状态或第二状态,在第一状态下,比较器处于放大工作模式,向DAC模块输出参考电压,在第二状态下,比较器处于比较工作模式,进行电压的比较,通过对比较器的分时复用,节省了电路成本,有效减少了电路的面积。
附图说明
图1是传统比较器电路的电路图;
图2是图1比较器电路的操作的时序图;
图3是本发明中一种比较器电路一具体实施例的电路图;
图4是图3比较器电路操作的时序图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
如图1所示,图1为DAC电路中,传统的比较器电路的电路图,包括第十一分压电阻R11、第十二分压电阻R12、直流电源VDD、放大器A1、比较器A2,DAC模块A3、第十一电容C11、第十二电容C12,第十一开关K11和第十二开关K12,所述第十一分压电阻R11的一端连接直流电源VDD,所述第十一分压电阻R11的另一端连接所述第十二分压电阻R12的一端,所述第十二分压电阻R12的另一端接地,所述放大器A1的正向输入端连接所述十一分压电阻R11和第十二分压电阻R12的中间节点,所述放大器A1的反相输入端连接所述放大器A1的输出端,所述放大器A1的输出端连接所述第十一开关K11的一端,所述第十一开关K11的另一端连接所述比较器A2的正相输入端,所述第十二开关K12的一端连接所述放大器A1的输出端,所述第十二开关K12的另一端连接所述DAC模块A3的参考电压输入端,所述DAC模块A3的输出端连接比较器单元A2的反相输入端。
如图2所示,在T1时段内,将第十一开关K11和第十二开关K12导通,放大器A1的正相输入端接收经过分压电阻分压的电压信号,并通过放大器A1进行放大,输出电压信号Vcm,将电压信号输出到DAC模块A3和比较器的正相输入端中,此时DAC模块接收电压转换信号Vin,在T2时段内,将第十一开关K11和第十二开关K12断开,此时比较器A2将采样到的电压进行比较,逐次逼近实际值,采用传统的比较器电路需至少一个独立的放大器和一个比较器,电路面积大,成本高。
如图3所示,图3为本发明一种比较器电路一具体实施例的电路图,包括:第一分压电阻R1、第二分压电阻R2、比较器B1、DAC模块B2、第一电容C1、第二电容C2、第一开关K1、第二开关K2、第三开关K3和第四开关K4,
所述比较器B1的同相输入端通过所述第一开关连接至电源VDD,所述比较器B1的反相输入端通过所述第二开关K2连接至所述DAC模块B2的输出端,所述比较器B1的输出端通过第四开关K4连接至所述比较器B1的反相输入端,
所述DAC模块包括参考电压输入端和信号输入端Vin,所述参考电压输入端通过第三开关K3连接到所述比较器B1的反相输入端,所述DAC模块的信号输入端接收信号;
所述第一电容C1与所述比较器B1的正相输入端连接;
所述第二电容C2与所述DAC模块B2的参考电压输入端连接。
如图4所示,在T3时段内,将第一开关K1、第三开关K3和第四开关K4闭合,第二开关K2断开,第一开关K1和第四开关K4导通时,比较器B1处于放大功能,比较器B1通过第三开关K3和第四开关K4,将放大的电压信号发送到DAC模块。
在T4时段内,将第一开关K1、第三开关K3和第四开关K4断开,第二开关K2闭合,比较器B1处于比较工作状态,实现逐次逼近的功能。
第一开关K1至第四开关K4的控制可通过控制信号控制。
本实施例利用放大器和比较器分时使用的特点,通过采用开关的有效控制,使得比较器分别处于第一状态即放大状态和第二状态即比较状态,实现了比较器的分时复用,有效减少了电路版图的面积及产品成本。
具体的,本实施例中,DAC模块包括DAC8711芯片,所述比较器型号为LM324。。
本发明实施例还公开了一种比较电路控制方法,应用于所述的比较器电路,包括:
将所述第一开关、所述第三开关和所述第四开关设定于导通状态,将所述第二开关设定为断开状态,使得所述比较器处于第一状态,以及
将所述第一开关、所述第三开关和所述第四开关设定于断开状态,将所述第二开关设定为导通状态,使得所述比较器处于第二状态。
本发明还公开了一种ADC模数转换器,包括所述的比较器电路。
以上是对本发明的较佳实施进行了具体说明,但本发明创造并不限于所述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (7)
1.一种比较器电路,其特征在于,包括:比较器、DAC模块、第一开关、第二开关、第三开关、第四开关、第一电容和第二电容,
所述比较器的同相输入端通过所述第一开关连接至电源,所述比较器的反相输入端通过所述第二开关连接至所述DAC模块的输出端,所述比较器的输出端通过第四开关连接至所述比较器的反相输入端,
所述DAC模块包括参考电压输入端和信号输入端,所述参考电压输入端通过第三开关连接到所述比较器的反相输入端,所述DAC模块的信号输入端接收信号;
所述第一电容与所述比较器的正相输入端连接;
所述第二电容与所述DAC模块的参考电压输入端连接。
2.根据权利要求1所述的一种比较器电路,其特征在于,所述比较器电路在所述第一开关、所述第三开关和所述第四开关被设定于导通状态,所述第二开关设定为断开状态,以由所述比较器输出处于预设电压的第一状态和
所述第一开关、所述第三开关和所述第四开关被设定于断开状态,所述第二开关被设定于导通状态,所述比较器处于第二状态中执行电路操作。
3.根据权利要求1所述的一种比较器电路,其特征在于,所述DAC模块包括DAC8711芯片。
4.根据权利要求1所述的一种比较器电路,其特征在于,所述比较器型号为LM324。
5.根据权利要求1至3任一项所述的一种比较器电路,其特征在于,还包括第一分压电阻和第二分压电阻,所述第一分压电阻的一端连接所述电源,所述第一分压电阻的另一端连接所述第二分压电阻的一端,所述第二分压电阻的另一端接地,所述第一分压电阻和所述第二分压电阻的中间节点连接所述第一开关的一端。
6.一种比较器电路控制方法,其特征在于,应用于权利要求1至4任一项所述的比较器电路,包括:
将所述第一开关、所述第三开关和所述第四开关设定于导通状态,所述第二开关设定为断开状态,使得所述比较器处于所述第一状态,以及
将所述第一开关、所述第三开关和所述第四开关设定于断开状态,所述第二开关设定为导通状态,使得所述比较器处于所述第二状态。
7.一种ADC模数转换器,其特征在于,包括权利要求1至3任一项所述的比较器电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910332627.XA CN110034766B (zh) | 2019-04-24 | 2019-04-24 | 一种比较器电路和比较器电路控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910332627.XA CN110034766B (zh) | 2019-04-24 | 2019-04-24 | 一种比较器电路和比较器电路控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110034766A true CN110034766A (zh) | 2019-07-19 |
CN110034766B CN110034766B (zh) | 2023-04-28 |
Family
ID=67240015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910332627.XA Active CN110034766B (zh) | 2019-04-24 | 2019-04-24 | 一种比较器电路和比较器电路控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110034766B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115328386A (zh) * | 2022-08-26 | 2022-11-11 | 无锡众享科技有限公司 | 一种基于时隙控制的adc模块控制架构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5012247A (en) * | 1988-11-21 | 1991-04-30 | Hewlett-Packard Company | Switched-capacitor analog-to-digital converter with autocalibration |
CN1681212A (zh) * | 2004-04-09 | 2005-10-12 | 恩益禧电子股份有限公司 | 逐次逼近ad转换器 |
CN201860320U (zh) * | 2010-10-15 | 2011-06-08 | 浙江商业职业技术学院 | Sigma-Delta SAR模数转换器 |
CN104283562A (zh) * | 2013-07-12 | 2015-01-14 | 上海明波通信技术股份有限公司 | 逐次逼近型模数转换装置 |
JP2016225840A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社東芝 | 増幅回路、ad変換器、無線通信装置、及びセンサシステム |
-
2019
- 2019-04-24 CN CN201910332627.XA patent/CN110034766B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5012247A (en) * | 1988-11-21 | 1991-04-30 | Hewlett-Packard Company | Switched-capacitor analog-to-digital converter with autocalibration |
CN1681212A (zh) * | 2004-04-09 | 2005-10-12 | 恩益禧电子股份有限公司 | 逐次逼近ad转换器 |
CN201860320U (zh) * | 2010-10-15 | 2011-06-08 | 浙江商业职业技术学院 | Sigma-Delta SAR模数转换器 |
CN104283562A (zh) * | 2013-07-12 | 2015-01-14 | 上海明波通信技术股份有限公司 | 逐次逼近型模数转换装置 |
JP2016225840A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社東芝 | 増幅回路、ad変換器、無線通信装置、及びセンサシステム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115328386A (zh) * | 2022-08-26 | 2022-11-11 | 无锡众享科技有限公司 | 一种基于时隙控制的adc模块控制架构 |
CN115328386B (zh) * | 2022-08-26 | 2023-08-01 | 无锡众享科技有限公司 | 一种基于时隙控制的adc模块控制架构 |
Also Published As
Publication number | Publication date |
---|---|
CN110034766B (zh) | 2023-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103023505B (zh) | 一种可配置多通道逐次逼近结构的模数转换器 | |
CN104253613B (zh) | 一种sar adc的低压超低功耗高精度比较器 | |
CN109314521A (zh) | 用于时间交错式逐次逼近模数转换器的异步时钟生成 | |
CN201533290U (zh) | 一种音频功率放大器开机噪音抑制电路 | |
CN106301377A (zh) | 逐次逼近型模拟至数字转换器 | |
CN103368537B (zh) | 比较电路 | |
CN101764613A (zh) | 低功耗反馈控制结构的时域比较器 | |
CN105827112A (zh) | 一种具有低功耗特性的buck变换器 | |
KR20180032126A (ko) | 전압 비교기, 이의 전압 비교 방법, 그리고 이의 리셋 방법 | |
US10090684B2 (en) | General control circuit for active balance | |
CN110086470A (zh) | 模拟数字转换器和模拟数字转换器的控制方法 | |
CN106921391A (zh) | 系统级误差校正sar模拟数字转换器 | |
CN207782663U (zh) | 一种恒压恒流模式切换电路 | |
CN103427841B (zh) | 一种提高列并行单斜率adc转换速率的系统及方法 | |
CN110034766A (zh) | 一种比较器电路和比较器电路控制方法 | |
CN107968656B (zh) | 一种逐次逼近型模拟数字转换器及其应用切换方法 | |
EP1858145A1 (en) | Voltage generator arrangement and method for voltage conversion | |
CN101217280B (zh) | 采用开关运放的逐次逼近模数转换器 | |
CN110518912A (zh) | Sar adc的比较器时钟产生电路及高速逐次逼近型模数转换器 | |
CN106940588A (zh) | 最大供给电压选择 | |
CN109327209A (zh) | 一种高速可再生比较器电路 | |
CN110018336B (zh) | 一种双向采样电路、采样方法 | |
CN105071810B (zh) | 基于信号自相关性的逐次逼近型模数转换电路 | |
TW201419766A (zh) | 連續近似式類比至數位轉換器 | |
Yasser et al. | A comparative analysis of optimized low-power comparators for biomedical-adcs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |