CN103368537B - 比较电路 - Google Patents

比较电路 Download PDF

Info

Publication number
CN103368537B
CN103368537B CN201310067280.3A CN201310067280A CN103368537B CN 103368537 B CN103368537 B CN 103368537B CN 201310067280 A CN201310067280 A CN 201310067280A CN 103368537 B CN103368537 B CN 103368537B
Authority
CN
China
Prior art keywords
signal
voltage
input
comparison
comparison signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310067280.3A
Other languages
English (en)
Other versions
CN103368537A (zh
Inventor
许云翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Priority to CN201610145976.7A priority Critical patent/CN105827246B/zh
Publication of CN103368537A publication Critical patent/CN103368537A/zh
Application granted granted Critical
Publication of CN103368537B publication Critical patent/CN103368537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
    • H03M1/206—Increasing resolution using an n bit system to obtain n + m bits by interpolation using a logic interpolation circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种比较电路，包括第一与第二比较器以及第一时间-数字比较器。第一比较器具有第一偏移电压，且对输入信号执行第一比较操作以产生第一比较信号。第二比较器具有第二偏移电压，且对输入信号执行第二比较操作以产生第二反相比较信号。第一偏移电压大于第二偏移电压。第一时间-数字比较器根据第一比较信号以及第二反相比较信号来产生第一判断信号以及第二判断信号。第一判断信号以及第二判断信号指示输入信号之电压是否大于第一中间电压。第一中间电压等于第一偏移电压与第二偏移电压之总和的一半。

Description

比较电路
技术领域
本发明有关于一种比较电路，特别是有关于一种具有偏移(offset)平均架构的比较电路。
背景技术
比较器广泛地应用于模拟数字转换。在一传统的模拟数字转换器中，需要三个比较器来将输入信号数字化以获得四个范围。此三个比较器之每一者具有一临界电压，此三个临界电压包括在该三个临界电压中之最大的临界电压、在该三个临界电压中最小的临界电压、以及位于该最大与最小临界电压之间的中间临界电压。因此，此四个范围有：高于最大临界电压之范围、介于最大临界电压与中间临界电压之范围、介于中间临界电压与最小临界电压之范围、以及低于最小临界电压之范围。假使期望提供用于输入信号数字化之多个范围，则需要多个比较器，这增大了模拟数字转换器的尺寸。
因此，期望提供一种比较电路，其采取用于模拟数字转换的偏移(offset)平均架构，且占用最小的面积。本发明的比较电路的比较器临界值透过比较器内建偏移(或固有偏移)来实现。
发明内容
本发明提供一种比较电路，其包括第一比较器、第二比较器、以及第一时间-数字比较器。第一比较器具有第一偏移电压。第一比较器接收输入信号，且对输入信号执行第一比较操作以产生第一比较信号。第二比较器具有第二偏移电压。第二比较器接收输入信号，且对输入信号执行第二比较操作以产生第二反相比较信号。第一偏移电压大于第二偏移电压。第一时间-数字比较器接收第一比较信号以及第二反相比较信号，且根据第一比较信号以及第二反相比较信号来产生第一判断信号以及第二判断信号。第一判断信号以及第二判断信号系指示输入信号之电压是否大于第一中间电压。第一中间电压等于第一偏移电压与第二偏移电压之总和的一半。
本发明另提供一种比较电路，包括第一比较器、地二比较器、第一时间-数字比较器、以及第二时间-数字比较器。第一比较器具有第一偏移电压。第一比较器接收输入信号，且该输入信号执行第一比较操作以产生第一比较信号以及第一反相比较信号。第二比较器具有第二偏移电压。第二比较器接收输入信号，且对输入信号执行第二比较操作以产生第二比较信号以及第二反相比较信号。第一时间-数字比较器接收第一比较信号以及第二反相比较信号，且根据第一比较信号以及第二反相比较信号来产生第一判断信号以及第二判断信号。第二时间-数字比较器接收第一反相比较信号以及第二比较信号，且根据第一反相比较信号以及第二比较信号来产生第三判断信号以及第四判断信号。当第一偏移电压大于第二偏移电压，第一判断信号以及第二判断信号指示输入信号之电压是否大于第一中间电压。当第二偏移电压大于第一偏移电压，第三判断信号以及第四判断信号指示输入信号之电压是否大于第一中间电压。第一中间电压等于第一偏移电压与第二偏移电压之总和的一半。
与现有技术比较，为了判断输入信号的电压是处于哪个电压范围，比较电路包括两个比较器。而由于使用时间-数字比较器而形成一伪比较器，该伪比较器的面积远小于比较器中任一者的面积。因此，当比较电路应用于模拟-数字转换器时，此模拟-数字转换器的尺寸减小。此外，由于需要较少的比较器，比较电路可消耗较少的功率。
附图说明
图1表示本发明一实施例的比较电路；
图2表示在图1的比较电路中时间-数字比较器的详细架构；
图3表示在图1的比较电路中，输入信号之电压介于一较大偏移电压与一中间电压的情况示意图；
图4表示在图1的比较电路中，输入信号之电压介于一较小偏移电压与一中间电压的情况示意图；
图5表示本发明另一实施例的比较电路；
图6表示本发明又一实施例的比较电路；
图7表示本发明再一实施例的比较电路；以及
图8表示在图7的比较电路中时间-数字比较器的详细架构。
具体实施方式
为使本发明之上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
图1表示本发明一实施例的比较电路。该比较电路1包括比较器10与11、时间-数字比较器12与13、以及判断单元14。比较器10具有内建偏移电压(或固有偏移)Voffset10，而比较器11具有内建偏移电压(或固有偏移)Voffset11。比较器10与11都接收一输入信号VIN。比较器10根据偏移电压Voffset10来对输入电压VIN进行比较操作以产生比较信号D10与DB10，其中，比较信号DB10反相于比较信号D10。比较器11根据偏移电压Voffset11来对输入电压VIN进行比较操作以产生比较信号D11与DB11，其中，比较信号DB11反相于比较信号D11。偏移电压Voffset10与Voffset11之总和的一半定义为第一中间电压(例如，偏移电压等于(Voffset10+Voffset11)/2)。
时间-数字比较器12接收比较信号D10以及反相比较信号DB11，且根据比较信号D10以及反相比较信号DB11来产生判断信号Q120与Q121。时间-数字比较器13接收反相比较信号DB10以及比较信号D11，且根据反相比较信号DB10以及比较信号D11来产生判断信号Q130与Q131。判断单元14接收判断信号Q120、Q121、Q130、与Q131。在偏移电压Voffset10大于偏移电压Voffset11的情况下，判断单元14根据判断信号Q120与Q121来判断输入信号VIN之电压是否大于第一中间电压。在偏移电压Voffset11大于偏移电压Voffset10的情况下，判断单元14根据判断信号Q130与Q131来判断输入信号VIN之电压是否大于第一中间电压。在此实施例中，比较器10与11之每一者以一感测放大器型正反器(senseamplifier-basedflip-flop)来实施，其不需参考信号来进行比较。
图2表示时间-数字比较器12与13的详细架构。为了描述比较电路1的操作，图2也示出了比较器10与11以及判断单元14。在此实施例中，时间-数字比较器12与13之每一者由一SR拴锁器(SRlatch)来实施，且具有两个输入节点以及两个输出节点。参阅图2，SR拴锁器12分别由输入节点IN120与IN121来接收比较信号D10以及反相比较信号DB11，且分别于输出节点OUT120与OUT121产生判断信号Q120与Q121。SR拴锁器12包括或非(NOR)门120与121。或非门120之一输入端耦接输入节点IN120，其另一输入端耦接输出节点OUT121，且其输出端耦接输出节点OUT120。或非门121之一输入端耦接输出节点OUT120，其另一输入端耦接输入节点IN121，且其输出端耦接输出节点OUT121。SR拴锁器13分别由输入节点IN130与IN131来接收比较信号D11以及反相比较信号DB10，且分别于输出节点OUT130与OUT131产生判断信号Q130与Q131。SR拴锁器13包括或非门130与131。或非门130之一输入端耦接输入节点IN130，其另一输入端耦接输出节点OUT131，且其输出端耦接输出节点OUT130。或非门131之一输入端耦接输出节点OUT130，其另一输入端耦接输入节点IN131，且其输出端耦接输出节点OUT131。
在以下叙述中，比较电路1之详细操作将根据偏移电压Voffset10大于偏移电压Voffset11之情况来说明。参阅图3，当输入信号VIN之电压介于偏移电压Voffset10与第一中间电压(表示为“range_Voffset10-Vmiddle”)之间时，由于输入信号VIN之电压接近于偏移电压Voffset10，因此由比较器10所产生之比较信号D10与反相比较信号DB10缓慢地改变至最终电位。因为输入信号VIN的电压小于偏移电压Voffset10，所以比较信号D10以及反相比较信号DB10之最终电位分别是电位Llow以及电位Lhigh。此外，由于输入信号VIN的电压远离于偏移电压Voffset11，因此由比较器11所产生的比较信号D11与反相比较信号DB11快速地改变至最终电位。因为输入信号VIN的电压大于偏移电压Voffset11，所以比较信号D11以及反相比较信号DB11之最终电位分别是电位Lhigh以及电位Llow。在此实施利中，电位Lhigh与Llow分别以逻辑值”1”与”0”来表示。因此，SR拴锁器12接收具有逻辑值”0”的比较信号D10以及具有逻辑值”0”的反相比较信号DB11，而SR拴锁器13接收具有逻辑值”1”的比较信号D11以及具有逻辑值”1”的反相比较信号DB10。
根据SR拴锁器12的逻辑操作，由于比较信号DB11快速地改变至电位Vlow，或非门121所产生的判断信号Q121被反相比较信号DB11所决定，以具有逻辑值”1”。接着，或非门120所产生的判断信号Q120根据具有逻辑值”0”之比较信号D10以及具有逻辑值”1”之判断信号Q121而具有逻辑值”0”。此时，根据SR拴锁器13的逻辑操作，判断信号Q130与Q131都具有逻辑值”0”。判断信号Q120、Q121、Q130、与Q131之逻辑值显示于表1。
参阅图4，当输入信号VIN的电压介于第一中间电压与偏移电压Voffset11(表示为“range_Vmiddle-Voffset11”)之间时，由于输入信号VIN的电压接近于偏移电压Voffset11，因此由比较器11所产生的比较信号D11与反相比较信号DB11缓慢地改变至最终电位。因为输入信号VIN的电压大于偏移电压Voffset11，所以比较信号D11以及反相比较信号DB11的最终电位分别是电位Lhigh以及电位Llow。此外，由于输入信号VIN的电压远离于偏移电压Voffset10，因此由比较器10所产生的比较信号D10与反相比较信号DB10快速地改变至最终电位。因为输入信号VIN的电压小于偏移电压Voffset10，所以比较信号D10以及反相比较信号DB10的最终电位分别是电位Llow以及电位Lhigh。接着，SR拴锁器12接收具有逻辑值”0”的比较信号D10以及具有逻辑值”0”的反相比较信号DB11，而SR拴锁器13接收具有逻辑值”1”之比较信号D11以及具有逻辑值”1”的反相比较信号DB10。
如上所述，根据SR拴锁器12的逻辑操作，判断信号Q120与Q121分别具有逻辑值”1”与”0”。此时，根据SR拴锁器13的逻辑操作，判断信号Q130与Q131都具有逻辑值”0”。
根据图2之架构，当输入信号VIN的电压大于偏移电压Voffset10(表示为“range_>Voffset10”)，比较器10产生具有逻辑值”1”的比较信号D10以及具有逻辑值”0”的反相比较信号DB10，而比较器11产生具有逻辑值”1”的比较信号D11以及具有逻辑值”0”的反相比较信号DB11。根据SR拴锁器12与13的逻辑操作，SR拴锁器12所产生的判断信号Q120与Q121分别具有逻辑值”0”与”1”，而SR拴锁器13所产生的判断信号Q130与Q131分别具有逻辑值”0”与”1”。
当输入信号VIN的电压小于偏移电压Voffset11(表示为“range_<Voffset11”)，比较器10产生具有逻辑值”0”的比较信号D10以及具有逻辑值”1”的反相比较信号DB10，而比较器10产生具有逻辑值”0”的比较信号D11以及具有逻辑值”1”的反相比较信号DB11。根据SR拴锁器12与13的逻辑操作，SR拴锁器12所产生的判断信号Q120与Q121分别具有逻辑值”1”与”0”，而SR拴锁器13所产生的判断信号Q130与Q131分别具有逻辑值”1”与”0”。
表1
Q120 Q121 Q130 Q131
range_>Voffset10 0 1 0 1
range_Voffset10-Vmiddle 0 1 0 0
range_Vmiddle-Voffset11 1 0 0 0
range_<Voffset11 1 0 1 0
在上述实施例中，如表1所示，在偏移电压Voffset10大于偏移电压Voffset11的情况下，当输入信号VIN的电压大于第一中间电压(range_>Voffset10以及range_Voffset10-Vmiddle)时，判断信号Q120与Q121分别具有逻辑值”0”与”1”。当输入信号VIN的电压小于第一中间电压(range_Vmiddle-Voffset11以及range_<Voffset11)时，判断信号Q120与Q121分别具有逻辑值”1”与”0”。因此，在此情况下，判断单元14根据判断信号Q120与Q121来判断输入信号VIN的电压是否大于第一中间电压。
根据上述的逻辑操作，在偏移电压Voffset11大于偏移电压Voffset10的情况下，判断信号Q130与Q131是有意义的，判断单元14根据判断信号Q130与Q131来判断输入信号VIN之电压是否大于第一中间电压。
根据上述实施利，由于SR拴锁器12与13所产生的判断信号可用来判断输入信号VIN的电压是否大于第一中间电压(例如，(Voffset10+Voffset11)/2)，因此SR拴锁器12与13组成具有等效偏移电压Voffset15的伪比较器(pseudocomparator)15，而此偏移电压Voffset15等于第一中间电压。
与现有技术比较，为了判断输入信号VIN的电压是处于四个范围中的哪一者，比较电路1包括两个比较器10与11。伪比较器15之面积远小于比较器10与11中任一者的面积。因此，当比较电路1应用于模拟-数字转换器时，此模拟-数字转换器的尺寸减小。此外，由于需要较少的比较器，比较电路1可消耗较少的功率。
在上述实施利中，不论偏移电压Voffset10是否大于偏移电压Voffset11，判断单元14只判断输入信号VIN的电压与第一中间电压之间的关系。参阅图5，在另一实施利中，判断单元14可进一步接收来自比较器10的比较信号D10与反相比较信号DB10以及来自比较器11的比较信号D11与反相比较信号DB11。因此，判断单元14可进一步判断输入信号VIN的电压与偏移电压Voffset10之间的关系以及输入信号VIN的电压与偏移电压Voffset11之间的关系。
在偏移电压Voffset10大于偏移电压Voffset11的情况下，判断单元14可判断出输入信号VIN的电压位于范围range_>Voffset10、range_Voffset-Vmiddle、range_Vmiddle-Voffset11、或range_<Voffset11。如上所述，当输入信号VIN之电压大于偏移电压Voffset10时，比较信号D10以及反相比较信号DB10分别具有逻辑值”1”以及逻辑值”0”；而当输入信号VIN之电压小于偏移电压Voffset10时，比较信号D10以及反相比较信号DB10分别具有逻辑值”0”以及逻辑值”1”。因此，当判断单元14根据判断信号Q120与Q121而判断出输入信号VIN的电压大于第一中间电压时，判断单元14可根据比较信号D10以及反相比较信号DB10来判断输入信号VIN的电压是否大于偏移电压Voffset10。
如上所述，当输入信号VIN的电压大于偏移电压Voffset11时，比较信号D11以及反相比较信号DB11分别具有逻辑值”1”以及逻辑值”0”；而当输入信号VIN的电压小于偏移电压Voffset11时，比较信号D11以及反相比较信号DB11分别具有逻辑值”0”以及逻辑值”1”。因此，当判断单元14根据判断信号Q120与Q121而判断出输入信号VIN的电压不大于第一中间电压时，判断单元14可根据比较信号D11以及反相比较信号DB11来判断输入信号VIN的电压是否大于偏移电压Voffset11。
在偏移电压Voffset11大于偏移电压Voffset10的情况下，判断单元14根据判断信号Q130与Q131来判断输入信号VIN的电压是否大于第一中间电压。同样地，判断单元14可进一步根据比较信号D10与反相比较信号DB10来判断输入信号VIN的电压是否大于偏移电压Voffset10，且可进一步根据比较信号D11与反相比较信号DB11来判断输入信号VIN的电压是否大于偏移电压Voffset11。
图6表示本发明另一实施例的比较电路。参阅第1图与第6图，第1图与第6图之间的差异在于，比较电路6更包括计算单元60。计算单元60包括或非门600与601。或非门600的一输入端接收判断信号Q120，其另一输入端接收判断信号Q130，且其输出端产生结果信号R60。或非门601的一输入端接收判断信号Q121，其另一输入端接收判断信号Q131，且其输出端产生反相结果信号RB60。结果信号R60与反相结果信号RB60指示输入信号VIN之电压是否大于第一中间电压。不论偏移电压Voffset10是否大于偏移电压Voffset11，判断单元14可根据结果信号R60与反相结果信号RB60来判断输入信号VIN的电压是否大于第一中间电压。在此实施例中，具有逻辑值”1”的结果信号R60以及具有逻辑值”0”的反相结果信号RB60表示输入信号VIN的电压大于第一中间电压，而具有逻辑值”0”的结果信号R60以及具有逻辑值”1”的反相结果信号RB60表示输入信号VIN的电压不大于第一中间电压。
图7表示根据本发明又一实施例的比较电路。参阅第6图与第7图，第6图与第7图的差异在于：比较电路7更包括延迟单元70以及伪比较器71。延迟单元70接收比较信号D11以及反相比较信号DB11，且将比较信号D11以及反相比较信号DB11延迟一既定期间。伪比较器71接收比较信号D10以及反相比较信号DB10，以及接收来自延迟单元70的比较信号D11以及反相比较信号DB11。参阅图7，伪比较器71包括时间-数字比较器710与711。时间-数字比较器710接收比较信号D10以及来自延迟单元70的反相比较信号DB11，且根据比较信号D10以及反相比较信号DB11来产生判断信号Q7100与Q7101。时间-数字比较器711接收反相比较信号DB10以及来自延迟单元70的比较信号D11，且根据反相比较信号DB10以及比较信号D11来产生判断信号Q7110与Q7111。判断单元14更接收判断信号Q7100、Q7101、Q7110、与Q7111。在偏移电压Voffset10大于偏移电压Voffset11的情况下，判断单元14根据判断信号Q7100与Q7101来判断输入信号VIN的电压是否大于一第二中间电压，其中，该第二中间电压介于偏移电压Voffset10与Voffset11之间。在偏移电压Voffset11大于偏移电压Voffset10的情况下，判断单元14根据判断信号Q7110与Q7111来判断输入信号VIN的电压是否大于第二中间电压。优选地，第二中间电压根据延迟单元70的既定期间而决定。在图7的实施例中，根据延迟单元70的既定期间，第二中间电压被定义为偏移电压Voffset10与第一中间电压的总和的一半(例如，[Voffset10+(Voffset10+Voffset11)/2]/2)。
参阅图8，其具有与伪比较器15的时间-数字比较器12与13相同的架构，时间-数字比较器710与711的每一者以SR拴锁器来实施。SR拴锁器710包括或非门7100与7101，且SR拴锁器711包括或非门7110与7111。SR拴锁器710与711的架构与操作如同于SR拴锁器12与13。因此，在此省略相关叙述。
根据图7的实施例，由于SR拴锁器710与711所产生的判断信号可用来判断输入信号VIN的电压是否大于第二中间电压，因此由SR拴锁器710与711所组成的伪比较器71具有等于第二中间电压的等效偏移电压Voffset71。
在前面详细的描述中，通过参考本发明描述的特定实施例，本领域技术人员可以理解的是，在没有背离本发明的精神的情况下可以做出各种修改。且前面详细的描述以及附图应该理解为是为了清楚的阐述发明，而不是作为本发明的限制。

Claims (19)

1.一种比较电路，包括：
一第一比较器，具有一第一偏移电压，该第一比较器用以接收一输入信号，且根据该第一偏移电压对该输入信号执行一第一比较操作以产生一第一比较信号；
一第二比较器，具有一第二偏移电压，该第二比较器用以接收该输入信号，且根据该第二偏移电压对该输入信号执行一第二比较操作以产生一第二反相比较信号，该第一偏移电压大于该第二偏移电压；以及
一第一时间-数字比较器，用以接收该第一比较信号以及该第二反相比较信号，且根据该第一比较信号以及该第二反相比较信号来产生一第一判断信号以及一第二判断信号；
其中，该第一判断信号以及该第二判断信号指示该输入信号之电压是否大于一第一中间电压；以及
该第一中间电压等于该第一偏移电压与该第二偏移电压之总和的一半。
2.如权利要求1所述的比较电路，其特征在于，该第一时间-数字比较器以一SR拴锁器来实施。
3.如权利要求2所述的比较电路，其特征在于，该第一时间-数字比较器在一第一输出节点产生该第一判断信号以及在一第二输出节点上产生该第二判断信号，且该第一时间-数字比较器包括：
一第一或非门，具有接收该第一比较信号的第一输入端、耦接该第二输出节点的第二输入端、以及耦接该第一输出节点的输出端；以及
一第二或非门，具有耦接该第一输出节点的第一输入端、接收该第二反相比较信号的第二输入端、以及耦接该第二输出节点的输出端。
4.如权利要求1所述的比较电路，更包括：
一判断单元，接收该第一判断信号以及该第二判断信号，且根据该第一判断信号以及该第二判断信号来判断该输入信号的电压是否大于该第一中间电压。
5.如权利要求4所述的比较电路，其特征在于，该第一比较器还产生与所述第一比较信号反相的一第一反相比较信号，该判断单元更接收该第一比较信号以及该第一反相比较信号；以及
当该判断单元判断出该输入信号的电压大于该第一中间电压时，该判断单元根据该第一比较信号以及该第一反相比较信号来判断该输入信号的电压是否大于该第一偏移电压。
6.如权利要求4所述的比较电路，其特征在于，该第二比较器还产生一与所述第二反相比较信号反相的第二比较信号，该判断单元更接收该第二比较信号以及该第二反相比较信号；以及
当该判断单元判断出该输入信号的电压不大于该第一中间电压时，该判断单元根据该第二比较信号以及该第二反相比较信号来判断该输入信号的电压是否大于该第二偏移电压。
7.一种比较电路，包括：
一第一比较器，具有一第一偏移电压，该第一比较器用以接收一输入信号，且对该输入信号执行一第一比较操作以产生一第一比较信号以及一第一反相比较信号；
一第二比较器，具有一第二偏移电压，该第二比较器用以接收该输入信号，且对该输入信号执行一第二比较操作以产生一第二比较信号以及一第二反相比较信号；
一第一时间-数字比较器，用以接收该第一比较信号以及该第二反相比较信号，且根据该第一比较信号以及该第二反相比较信号来产生一第一判断信号以及一第二判断信号；以及
一第二时间-数字比较器，用以接收该第一反相比较信号以及该第二比较信号，且根据该第一反相比较信号以及该第二比较信号来产生一第三判断信号以及一第四判断信号；
其中，当该第一偏移电压大于该第二偏移电压时，该第一判断信号以及该第二判断信号指示该输入信号之电压是否大于一第一中间电压；
当该第二偏移电压大于该第一偏移电压时，该第三判断信号以及该第四判断信号指示该输入信号之电压是否大于该第一中间电压；以及
该第一中间电压等于该第一偏移电压与该第二偏移电压之总和的一半。
8.如权利要求7所述的比较电路，其特征在于，该第一时间-数字比较器以及该第二时间-数字比较器之每一者以一SR拴锁器来实施。
9.如权利要求8所述的比较电路，其特征在于，该第一时间-数字比较器以及该第二时间-数字比较器之每一者具有一第一输入节点、一第二输入节点、一第一输出节点、以及一第二输出节点且包括：
一第一或非门，具有耦接该第一输入节点之第一输入端、耦接该第二输出节点之第二输入端、以及耦接该第一输出节点之输出端；以及
一第二或非门，具有耦接该第一输出节点之第一输入端、耦接该第二输入节点之第二输入端、以及耦接该第二输出节点之输出端。
10.如权利要求9所述的比较电路，其特征在于，该第一时间-数字比较器由该第一时间-数字比较器的该第一输入节点来接收该第一比较信号以及由该第二输入节点来接收该第二反相比较信号，且于该第一时间-数字比较器的该第一输出节点产生该第一判断信号以及在该第二输出节点产生该第二判断信号；以及
该第二时间-数字比较器由该第二时间-数字比较器的该第一输入节点来接收该第二比较信号以及由该第二输入节点来接收该第一反相比较信号，且于该第二时间-数字比较器的该第一输出节点产生该第三判断信号以及于该第二输出节点产生该第四判断信号。
11.如权利要求7所述的比较电路，更包括：
一判断单元，接收该第一判断信号、该第二判断信号、该第三判断信号、以及该第四判断信号，且根据该第一判断信号以及该第二判断信号或根据该第三判断信号以及该第四判断信号来判断该输入信号之电压是否大于该第一中间电压。
12.如权利要求11所述的比较电路，其特征在于，该判断单元更接收该第一比较信号以及该第一反相比较信号；以及
当该第一偏移电压大于该第二偏移电压且该判断单元判断出该输入信号的电压大于该第一中间电压时，该判断单元根据该第一比较信号以及该第一反相比较信号来判断该输入信号之电压是否大于该第一偏移电压。
13.如权利要求11所述的比较电路，其特征在于，该判断单元更接收该第二比较信号以及该第二反相比较信号；以及当该第一偏移电压大于该第二偏移电压且该判断单元判断出该输入信号的电压不大于该第一中间电压时，该判断单元根据该第二比较信号以及该第二反相比较信号来判断该输入信号之电压是否大于该第二偏移电压。
14.如权利要求11所述的比较电路，其特征在于，该判断单元更接收该第二比较信号以及该第二反相比较信号；以及当该第二偏移电压大于该第一偏移电压且该判断单元判断出该输入信号的电压大于该第一中间电压时，该判断单元根据该第二比较信号以及该第二反相比较信号来判断该输入信号的电压是否大于该第二偏移电压。
15.如权利要求11所述的比较电路，其特征在于，该判断单元更接收该第一比较信号以及该第一反相比较信号；以及
当该第二偏移电压大于该第一偏移电压且该判断单元判断出该输入信号的电压不大于该第一中间电压时，该判断单元根据该第一比较信号以及该第一反相比较信号来判断该输入信号的电压是否大于该第一偏移电压。
16.如权利要求7所述的比较电路，其特征在于，该第一比较器以及该第二比较器之每一者以感测放大器型正反器(senseamplifier-basedflip-flop)来实施。
17.如权利要求7所述的比较电路，更包括：
一计算单元，接收该第一判断信号、该第二判断信号、该第三判断信号、以及该第四判断信号以产生一结果信号以及一反相结果信号；
其中，该计算单元包括：
一第一或非门，具有接收该第一判断信号之第一输入端、接收该第三判断信号之第二输入端、以及输出该结果信号之输出端；以及
一第二或非门，具有接收该第二判断信号之第一输入端、接收该第四判断信号之第二输入端、以及输出该反相结果信号之输出端；
其中，该结果信号以及该反相结果信号指示该输入信号的电压是否大于该第一中间电压。
18.如权利要求7所述的比较电路，更包括：
一延迟单元，接收该第二比较信号以及该第二反相比较信号，且将该第二比较信号以及该第二反相比较信号延迟一既定期间；以及
一第三时间-数字比较器，接收该第一比较信号以及来自该延迟单元的延迟后的该第二反相比较信号，且根据该第一比较信号以及延迟后的该第二反相比较信号来产生一第五判断信号以及一第六判断信号；
其中，当该第一偏移电压大于该第二偏移电压时，该第五判断信号以及该第六判断信号指示该输入信号的电压是否大于一第二中间电压；以及
该第二中间电压根据该延迟单元的该既定期间而确定。
19.如权利要求18所述的比较电路，其特征在于，该第二中间电压等于该第一偏移电压与该第一中间电压之总和的一半。
CN201310067280.3A 2012-03-26 2013-03-04 比较电路 Active CN103368537B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610145976.7A CN105827246B (zh) 2012-03-26 2013-03-04 比较电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/430,464 US8514121B1 (en) 2012-03-26 2012-03-26 Comparison circuits
US13/430,464 2012-03-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610145976.7A Division CN105827246B (zh) 2012-03-26 2013-03-04 比较电路

Publications (2)

Publication Number Publication Date
CN103368537A CN103368537A (zh) 2013-10-23
CN103368537B true CN103368537B (zh) 2016-04-13

Family

ID=48952160

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610145976.7A Active CN105827246B (zh) 2012-03-26 2013-03-04 比较电路
CN201310067280.3A Active CN103368537B (zh) 2012-03-26 2013-03-04 比较电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610145976.7A Active CN105827246B (zh) 2012-03-26 2013-03-04 比较电路

Country Status (2)

Country Link
US (2) US8514121B1 (zh)
CN (2) CN105827246B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035815B1 (en) * 2014-03-04 2015-05-19 Xilinx, Inc. High-speed and high-resolution signal analysis system
US9467160B2 (en) 2014-11-11 2016-10-11 Mediatek Inc. Flash ADC with interpolators
CN108964634B (zh) * 2017-05-26 2022-02-18 瑞昱半导体股份有限公司 数据还原电路
EP3657270B1 (en) * 2018-11-21 2022-07-20 Korea University Research and Business Foundation, Sejong Campus Stochastic time-to-digital converter and operating method thereof
US10673452B1 (en) 2018-12-12 2020-06-02 Texas Instruments Incorporated Analog-to-digital converter with interpolation
US11438001B2 (en) * 2020-12-24 2022-09-06 Texas Instruments Incorporated Gain mismatch correction for voltage-to-delay preamplifier array
US11962318B2 (en) 2021-01-12 2024-04-16 Texas Instruments Incorporated Calibration scheme for a non-linear ADC
US11881867B2 (en) 2021-02-01 2024-01-23 Texas Instruments Incorporated Calibration scheme for filling lookup table in an ADC

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956340A (zh) * 2005-10-27 2007-05-02 财团法人工业技术研究院 以反向器为基础运用开路电阻串的快闪模拟数字转换器
CN101897121A (zh) * 2007-12-13 2010-11-24 Nxp股份有限公司 针对闪速a/d转换器的时域插值方案

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7379010B2 (en) * 2005-11-02 2008-05-27 Sigma Designs, Inc. Extension of accuracy of a flash ADC by 1-bit through interpolation of comparator outputs
CN101355349B (zh) * 2007-07-23 2010-09-29 晶豪科技股份有限公司 三角波产生电路及其方法
CN101472310B (zh) * 2007-12-27 2011-09-14 华为技术有限公司 通信系统中实现重定向的方法、装置及系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956340A (zh) * 2005-10-27 2007-05-02 财团法人工业技术研究院 以反向器为基础运用开路电阻串的快闪模拟数字转换器
CN101897121A (zh) * 2007-12-13 2010-11-24 Nxp股份有限公司 针对闪速a/d转换器的时域插值方案

Also Published As

Publication number Publication date
CN105827246B (zh) 2018-10-19
US8514121B1 (en) 2013-08-20
US8988265B2 (en) 2015-03-24
US20130300593A1 (en) 2013-11-14
CN103368537A (zh) 2013-10-23
CN105827246A (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN103368537B (zh) 比较电路
US7106239B1 (en) Rail-to-rail delay line for time analog-to-digital converters
CN104253613B (zh) 一种sar adc的低压超低功耗高精度比较器
US7576677B2 (en) Pipeline A/D converter converting analog signal to digital signal
CN100574034C (zh) 一种用于开关电源芯片的输出电压状态指示电路
CN105306059B (zh) 一种逐次逼近模数转换器装置
CN109314521A (zh) 用于时间交错式逐次逼近模数转换器的异步时钟生成
CN101924540B (zh) 一种差分时域比较器电路
ATE494662T1 (de) Sar-analog-digital-umsetzer mit grossem eingangsbereich
US20190140654A1 (en) Bit error rate forecast circuit for successive approximation register analog-to-digital conversion
CN201035091Y (zh) 一种用于电源芯片的输出电压状态指示电路
Yuan et al. A 281-nW 43.3 fJ/conversion-step 8-ENOB 25-kS/s asynchronous SAR ADC in 65nm CMOS for biomedical applications
TW201419766A (zh) 連續近似式類比至數位轉換器
Reddy et al. An effective 6-bit flash ADC using low power CMOS technology
US8547269B2 (en) Robust encoder for folding analog to digital converter
Yasser et al. A comparative analysis of optimized low-power comparators for biomedical-adcs
WO2023164970A1 (zh) 应用于高速adc输入缓冲器的自适应电流产生电路及方法
CN101577548B (zh) 基于可控负载电容的时间域比较器
CN101404501A (zh) 一种并行模数转换器中的比较器的设计方法
Rovere et al. A 2.1 μW event-driven wake-up circuit based on a level-crossing ADC for pattern recognition in healthcare
Akashe et al. Optimization of fat tree encoder for ultra high speed analog to digital converter using 45 nanometer technology
CN108028660A (zh) 用于对模数转换器的输入信号进行滤波的滤波器电路
Dastagiri et al. Analysis of Low Power Low Kickback noise Dynamic Comparators in Pacemakers
Dastagiri et al. Reduction of kickback noise in latched comparators for cardiac IMDs
TW202027426A (zh) 開關電容電路以及類比轉數位轉換裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant