CN101355349B - 三角波产生电路及其方法 - Google Patents

Abstract

本发明提供一种三角波产生电路及其方法。此三角波产生电路包括积分电路、电平检测电路及信号调整电路。积分电路依据积分电流的状态产生三角波输出信号。电平检测电路接收三角波输出信号，且当三角波输出信号的电平达到第一参考电平时，输出检测信号。信号调整电路依据检测信号使积分电流呈现第一状态，以改变三角波输出信号的电压电平，以及依据一时钟产生边缘脉冲信号，且依据边缘脉冲信号将三角波输出信号的电压电平拉至第二参考电平，以及依据边缘脉冲信号使积分电流呈现第二状态，以改变三角波输出信号的电压电平。

Description

三角波产生电路及其方法

技术领域

本发明涉及一种三角波产生电路及其方法，特别是涉及一种可切换使用外部时钟与内部时钟的三角波产生电路及其方法，其三角波频率以及波形在长时间运作下皆可维持稳定不失真。

背景技术

三角波产生电路，常被应用于多种电路之中，例如脉宽调制器(pulsewidth modulator，PWM)。当三角波产生电路应用于脉宽调制器之类的电路时，三角波产生电路所输出的三角波波形将会严重地影响脉宽调制的准确性，特别是在三角波产生电路所需的时钟是由外部提供的情况之下，以及三角波产生电路并无反馈控制功能时。

图1为现有三角波产生电路的电路图。此电路包括电流源101及104、P型金属氧化物半导体导体(p-type metal oxide semiconductor，PMOS)晶体管102、N型金属氧化物半导体导体(n-type metal oxide semiconductor，NMOS)晶体管103、放大器105及电容106，这些构件的耦接关系如图所示。此外，图中的VDD表示电源电压，GND表示共同电位，VIN表示输入信号，VREF表示参考电压，VOUT表示三角波输出信号。其中，输入信号VIN通常为一方波时钟。

利用输入信号VIN可控制晶体管102及103的导通状态，且在一时间区段中只导通二述两个晶体管其中之一，使得当PMOS晶体管102导通时，电流源101提供一电流I1至放大器105的负输入端；而当NMOS晶体管103导通时，电流源104则从放大器105的负输入端汲取一电流I2至共同电位GND。由放大器105及电容106所组成的积分电路便对放大器105的负输入端电流进行积分而得到三角波输出信号VOUT。

然而，由于集成电路工艺中不可避免的误差会使得电流I1及I2二者大小不会完全一样，因此衍生出一些问题。图2为图1电路在电流I2大于电流I1的情况下VOUT的波形图。其中，VH及VL代表两个预设的参考电平，且参考电平VH大于参考电平VL。由此图可知，在电流I2大于电流I1时，在长时间工作之下，三角波输出信号VOUT会逐渐往上漂移而脱离位于VH与VL间的正常工作区间。

图3为图1电路在电流I2小于电流I1的情况下VOUT的波形图。由此图可知，在电流I2小于电流I1的情况时，在长时间工作之下，三角波输出信号VOUT会逐渐往下漂移而脱离位于VH与VL间的正常工作区间。

此外，在输入信号VIN的波形并不理想的情况之下，例如占空度(dutycycle)并非50％时，三角波输出信号VOUT亦会逐渐往上或往下漂移，如图4所示。图4为图1电路中输入信号VIN的占空度小于50％时VOUT的波形图。由于占空度不相等使得积分电路电容106充放电时间不相等，三角波输出信号VOUT便逐渐往下漂移而脱离位于VH与VL间的正常工作区间。同理，当输入信号VIN的占空度大于50％时，整个三角波输出信号VOUT会逐渐往上漂移而脱离位于VH与VL间的正常工作区间。

由上述可知，传统的三角波产生电路会因为工艺误差或者输入信号的些许不对称导致产生的三角波逐渐失真，此问题会随着电路运作时间愈长而愈加严重。若无法提供精准的三角波输出信号VOUT，那么利用此三角波工作的电路也必然会产生误差。

发明内容

本发明的目的就是提供一种三角波产生电路，其能提供始终维持在工作区间内的三角波输出信号。

本发明的另一目的是提供一种产生三角波输出信号的方法，运用此方法所产生的三角波输出信号即使长时间工作也不会漂移出工作区间。

基于上述及其它目的，本发明提出一种三角波产生电路。此三角波产生电路包括积分电路、电平检测电路及信号调整电路。积分电路用以依据积分电流的状态产生三角波输出信号。电平检测电路用以接收三角波输出信号，且当三角波输出信号的电平达到第一参考电平时，输出一检测信号。信号调整电路用以依据检测信号使积分电流呈现第一状态，以改变三角波输出信号的电压电平，以及另外依据一时钟产生一边缘脉冲信号，且依据边缘脉冲信号将三角波输出信号的电压电平改变至第二参考电平，以及依据边缘脉冲信号使积分电流呈现第二状态，以改变三角波输出信号的电压电平，其中，该第一参考电平的电压值小于该第二参考电平的电压值，该第一状态是指电流方向从该积分电路流至该信号调整电路，并且该第二状态是指电流方向从该信号调整电路流至该积分电路。

本发明另提出一种产生三角波输出信号的方法，其中，三角波输出信号为一积分电路依据一积分电流的状态而产生，此方法包括下列步骤：首先，判断三角波输出信号的电平是否达到第一参考电平。接着，当三角波输出信号的电平达到第一参考电平时，产生一检测信号。然后，依据检测信号使积分电流呈现第一状态，以改变三角波输出信号的电压电平。接着，依据一时钟产生一边缘脉冲信号，且依据边缘脉冲信号将三角波输出信号的电压电平改变至第二参考电平。然后，依据边缘脉冲信号使积分电流呈现第二状态，以改变三角波输出信号的电压电平，其中，该第一参考电平的电压值小于该第二参考电平的电压值，该第一状态是指电流方向为从该积分电路流出，并且该第二状态是指电流方向为流入该积分电路。

本发明因利用电平检测电路来判断三角波输出信号的电平是否达到第一参考电平以决定是否改变积分电路中电流的方向，另外再依据由时钟所产生的边缘脉冲信号将三角波输出信号的电压电平强迫拉至第二参考电平。因此，三角波输出信号会一直保持在第一参考电平及第二参考电平所形成的工作区间中，形成一稳定的三角波输出信号。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明。

附图说明

图1为现有三角波产生电路的电路图。

图2、图3、图4为图1电路在I1与I2不完全相等时VOUT的波形图。

图5为依照本发明一实施例的三角波产生电路的电路图。

图6为边缘脉冲信号产生电路550的其中一种实施方式的电路图。

图7为SR闩锁器571的电路图。

图8为切换逻辑电路573的电路图。

图9为图5电路的各信号的波形图。

图10为依照本发明另一实施例的三角波产生电路的电路图。

图11为依照本发明再一实施例的三角波产生电路的电路图。

图12为边缘脉冲信号产生电路1050的其中一种实施方式的电路图。

图13为SR闩锁器1061的电路图。

图14为切换逻辑电路1062的电路图。

图15为图11电路的各信号的波形图。

图16为依照本发明一实施例的三角波输出信号调整方法的流程图。

附图符号说明

101、104、574-1、574-4、1063-1、1063-4：电流源

102、103、574-2、574-3、581、582、1063-2、1063-3、1071、1072：晶体管

105、511、1011：放大器

106、512、1012：电容

510、1010：积分电路

520、530、1020、1030：电平检测电路

540、1040：信号调整电路

550、1050：边缘脉冲信号产生电路

550-1-550-5、573-2、560、572、593、1002、1050-1-1050-5、1062-2、1093：反相器

550-6、571-1、571-2、592、1092：与非门

570、1060：控制驱动电路

571、1061：SR闩锁器

573、1062：切换逻辑电路

573-1、1062-1：或门

573-3、1050-6、1062-3：与门

574、1063：积分电流产生电路

580、1070：传输门

590、1090：参考电平产生器

591、1091：控制电路

1001、1003：多路复用器

1061-1、1061-2：或非门

1601-1605：步骤

A1、A11：边缘脉冲信号

/A1、/A11：边缘脉冲信号的反相信号

A2、A3、A12、A15：检测信号

A4、A13：闩锁信号

/A4：闩锁信号的反相信号

A6、A7、A16、A17：控制信号

FS：积分电流

GND：共同电位

M/S：选择信号

PDBAR：使能信号

SYNC_0：外部时钟

SYNC_1、SYNC_2：供给至其它电路的信号

VDD：电源电压

VH、VL：参考电平

VIN：输入信号

Vk、A14：多路复用器的输出

Vk_B：反相器1002的输出

VOUT：三角波输出信号

VREF：参考电压

具体实施方式

图5为本发明一实施例的三角波产生电路。此三角波产生电路包括有积分电路510、电平检测电路520及530，还有信号调整电路540。积分电路510用以依据积分电流FS的状态来产生三角波输出信号VOUT。电平检测电路520用以接收三角波输出信号VOUT，且当三角波输出信号VOUT的电平达到参考电平VL时，便输出检测信号A2。信号调整电路540用以依据检测信号A2使积分电流FS呈现第一状态，以改变三角波输出信号VOUT的电压电平，以及另外依据外部时钟SYNC_0来产生边缘脉冲信号A1，且依据边缘脉冲信号A1将三角波输出信号VOUT的电压电平拉至参考电平VH，以及依据边缘脉冲信号A1使积分电流FS呈现第二状态，以改变三角波输出信号的电压电平。

至于电平检测电路530，其用以接收三角波输出信号VOUT，当三角波输出信号VOUT的电平达到参考电平VH时，输出检测信号A3。此检测信号A3由于是用于信号调整电路540内较细部的操作，因此其功用容后再述。

在此实施例中，是设定参考电平VL的电压值小于参考电平VH的电压值。此外，上述的第一状态是指电流方向从积分电路510流至信号调整电路540，当积分电流FS呈现第一状态时，信号调整电路540会递增三角波输出信号VOUT的电压电平；而上述的第二状态是指电流方向从信号调整电路540流至积分电路510，当积分电流FS呈现第二状态时，信号调整电路540会递减三角波输出信号VOUT的电压电乎。

积分电路510以放大器511及电容512来实施，且放大器511的正输入端接收参考电平VH，而负输入端则接收积分电流FS。电平检测电路520及530皆以放大器来实施。其中，作为电平检测电路520的放大器，其正输入端及负输入端分别接收三角波输出信号VOUT及参考电平VL，当三角波输出信号VOUT小于参考电平VL时，电平检测电路520的放大器产生低电压电平的检测信号A2；而作为电平检测电路530的放大器，其正输入端及负输入端分别接收参考电平VH及三角波输出信号VOUT，当三角波输出信号VOUT大于参考电平VH时，电平检测电路530的放大器产生低电压电平的检测信号A3。

信号调整电路540包括边缘脉冲信号产生电路550、反相器560、控制驱动电路570及传输门580。边缘脉冲信号产生电路550依据外部时钟SYNC_0的一边缘产生边缘脉冲信号A1。反相器560用以将边缘脉冲信号A1反相，以产生边缘脉冲信号A1的反相信号/A1。控制驱动电路570依据检测信号A2使积分电流FS从积分电路510流至信号调整电路540以递增三角波输出信号的电平，并依据边缘脉冲信号A1的上升缘(rising edge)使积分电流FS转由信号调整电路540流至积分电路510以递减三角波输出信号的电平。传输门580跨接于积分电路510的输出端与负输入端之间，并依据边缘脉冲信号A1及其反相信号/A1作切换，以选择耦合或不耦合积分电路510的输出端与负输入端。在此例中，设定边缘脉冲信号A1为低电压电平时传输门580会导通。因此当边缘脉冲信号A1由高电压电平转变至低电压电平时，传输门580导通使得积分电路510的输出端与负输入端耦合，导致三角波输出信号VOUT被强迫拉到参考电平VH，当边缘脉冲信号A1由低电压电平回复至高电压电平时，该上升缘会改变积分电流FS的状态使得三角波输出信号VOUT由参考电平VH开始下降。

控制驱动电路570包括SR闩锁器571、反相器572、切换逻辑电路573及积分电流产生电路574。SR闩锁器571用以接收检测信号A2、A3及边缘脉冲信号A1，据以输出闩锁信号A4。反相器572用以将闩锁信号A4反相，以产生闩锁信号A4的反相信号/A4。切换逻辑电路573具有第一输入端及第二输入端，第一输入端用以接收信号/A1，而第二输入端接收信号/A4，据以产生控制信号A6及A7。积分电流产生电路574依据控制信号A6及A7产生积分电流FS。在此例中，积分电流产生电路574以电流源574-1及574-4、PMOS晶体管574-2及NMOS晶体管574-3来实现，这些构件的耦接方式如图所示。此外，图中的VDD表示电源电压，而GND表示共同电位。

在此实施例中，边缘脉冲信号产生电路550是依据外部时钟SYNC_0的上升缘来产生边缘脉冲信号A1，因此边缘脉冲信号产生电路550的内部电路可以用图6所示方式来实施。请参照图6，图6为边缘脉冲信号产生电路550的其中一种实施方式的电路图。此边缘脉冲信号产生电路550的内部包括有反相器550-1-550-5与与非门550-6。边缘脉冲信号A1的脉冲宽度可以藉由调整信号产生电路550中的反相器数目来决定，此脉冲宽度决定了三角波输出信号VOUT被强迫拉到参考电平VH的时间，设计者可以根据实际上需求自由调整边缘脉冲信号A1的脉冲宽度。

图7为SR闩锁器571的电路图。此SR闩锁器571是以与非门571-1及571-2来实施。与非门571-1具有三个输入端，其中一个输入端接收与非门571-2的输出，而另二个输入端作为SR闩锁器571的设置(set)端，并分别用以接收边缘脉冲信号A1及检测信号A3。与非门571-2具有二个输入端，其中一个输入端接收与非门571-1的输出，而另一个输入端作为SR闩锁器571的重置(reset)端，并用以接收检测信号A2。

图8为切换逻辑电路573的电路图。此切换逻辑电路573是以或门573-1、反相器573-2与与门573-3来实施。或门573-1的二个输入端分别耦接反相的边缘脉冲信号/A1与反相的闩锁信号/A4，而或门573-1的输出端用以输出控制信号A6以控制PMOS晶体管574-2导通与否。反相器573-2的输入端耦接反相的边缘脉冲信号/A1。与门573-3的二个输入端分别耦接反相器573-2的输出及反相的闩锁信号/A4，而与门573-3的输出端用以输出控制信号A7以控制NMOS晶体管574-3导通与否。

图9为图5电路的各信号的波形图，此图9中的标示各自对应于图5中的信号标示。请依照说明的需要而参照图5及图9。由图9可看到，边缘脉冲信号A1平时呈现高逻辑电平(high)，但在外部时钟SYNC_0的上升缘处，边缘脉冲信号A1就呈现出低逻辑电平(low)，其低逻辑电平的脉冲宽度可由边缘脉冲信号产生电路550决定。检测信号A2平时呈现高逻辑电平，亦即三角波输出信号VOUT大于参考电平VL，但当三角波输出信号VOUT小于参考电平VL时，检测信号A2就呈现出低逻辑电平，直到三角波输出信号VOUT恢复大于参考电平VL为止。检测信号A3平时呈现高逻辑电平，亦即三角波输出信号VOUT小于参考电平VH，但当三角波输出信号VOUT大于参考电平VH时，检测信号A3就呈现出低逻辑电平，直到三角波输出信号VOUT恢复小于参考电平VH为止。也就是说，当三角波输出信号VOUT电压值跑出VH与VL所限定的工作区间时，检测信号A2或A3其中之一会改变电平来通知信号调整电路540。

SR闩锁器571的二个设置端分别接收边缘脉冲信号A1及检测信号A3，而重置端则接收检测信号A2。由于SR闩锁器571为负缘触发的SR闩锁器，因此每当检测信号A2呈现低逻辑电平时(三角波输出信号VOUT小于参考电平VL)，就将SR闩锁器571所输出的闩锁信号A4重置为低逻辑电平，而每当边缘脉冲信号A1呈现低逻辑电平(外部时钟SYNC_0上缘触发时)或检测信号A3呈现低逻辑电平(三角波输出信号VOUT大于参考电平VH)时，就将SR闩锁器571所输出的闩锁信号A4设置为高逻辑电平。

接下来，切换逻辑电路573便依据边缘脉冲信号A1的反相信号/A1及闩锁信号A4的反相信号/A4来操作，请参照图8及图9。当信号/A1及信号/A4中的任何一个呈现高逻辑电平时，控制信号A6就呈现高逻辑电平，而其余时间则呈现低逻辑电平。反相器573-2的输出，其实就是边缘脉冲信号A1，因此对于控制信号A7而言，在边缘脉冲信号A1及信号/A4皆呈现高逻辑电平的情况之下，控制信号A7才会呈现高逻辑电平，至于其余时间则呈现低逻辑电平。请再参照图5及图9。在产生控制信号A6及A7之后，PMOS晶体管574-2便在控制信号A6呈现低逻辑电平时导通，而NMOS晶体管574-3便在控制信号A7呈现高逻辑电平时导通。

根据上述控制机制可以得知，积分电流产生电路574的工作型态有三种，第一种是当三角波输出信号VOUT递增至参考电平VH且边缘脉冲信号A1不在低电平时，PMOS晶体管574-2导通而NMOS晶体管574-3不导通，积分电流FS便由信号调整电路540流至积分电路510，使得三角波输出信号VOUT的电压电平开始递减；第二种是当三角波输出信号VOUT递减至参考电平VL且边缘脉冲信号A1不在低电平时，PMOS晶体管574-2不导通而NMOS晶体管574-3导通，积分电流FS便由积分电路510流至信号调整电路540，使得三角波输出信号VOUT的电压电平开始递增；第三种是当外部时钟SYNC_0上缘触发时，不论此时三角波输出信号VOUT电压值为何，边缘脉冲信号A1会被拉至低电平且维持一段脉冲宽度时间，在这段时间中PMOS晶体管574-2与NMOS晶体管574-3皆不导通，传输门580被开启使得三角波输出信号VOUT被强迫拉至参考电平VH。当脉冲信号A1恢复高电平后，积分电流产生电路574便从第三种工作型态转换至第一种工作型态。

根据上述三种工作型态重复出现，由本发明三角波产生电路所产生的三角波依实际情况会有两种稍许不同的输出波形，如图9的Case1与Case2所示。藉由图9中的波形Case1可知，当三角波输出信号VOUT的电压电平达到参考电平VL时，便依据检测信号A2来改变积分电流FS的流向，使之由积分电路510流至信号调整电路540，进而开始递增三角波输出信号VOUT的电压电平。然而，若此时的积分电流FS较小，使得三角波输出信号VOUT的电压电平无法在外部时钟SYNC_0的上升缘处达到参考电平VH时，传输门580便依据边缘脉冲信号A1及其反相信号/A1而导通，强制将三角波输出信号VOUT的电压电平拉到放大器511的负输入的电压电平。由于放大器511的正、负输入端呈现虚短路的关系，因此实际上三角波输出信号VOUT的电压电平是被拉到参考电平VH。随后，再利用边缘脉冲信号A1的上升缘(也是其反相信号/A1的下降缘)来改变积分电流FS的流向，使之由信号调整电路540流至积分电路510，进而开始递减三角波输出信号VOUT的电压电平。

藉由图9中的操作结果Case2可知，当三角波输出信号VOUT的电压电平达到参考电平VL时，亦是依据检测信号A2来改变积分电流FS的流向，使之由积分电路510流至信号调整电路540，进而开始递增三角波输出信号VOUT的电压电平。然而，若此时的积分电流FS较大，使得三角波输出信号VOUT的电压电平在外部时钟SYNC_0的上升缘之前就已达到参考电平VH，接着又开始下降时，传输门580便依据边缘脉冲信号A1及其反相信号/A1而导通，强制将三角波输出信号VOUT的电压电平再拉回参考电平VH。随后，再利用边缘脉冲信号A1的上升缘来改变积分电流FS的流向，使之由信号调整电路540流至积分电路510，进而开始递减三角波输出信号VOUT的电压电平。

由上述可知，无论呈现那一种情况，三角波输出信号VOUT的频率都可以与由外部所提供的外部时钟SYNC_0的频率保持同步，且三角波输出信号VOUT的相位也几乎与外部时钟SYNC_0的相位相同。另外也确保三角波输出信号VOUT始终保持在由参考电压VH、VL所形成的工作区间中，因此，本发明的三角波产生电路，确实可提供一稳定的三角波输出信号VOUT。

值得一提的是，在图5所示的三角波产生电路中，还可以再增加参考电平产生器590，以直接提供参考电平VH及VL。此外，为了提高实用性，设计者亦可在本发明电路中加入针对其它功能所设计的电路，例如，使用者可在此三角波产生电路中再增加控制电路591。此控制电路591包括与非门592及反相器593。反相器593用以接收选择信号M/S，与非门592用以接收外部时钟SYNC_0、使能信号PDBAR及反相器593，而与非门592的输出端则耦接至边缘脉冲信号产生电路550来取代原实施例电路中外部时钟SYNC_0的输入端。如此一来，使用者便可利用使能信号PDBAR的逻辑状态来决定是否让三角波产生电路进入省电模式(power down)，当进入省电模式时，控制电路591会将电路与外部时钟信号SYNC_0隔离以避免误动作，类似此种与其它应用电路的结合或变形，仍属于本发明的范畴。另外，此三角波产生电路不使用外部时钟SYNC_0亦可动作，此时只要让选择信号M/S维持在高电平即可。当需要产生两组同步的三角波时，可分别选择两组本发明实施例的三角波产生电路，其中一组令其选择信号M/S为高电平而自行产生一第一三角波，并取其反相闩锁信号/A4作为另一组三角波产生电路的外部时钟SYN_1，并令第二组三角波产生电路的选择信号M/S为低电平，如此一来便可确保第二组三角波产生电路所产生的第二三角波会与第一三角波同步。

熟习此技艺者应知，本发明的精神在于判断三角波输出信号的电平是否达到参考电平VH及VL，并根据判断的结果来决定积分电流FS的状态。然而，由于各家厂商在设计三角波产生电路时，不管是边缘脉冲信号产生电路550、SR闩锁器571、切换逻辑电路573或是电平检测电路520及530，都可能会运用到其它不同的实现方式，本实施例提供的边缘脉冲信号产生电路550、SR闩锁器571与切换逻辑电路573的电路图仅为举例之用，并不表示本发明三角波产生电路仅限于使用这些电路，使用任何具有相同逻辑功能且现有技艺者能轻易推知的逻辑电路亦皆归属于本发明的范畴。例如，切换逻辑电路573亦可能直接依据边缘脉冲信号产生电路550及SR闩锁器571二者的输出来产生控制信号A6及A7，不需再通过反相器560及572进行信号的反相。此外，由于上述的MOS晶体管乃是用以充作开关来使用，因此亦可采用其它型式的晶体管来取代，或是直接用其它开关来取代。另外，本实施例虽然采用侦测外部时钟SYNC_0边缘来强迫三角波输出信号VOUT改变为参考电压VH，但也可以改成侦测外部时钟SYNC_0边缘来强迫三角波输出信号VOUT改变为参考电压VL，此时仅需将逻辑电路做些许调整，一般熟知技艺者当能自行为之，亦属本发明的范畴，在此不再赘述。

图10为依照本发明另一实施例的三角波产生电路。此三角波产生电路包括有积分电路1010、电平检测电路1020及信号调整电路1040。积分电路1010用以依据积分电流FS的状态来产生三角波输出信号VOUT。电平检测电路1020用以接收三角波输出信号VOUT，且当三角波输出信号VOUT的电平达到参考电平VL时，便输出检测信号A12。信号调整电路1040用以依据检测信号A12使积分电流FS呈现第一状态，以改变三角波输出信号VOUT的电压电平，以及依据由外部时钟SYNC_0来产生边缘脉冲信号A11，且依据边缘脉冲信号A11将三角波输出信号VOUT的电压电平拉至参考电平VH，以及依据边缘脉冲信号A11使积分电流FS呈现第二状态，以改变三角波输出信号的电压电平。

在此实施例中，同样设定参考电平VL的电压值小于参考电平VH的电压值。此外，上述的第一状态及第二状态同样指电流方向，而其电流方向的定义与图5电路中的积分电流FS的状态定义相同。此一实施例的运作方式大致上与上一实施例相同，相同组件及动作不再赘述，不同之处在于此实施例没有侦测三角波输出信号VOUT是否达到参考电压VH的机制，亦即当三角波输出信号VOUT达到参考电压VH时，此实施例电路不会递减三角波输出信号VOUT，唯有当外部时钟SYNC_0上缘触发导致三角波输出信号VOUT被强迫拉至参考电压VH后，此电路才会开始递减三角波输出信号VOUT。

为了方便使用者进行控制及其它实际运用的考虑，可以在图10所示电路中再额外增加一些构件，如图11所示。图11为依照本发明再一实施例的三角波产生电路。图11与图10所示电路的不同之处在于，图11所示电路增加了多路复用器1001及1003、反相器1002、电平检测电路1030、参考电平产生器1090及控制电路1091。多路复用器1001的二个输入端分别耦接边缘脉冲信号产生电路1050的输出端及共同电位GND，而多路复用器1001的输出端耦接切换逻辑电路1062的第一输入端，用以接收边缘脉冲信号A11及共同电位GND，并依据选择信号M/S决定输出边缘脉冲信号A11或共同电位GND，以获得多路复用器1001的输出Vk。反相器1002则接收多路复用器1001的输出Vk，以获得其反相信号Vk_B。此外，为了配合上述改变，传输门1070中的NMOS晶体管1072及PMOS晶体管1071分别改为依据多路复用器1001的输出Vk及其反相信号Vk_B来决定是否导通。

电平检测电路1030用以接收三角波输出信号VOUT，当三角波输出信号VOUT的电平达到参考电平VH时，输出检测信号A15。电平检测电路1030亦以放大器来实施，此作为电平检测电路1030的放大器，其正输入端及负输入端分别接收三角波输出信号VOUT及参考电平VH，据以产生检测信号A15。多路复用器1003的二个输入端分别耦接SR闩锁器1061的输出端及电平检测电路1030的输出端，而多路复用器1003的输出端耦接切换逻辑电路1062的第二输入端，用以接收检测信号A15及闩锁信号A13，且同样依据选择信号M/S决定输出闩锁信号A13或检测信号A15，以获得多路复用器1003的输出A14。其中，当多路复用器1001选择输出边缘脉冲信号A11时，多路复用器1003选择输出闩锁信号A13，反之，当多路复用器1001选择输出共同电位GND时，多路复用器1003选择输出检测信号A15。控制电路1091亦以一与非门及一反相器来实施，分别以1092及1093来标示。此控制电路1091与图5所示的控制电路591的功用相同，因此其耦接关系不再赘述。

在图10及图11所述的实施例中，边缘脉冲信号产生电路1050、SR闩锁器1061、切换逻辑电路1062及积分电流产生电路1063的实施方式描述如下。

边缘脉冲信号产生电路1050依据外部时钟SYNC_0的下降缘来产生边缘脉冲信号A11，因此边缘脉冲信号产生电路1050的内部电路可以用图12所示方式来实施。请参照图12，图12为边缘脉冲信号产生电路1050的其中一种实施方式的电路图。此边缘脉冲信号产生电路1050的内部包括有反相器1050-1-1050-5与与门1050-6。

图13为SR闩锁器1061的电路图。此SR闩锁器1061是以或非门1061-1及1061-2来实施。或非门1061-1的其中一个输入端接收或非门1061-2的输出，而另一个输入端作为SR闩锁器1061的重置(reset)端，并用以接收边缘脉冲信号A11。或非门1061-2的其中一个输入端接收或非门1061-1的输出，而另一个输入端作为SR闩锁器1061的设置(set)端，并用以接收检测信号A12。由此SR闩锁器1061的内部电路组成方式可知，其乃是以正缘触发的SR闩锁器。

图14为切换逻辑电路1062的电路图。此切换逻辑电路1062同样以一或门、一反相器及一与门来实施，分别以1062-1、1062-2及1062-3来标示。或门1062-1的二个输入端分别耦接切换逻辑电路1062的第一输入端及第二输入端，而或门1062-1的输出端用以输出控制信号A16。反相器1062-2的输入端耦接切换逻辑电路1062的第一输入端。与门1062-3的二个输入端分别耦接反相器1062-2的输出及切换逻辑电路1062的第二输入端，而与门1062-3的输出端用以输出控制信号A17。

由于图11与图10所示电路几乎相同，差别在于图11所示电路多了多路复用器来进行信号的选择。假设多路复用器1001选择输出边缘脉冲信号A11，而多路复用器1003选择输出闩锁信号A13，使得多路复用器1001的输出Vk等于边缘脉冲信号A11，多路复用器1003的输出A14等于闩锁信号A13，而反相器1002的输出Vk_B等于边缘脉冲信号A11的反相信号/A11，那么图11所示电路的信号能由图15来表示。

图15为图11电路的各信号的波形图，此图15中的标示各自对应于图11中的信号标示。请依照说明的需要而参照图15及图11。由图15可看到，边缘脉冲信号A11平时呈现低逻辑电平，但在外部时钟SYNC_0的下降缘处，边缘脉冲信号A11就呈现出高逻辑电平。检测信号A12平时呈现低逻辑电平，表示三角波输出信号VOUT大于参考电平VL，但每当三角波输出信号VOUT小于参考电平VL时，检测信号A12就呈现出高逻辑电平。

SR闩锁器1061的设置端及重置端分别接收检测信号A12及边缘脉冲信号A11。由于SR闩锁器1061为正缘触发的SR闩锁器，因此每当检测信号A12呈现高逻辑电平时，就将SR闩锁器1061所输出的闩锁信号A13设置为高逻辑电平，而每当边缘脉冲信号A11呈现高逻辑电平时，就将SR闩锁器1061所输出的闩锁信号A13重置为低逻辑电平。

接下来，切换逻辑电路1062便依据边缘脉冲信号A11及闩锁信号A13来操作，请参照图14及图15。当边缘脉冲信号A11及闩锁信号A13中的任何一个呈现高逻辑电平时，控制信号A16就呈现高逻辑电平，而其余时间则呈现低逻辑电平。对于控制信号A17而言，则只有在闩锁信号A13呈现高逻辑电平的情况之下，控制信号A17才会呈现高逻辑电平，至于其余时间则呈现低逻辑电平。请再参照图11及图15。在产生控制信号A16及A17之后，晶体管1063-2便在控制信号A16呈现低逻辑电平时导通，而晶体管1063-3便在控制信号A17呈现高逻辑电平时导通。

如此一来，当晶体管1063-2导通时，积分电流FS便由信号调整电路1040流至积分电路1010，使得三角波输出信号VOUT的电压电平开始递减，而当晶体管1063-3导通时，积分电流FS便由积分电路1010流至信号调整电路1040，使得三角波输出信号VOUT的电压电平开始递增。

藉由图15中的操作结果Case1可知，当三角波输出信号VOUT的电压电平达到参考电平VL时，便依据检测信号A12来改变积分电流FS的流向，使之由积分电路1010流至信号调整电路1040，进而开始递增三角波输出信号VOUT的电压电平。然而，若此时的积分电流FS较小，使得三角波输出信号VOUT的电压电平无法在外部时钟SYNC_0的下降缘处达到参考电平VH时，传输门1070便依据边缘脉冲信号A11及其反相信号/A11而导通，强制将三角波输出信号VOUT的电压电平拉到参考电平VH。随后，再利用边缘脉冲信号A11的下降缘(也是其反相信号/A1的上升缘)来改变积分电流FS的流向，使之由信号调整电路1040流至积分电路1010，进而开始递减三角波输出信号VOUT的电压电平。

藉由图15中的操作结果Case2可知，当三角波输出信号VOUT的电压电平达到参考电平VL时，亦是依据检测信号A12来改变积分电流FS的流向，使之由积分电路1010流至信号调整电路1040，进而开始递增三角波输出信号VOUT的电压电平。然而，若此时的积分电流FS较大，使得三角波输出信号VOUT的电压电平在外部时钟SYNC_0的下降缘之前就已超过参考电平VH，传输门1070便依据边缘脉冲信号A11及其反相信号/A11而导通，强制将三角波输出信号VOUT的电压电平再拉回参考电平VH。随后，再利用边缘脉冲信号A11的下降缘来改变积分电流FS的流向，使之由信号调整电路1040流至积分电路1010，进而开始递减三角波输出信号VOUT的电压电平。

由上述可知，无论呈现那一种状态的积分电流较大，三角波输出信号VOUT的频率都会与外部时钟SYNC_0的频率保持同步，且三角波输出信号VOUT的相位也几乎与外部时钟SYNC_0的相位相同。因此，本发明确实可提供一精准且稳定的三角波输出信号VOUT。

藉由上述各实施例的教示，可以归纳出本发明的一些基本操作步骤，如图16所示。图16为依照本发明一实施例的三角波输出信号调整方法的流程图。此调整方法包括下列步骤：首先，判断三角波输出信号的电平是否达到第一参考电平(如步骤1061)。接着，当三角波输出信号的电平达到第一参考电平时，产生第一检测信号(如步骤1602)。然后，依据第一检测信号使积分电流呈现第一状态，以改变三角波输出信号的电压电平(如步骤1603)。接着，依据时钟产生边缘脉冲信号，且依据边缘脉冲信号将三角波输出信号的电压电平拉至第二参考电平(如步骤1604)。然后，依据边缘脉冲信号使积分电流呈现第二状态，以改变三角波输出信号的电压电平(如步骤1605)。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视本发明的申请专利范围所界定者为准。

Claims (23)

1.一种三角波产生电路，包括：

一积分电路，依据一积分电流的状态产生一三角波输出信号；

一第一电平检测电路，接收该三角波输出信号，当该三角波输出信号的电平达到一第一参考电平时，输出一第一检测信号；以及

一信号调整电路，依据该第一检测信号使该积分电流呈现一第一状态，以改变该三角波输出信号的电压电平，以及依据一时钟产生一边缘脉冲信号，且依据该边缘脉冲信号将该三角波输出信号的电压电平改变至一第二参考电平，以及依据该边缘脉冲信号使该积分电流呈现一第二状态，以改变该三角波输出信号的电压电平，

其中，该第一参考电平的电压值小于该第二参考电平的电压值，该第一状态是指电流方向从该积分电路流至该信号调整电路，并且该第二状态是指电流方向从该信号调整电路流至该积分电路。

2.如权利要求1所述的三角波产生电路，其中，当该积分电流呈现该第一状态时，该信号调整电路递增该三角波输出信号的电压电平；当该积分电流呈现该第二状态时，该信号调整电路递减该三角波输出信号的电压电平。

3.如权利要求1所述的三角波产生电路，其中，该时钟是一外部时钟。

4.如权利要求3所述的三角波产生电路，其中，该信号调整电路包括：

一边缘脉冲信号产生电路，依据该外部时钟的一边缘产生该边缘脉冲信号；

一控制驱动电路，依据该第一检测信号使该积分电流呈现该第一状态，并依据该边缘脉冲信号的一边缘使该积分电流呈现该第二状态；以及

一传输门，跨接于该积分电路的输出端与输入端之间，并依据该边缘脉冲信号作切换以选择耦合或不耦合该积分电路的输出端与输入端。

5.如权利要求4所述的三角波产生电路，其中，该边缘脉冲信号产生电路依据该外部时钟的上升缘产生该边缘脉冲信号。

6.如权利要求4所述的三角波产生电路，其另包含有一第二电平检测电路来接收该三角波输出信号，当该三角波输出信号的电平达到该第二参考电平时，输出一第二检测信号。

7.如权利要求6所述的三角波产生电路，其中，该控制驱动电路包括：

一SR闩锁器，分别接收该第一、第二检测信号与该边缘脉冲信号，据以输出一闩锁信号；

一切换逻辑电路，具有一第一输入端及一第二输入端，该第一输入端耦接该边缘脉冲信号产生电路的输出端，该第二输入端耦接该SR闩锁器的输出端，且该切换逻辑电路依据该边缘脉冲信号及该闩锁信号产生一第一控制信号及一第二控制信号；以及

一积分电流产生电路，依据该第一控制信号及该第二控制信号产生该积分电流。

8.如权利要求7所述的三角波产生电路，其中，该切换逻辑电路包括：

一或门，该或门的其中一输入端耦接该切换逻辑电路的该第一输入端，该或门的另一输入端耦接该切换逻辑电路的该第二输入端，而该或门的输出端用以输出该第一控制信号；

一第一反相器，其输入端耦接该切换逻辑电路的该第一输入端；以及

一与门，该与门的其中一输入端接收该第一反相器的输出，该与门的另一输入端耦接该切换逻辑电路的该第二输入端，而该与门的输出端用以输出该第二控制信号。

9.如权利要求7所述的三角波产生电路，其中，该积分电流产生电路包括：

一第一电流源，其一端耦接一电源电压；

一PMOS晶体管，该PMOS晶体管的源极耦接该第一电流源的另一端，该PMOS晶体管的栅极接收该第一控制信号，据以决定是否导通；

一NMOS晶体管，该NMOS晶体管的漏极耦接该PMOS晶体管的漏极，该NMOS晶体管的栅极接收该第二控制信号，据以决定是否导通；以及

一第二电流源，其一端耦接该NMOS晶体管的源极，其另一端耦接一共同电位。

10.如权利要求4所述的三角波产生电路，其中，该边缘脉冲信号产生电路依据该外部时钟的下降缘产生该边缘脉冲信号。

11.如权利要求4所述的三角波产生电路，其中，该控制驱动电路包括：

一SR闩锁器，分别接收该第一检测信号与该边缘脉冲信号，据以输出一闩锁信号；

一切换逻辑电路，具有一第一输入端及一第二输入端，该第一输入端耦接该边缘脉冲信号产生电路的输出端，该第二输入端耦接该SR闩锁器的输出端，且该切换逻辑电路依据该边缘脉冲信号及该闩锁信号产生一第一控制信号及一第二控制信号；以及

一积分电流产生电路，依据该第一控制信号及该第二控制信号产生该积分电流。

12.如权利要求11所述的三角波产生电路，其另包含有：

一第二电平检测电路，接收该三角波输出信号，当该三角波输出信号的电平达到该第二参考电平时，输出一第二检测信号；

一第一多路复用器，耦接于该边缘脉冲信号产生电路的输出端与该切换逻辑电路的该第一输入端之间，并依据一选择信号决定输出该边缘脉冲信号或一共同电位；以及

一第二多路复用器，耦接于该SR闩锁器的输出端及该切换逻辑电路的该第二输入端之间，并接收该第二检测信号，且依据该选择信号决定输出该闩锁信号或该第二检测信号，其中，当该第一多路复用器选择输出该边缘脉冲信号时，该第二多路复用器选择输出该闩锁信号。

13.如权利要求12所述的三角波产生电路，其更包括：

一第二反相器，用来接收该第一多路复用器的输出信号并反相该输出信号至该传输门。

14.一种三角波输出信号的调整方法，其中，该三角波输出信号为一积分电路依据一积分电流的状态而产生，该调整方法包括下列步骤：

判断该三角波输出信号的电平是否达到一第一参考电平；

当该三角波输出信号的电平达到该第一参考电平时，产生一第一检测信号；

依据该第一检测信号使该积分电流呈现一第一状态，以改变该三角波输出信号的电压电平；

依据一时钟产生一边缘脉冲信号，且依据该边缘脉冲信号将该三角波输出信号的电压电平拉至一第二参考电平；以及

依据该边缘脉冲信号使该积分电流呈现一第二状态，以改变该三角波输出信号的电压电平，

其中，该第一参考电平的电压值小于该第二参考电平的电压值，该第一状态是指电流方向为从该积分电路流出，并且该第二状态是指电流方向为流入该积分电路。

15.如权利要求14所述的三角波输出信号的调整方法，其中当该积分电流呈现该第一状态时，递增该三角波输出信号的电压电平；当该积分电流呈现该第二状态时，递减该三角波输出信号的电压电平。

16.如权利要求14所述的三角波输出信号的调整方法，其中，该时钟是一外部时钟。

17.如权利要求16所述的三角波输出信号的调整方法，其中，该边缘脉冲信号依据该外部时钟的一边缘而产生。

18.如权利要求17所述的三角波输出信号的调整方法，其中，该边缘脉冲信号依据该外部时钟信号的上升缘而产生。

19.如权利要求17所述的三角波输出信号的调整方法，在依据该边缘脉冲信号使该积分电流呈现一第二状态之前，其更包括：

判断该三角波输出信号的电平是否达到该第二参考电平；以及

当该三角波输出信号的电平达到该第二参考电平时，产生一第二检测信号。

20.如权利要求19所述的三角波输出信号的调整方法，其中，所述依据该边缘脉冲信号使该积分电流呈现一第二状态的步骤包括：

依据该第一、第二检测信号与该边缘脉冲信号产生一闩锁信号；

依据该边缘脉冲信号及该闩锁信号产生一第一控制信号及一第二控制信号；以及

依据该第一控制信号及该第二控制信号产生该积分电流。

21.如权利要求20所述的三角波输出信号的调整方法，其中，该第一控制信号的产生方式包括利用一或门接收该边缘脉冲信号及该闩锁信号，据以产生该第一控制信号；利用一第一反相器接收该边缘脉冲信号，并利用一与门接收该闩锁信号及该第一反相器的输出，据以产生该第二控制信号。

22.如权利要求17所述的三角波输出信号的调整方法，其中，该边缘脉冲信号依据该外部时钟的下降缘而产生。

23.如权利要求22所述的三角波输出信号的调整方法，其中，产生该积分电流的步骤包括：

依据该第一检测信号与该边缘脉冲信号产生一闩锁信号；

依据该边缘脉冲信号及该闩锁信号产生一第一控制信号及一第二控制信号；以及

依据该第一控制信号及该第二控制信号产生该积分电流。

Images