JP2016509449A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016509449A5 JP2016509449A5 JP2015560710A JP2015560710A JP2016509449A5 JP 2016509449 A5 JP2016509449 A5 JP 2016509449A5 JP 2015560710 A JP2015560710 A JP 2015560710A JP 2015560710 A JP2015560710 A JP 2015560710A JP 2016509449 A5 JP2016509449 A5 JP 2016509449A5
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- digital converter
- signal
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000470 constituent Substances 0.000 claims 17
- 230000000875 corresponding Effects 0.000 claims 6
- 238000004590 computer program Methods 0.000 claims 5
- 238000005070 sampling Methods 0.000 claims 1
Claims (15)
- アナログ入力信号を、可変サンプルレートRを有するデジタル出力信号に変換するためのタイムインターリーブ型アナログ/デジタル変換器を動作させる方法であって、前記タイムインターリーブ型アナログ/デジタル変換器は、
それぞれがアナログ入力およびデジタル出力を有する整数N個の構成アナログ/デジタル変換器のアレイであって、構成アナログ/デジタル変換器のそれぞれは、前記可変サンプルレートRによって制約されない固定クロック周波数を持つアナログ/デジタル変換器動作クロックに基づいて動作するように適合され、且つ、構成アナログ/デジタル変換器の潜在時間Tの間にアナログ信号サンプルをデジタル化するように適合されている、構成アナログ/デジタル変換器のアレイと、
整数N個のサンプルホールドユニットであって、各サンプルホールドユニットがN個の構成アナログ/デジタル変換器のそれぞれの一つのアナログ入力に接続される、サンプルホールドユニットと、
タイミング回路(120)であって、
アナログ/デジタル変換器動作クロック信号と、
整数M個のタイミング信号であって、各タイミング信号が周期M/Rを有し、MはNより小さいかNと等しく、M/RはTより大きいかTと等しい、タイミング信号と、を発生させる、タイミング回路(120)と、を備え、
前記方法は、前記N個の構成アナログ/デジタル変換器の数Mのそれぞれについて(150)、前記M個の構成アナログ/デジタル変換器のそれぞれが、対応するサンプルホールドユニットと連携し、
前記対応するサンプルホールドユニットを前記M個のタイミング信号のそれぞれの一つでクロックして、前記構成アナログ/デジタル変換器の前記アナログ入力で前記アナログ入力信号のサンプルを提供し、タイミング信号は、二つ以上の前記サンプルホールドユニットをクロックするのに用いない、工程(160)と、
前記構成アナログ/デジタル変換器を前記アナログ/デジタル変換器動作クロックに基づいて動作させ、前記構成アナログ/デジタル変換器の前記デジタル出力でデジタル信号を提供する工程(170)と、
前記構成アナログ/デジタル変換器の前記デジタル出力の前記デジタル信号のサンプルを、前記M個のタイミング信号の前記それぞれの一つに前記サンプルと整合させることによって前記M個のタイミング信号の前記それぞれの一つに基づいて前記デジタル出力信号のサンプルとして提供する工程(180、190)と、を備えた、タイムインターリーブ型アナログ/デジタル変換器を動作させる方法。 - 前記タイムインターリーブ型アナログ/デジタル変換器は、N個の入力およびN個の出力を有するタイムアライナを備え、各出力はそれぞれの入力と連携され、各入力は前記N個の構成アナログ/デジタル変換器のそれぞれの一つの前記デジタル出力に接続され、前記構成アナログ/デジタル変換器の前記デジタル出力の前記デジタル信号の前記サンプルを、前記M個のタイミング信号の前記それぞれの一つに基づいて前記デジタル出力信号のサンプルとして提供し、
前記タイムアライナを前記M個のタイミング信号の前記それぞれの一つでクロックする工程(180)と、
前記M個のタイミング信号の前記それぞれの一つで前記タイムアライナをクロックすることに応じて、前記デジタル信号を、前記構成アナログ/デジタル変換器の前記デジタル出力から、前記タイムアライナの対応する入力を介して前記タイムアライナの対応する出力に伝達する工程(180)と、を備え、前記タイムアライナの前記対応する出力の前記デジタル信号は、サンプルレートR/Mを有する、請求項1に記載の方法。 - 前記タイムアライナの前記対応する出力の前記デジタル信号を多重化する工程(190)をさらに備えた、請求項2に記載の方法。
- 前記整数Mは、Rが乗算されたTがMより小さいかまたはMと等しいことを満たす最小の整数として決定される、請求項3に記載の方法。
- MはNより小さく、前記方法は、前記M個の構成アナログ/デジタル変換器に含まれない構成アナログ/デジタル変換器を、低エネルギーモードに入らせる工程(140)をさらに備えた、請求項1乃至請求項4のいずれか一項に記載の方法。
- 前記N個の構成アナログ/デジタル変換器のアレイから前記M個の構成アナログ/デジタル変換器を選択する工程(130)をさらに備えた、請求項5に記載の方法。
- コンピュータ可読媒体(500)を備えたコンピュータプログラム製品であって、プログラム命令を備えるコンピュータプログラムを有し、前記コンピュータプログラムは、データ処理ユニット(530)にローディング可能であり、前記コンピュータプログラムが前記データ処理ユニットによって実行されるとき、請求項1乃至請求項6のいずれか一項に記載の方法を実施するよう適合された、コンピュータプログラム製品。
- アナログ入力信号を、可変サンプルレートRを有するデジタル出力信号に変換するタイムインターリーブ型アナログ/デジタル変換器であって、前記タイムインターリーブ型アナログ/デジタル変換器は、
整数N個の構成アナログ/デジタル変換器(221、222、223、321、322、323)のアレイであって、各構成アナログ/デジタル変換器はアナログ入力およびデジタル出力を有し、前記可変サンプルレートRによって制約されない固定クロック周波数を持つアナログ/デジタル変換器動作クロックに基づいて動作し、且つ、構成アナログ/デジタル変換器の潜在時間Tの間にアナログ信号サンプルをデジタル化して、前記デジタル出力でデジタル信号を提供するよう適合された、構成アナログ/デジタル変換器(221、222、223、321、322、323)のアレイと、
整数N個のサンプルホールドユニット(211、212、213、311、312、313)であって、各サンプルホールドユニットは前記N個の構成アナログ/デジタル変換器のそれぞれの一つの前記アナログ入力に接続され、整数M個のタイミング信号のそれぞれの一つに基づいて動作して前記各構成アナログ/デジタル変換器の前記アナログ入力で前記アナログ入力信号のサンプルを提供するよう適合され、二つ以上の前記サンプルホールドユニットをクロックするのにタイミング信号は用いられない、サンプルホールドユニット(211、212、213、311、312、313)と、
前記構成アナログ/デジタル変換器の前記デジタル出力の前記デジタル信号のサンプルを、前記M個のタイミング信号の前記それぞれの一つに前記サンプルと整合させることによって前記M個のタイミング信号の前記それぞれの一つに基づいて前記デジタル出力信号のサンプルとして提供するよう適合された、一つ以上のデジタル出力処理ユニット(230a、240a、230b、240b、230c、240c、330)と、
タイミング回路(260、360)であって、
前記アナログ/デジタル変換器動作クロック信号(262、362)と、
M個のタイミング信号(265、365)であって、各タイミング信号がM/Rの周期を有し、MはNより小さいかNと等しく、M/RはTより大きいかTと等しい、タイミング信号(265、365)と、を発生させるよう適合された、タイミング回路(260、360)と、を備えた、タイムインターリーブ型アナログ/デジタル変換器。 - 前記一つ以上のデジタル出力処理ユニットは、N個の入力とN個の出力を有するタイムアライナ(230a、330)を備え、前記タイムアライナの各出力は前記タイムアライナのそれぞれの入力と連携され、前記タイムアライナの各入力は前記N個の構成アナログ/デジタル変換器のそれぞれの一つの前記デジタル出力に接続され、前記タイムアライナは、前記タイムアライナの前記出力のそれぞれについて、前記タイムアライナが前記M個のタイミング信号の前記それぞれの一つでクロックされるのに応じて、前記デジタル信号を、前記各構成アナログ/デジタル変換器の前記デジタル出力から、前記タイムアライナの前記それぞれの入力を介して前記タイムアライナの前記出力に伝達するよう適合され、前記タイムアライナの前記出力の前記デジタル信号は、サンプルレートR/Mを有する、請求項8に記載のタイムインターリーブ型アナログ/デジタル変換器。
- 前記一つ以上のデジタル出力処理ユニットは、前記タイムアライナの前記出力の前記デジタル信号を多重化して、前記デジタル出力信号を生成するよう適合されたマルチプレクサ(240a、340)をさらに備えた、請求項9に記載のタイムインターリーブ型アナログ/デジタル変換器。
- MはNと等しい、請求項8乃至請求項10のいずれか一項に記載のタイムインターリーブ型アナログ/デジタル変換器。
- MはNより小さく、前記タイムインターリーブ型アナログ/デジタル変換器は、前記N個の構成アナログ/デジタル変換器のうちのM個を、前記アナログ/デジタル変換器動作クロックに基づいて動作させて、前記デジタル出力で前記デジタル信号を提供するよう、および前記M個の構成アナログ/デジタル変換器に含まれない構成アナログ/デジタル変換器を、低エネルギーモードに入らせるよう適合されたコントローラ(350)をさらに備えた、請求項8乃至請求項10のいずれか一項に記載のタイムインターリーブ型アナログ/デジタル変換器。
- 前記コントローラ(350)は、前記N個の構成アナログ/デジタル変換器のアレイから前記M個の構成アナログ/デジタル変換器を選択するようさらに適合された、請求項12に記載のタイムインターリーブ型アナログ/デジタル変換器。
- 請求項8から請求項13のいずれか一項に記載のタイムインターリーブ型アナログ/デジタル変換器を備えた集積回路。
- 請求項8乃至請求項13のいずれか一項に記載のタイムインターリーブ型アナログ/デジタル変換器または請求項14に記載の集積回路を備えた電子機器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361774983P | 2013-03-08 | 2013-03-08 | |
US61/774,983 | 2013-03-08 | ||
PCT/EP2014/054469 WO2014135686A1 (en) | 2013-03-08 | 2014-03-07 | Efficient time-interleaved analog-to-digital converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016509449A JP2016509449A (ja) | 2016-03-24 |
JP2016509449A5 true JP2016509449A5 (ja) | 2017-04-13 |
Family
ID=50236202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015560710A Pending JP2016509449A (ja) | 2013-03-08 | 2014-03-07 | 効率的なタイムインターリーブ型アナログ/デジタル変換器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9270292B2 (ja) |
EP (1) | EP2965434B1 (ja) |
JP (1) | JP2016509449A (ja) |
KR (1) | KR101735582B1 (ja) |
CN (1) | CN105144587B (ja) |
TW (1) | TWI605688B (ja) |
WO (1) | WO2014135686A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI605687B (zh) * | 2013-03-08 | 2017-11-11 | 安娜卡敦設計公司 | 時間交錯類比至數位轉換器之缺陷的估計 |
CN105406867B (zh) * | 2015-12-17 | 2018-11-06 | 成都博思微科技有限公司 | 一种时间交织流水线adc系统及其时序操作方法 |
US9966969B1 (en) * | 2017-04-18 | 2018-05-08 | Analog Devices, Inc. | Randomized time-interleaved digital-to-analog converters |
CN110504969B (zh) * | 2018-05-18 | 2023-03-24 | 创意电子股份有限公司 | 模拟数字转换器装置与待测信号产生方法 |
US11265003B2 (en) * | 2018-08-31 | 2022-03-01 | Telefonaktiebolaget Lm Ericsson (Publ) | Control of a time-interleaved analog-to-digital converter |
EP3850375A4 (en) * | 2018-09-11 | 2022-06-15 | Nalu Scientific, LLC | SYSTEM AND METHOD FOR HIGH SAMPLING RATE TRANSIENT DATA ACQUISITION WITH PRE-CONVERSION ACTIVITY DETECTION |
EP3857714A4 (en) * | 2018-09-28 | 2022-07-06 | INTEL Corporation | ANALOG-DIGITAL CONVERSION |
US11271578B2 (en) | 2019-01-30 | 2022-03-08 | Intel Corporation | Time-interleaved analog-to-digital converter system |
US10924129B2 (en) * | 2019-04-29 | 2021-02-16 | Mediatek Inc. | Time-interleaved analog-to-digital converter device and associated control method |
CN112019992B (zh) * | 2019-05-29 | 2021-07-09 | 瑞昱半导体股份有限公司 | 支持多声道输入功能的音频处理电路 |
US10720936B1 (en) * | 2019-07-22 | 2020-07-21 | eTopus Technology Inc. | ADC reconfiguration for different data rates |
CN110690902B (zh) * | 2019-09-25 | 2022-05-17 | 电子科技大学 | 一种基于随机截断的时间交织adc失配优化方法 |
US11115040B1 (en) | 2020-11-02 | 2021-09-07 | eTopus Technology Inc. | ADC slicer reconfiguration for different channel insertion loss |
EP4149005A1 (en) * | 2021-09-08 | 2023-03-15 | Rohde & Schwarz GmbH & Co. KG | Analog-to-digital converter system and method |
CN116155279A (zh) * | 2021-11-19 | 2023-05-23 | 瑞昱半导体股份有限公司 | 时间交错式模拟数字转换器 |
CN114403886A (zh) * | 2022-01-10 | 2022-04-29 | 武汉衷华脑机融合科技发展有限公司 | 一种用于神经接口的信号采集电路 |
CN116938246A (zh) * | 2023-09-18 | 2023-10-24 | 成都信息工程大学 | 一种基于环形放大器的4通道时间交织adc电路 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0370213A (ja) * | 1989-08-09 | 1991-03-26 | Seiko Instr Inc | 逐次比較変換型a/dコンバータ回路 |
SE500357C2 (sv) | 1992-01-31 | 1994-06-06 | Silicon Construction Sweden Ab | Arrangemang för analog/digital-omvandling |
JPH0645936A (ja) * | 1992-03-18 | 1994-02-18 | Nec Corp | アナログ・デジタル変換方式 |
JPH07273652A (ja) * | 1994-03-30 | 1995-10-20 | Rohm Co Ltd | A/d変換回路 |
JP3604837B2 (ja) * | 1996-09-18 | 2004-12-22 | 日置電機株式会社 | 波形記録計のa/d変換制御装置 |
SE513434C2 (sv) * | 1999-01-20 | 2000-09-11 | Ericsson Telefon Ab L M | Lågenergi PARALLELL ADC |
US7292170B2 (en) * | 2005-06-13 | 2007-11-06 | Texas Instruments Incorporated | System and method for improved time-interleaved analog-to-digital converter arrays |
EP1821413B1 (en) * | 2006-02-17 | 2008-12-10 | Sicon Semiconductor AB | Time-interleaved analog-to-digital-converter |
SE533293C2 (sv) | 2008-10-10 | 2010-08-17 | Zoran Corp | Analog/digital-omvandlare |
ATE543259T1 (de) * | 2009-01-26 | 2012-02-15 | Fujitsu Semiconductor Ltd | Abtastung |
US7956788B2 (en) | 2009-04-30 | 2011-06-07 | Alcatel-Lucent Usa Inc. | Technique for photonic analog-to-digital signal conversion |
US7961123B2 (en) * | 2009-07-09 | 2011-06-14 | Texas Instruments Incorporated | Time-interleaved analog-to-digital converter |
JP5376151B2 (ja) | 2009-08-26 | 2013-12-25 | 日本電気株式会社 | A/d変換装置 |
US8310387B2 (en) * | 2009-11-30 | 2012-11-13 | Intersil Americas Inc. | Sampling method for time-interleaved data converters in frequency-multiplexed communications systems |
US8212697B2 (en) | 2010-06-15 | 2012-07-03 | Csr Technology Inc. | Methods of and arrangements for offset compensation of an analog-to-digital converter |
TWI545903B (zh) | 2011-03-17 | 2016-08-11 | 安娜卡敦設計公司 | 類比轉數位轉換器(adc)之校正 |
US8611483B2 (en) * | 2011-06-03 | 2013-12-17 | Maxlinear, Inc. | Multi-layer time-interleaved analog-to-digital convertor (ADC) |
US8487795B1 (en) * | 2012-04-18 | 2013-07-16 | Lsi Corporation | Time-interleaved track-and-hold circuit using distributed global sine-wave clock |
-
2014
- 2014-03-04 TW TW103107186A patent/TWI605688B/zh active
- 2014-03-07 KR KR1020157022812A patent/KR101735582B1/ko active IP Right Grant
- 2014-03-07 EP EP14708303.4A patent/EP2965434B1/en active Active
- 2014-03-07 JP JP2015560710A patent/JP2016509449A/ja active Pending
- 2014-03-07 CN CN201480011318.8A patent/CN105144587B/zh active Active
- 2014-03-07 WO PCT/EP2014/054469 patent/WO2014135686A1/en active Application Filing
- 2014-03-07 US US14/769,945 patent/US9270292B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016509449A5 (ja) | ||
JP6479692B2 (ja) | 構成可能なタイムインターリーブ型アナログ/デジタル変換器 | |
TWI605688B (zh) | 有效率的時間交錯類比至數位轉換器 | |
JP2016513898A5 (ja) | ||
JP5383610B2 (ja) | A/d変換器 | |
JP2016005171A5 (ja) | ||
WO2007135928A9 (ja) | デジタルアナログ変換装置 | |
JP2010172014A5 (ja) | ||
JP2010246092A5 (ja) | ||
WO2009090496A3 (en) | Analog-to-digital converter timing circuits | |
EP3001568A3 (en) | Calibration of a time-interleaved analog-to-digital converter (adc) circuit | |
ATE470870T1 (de) | Mehrphasen-strommessgerät | |
JP2015518357A5 (ja) | ||
JP2018501711A5 (ja) | ||
EP2627006A3 (en) | Serial-ripple analog-to-digital conversion | |
WO2016167933A3 (en) | Control circuits for generating output enable signals, and related systems and methods | |
CN111026231B (zh) | 时钟信号发生器、时域交错模拟数字转换器及方法 | |
US10326465B1 (en) | Analog to digital converter device and method for generating testing signal | |
GB2562555A (en) | Digital to analogue conversion | |
JP5915105B2 (ja) | データ転送システム、受信回路、及び受信方法 | |
JP2018132461A5 (ja) | ||
WO2007069138A3 (en) | Electric circuit for and method of generating a clock signal | |
RU2446427C1 (ru) | Нониусный преобразователь время-код | |
JP2017504141A5 (ja) | ||
PL403604A1 (pl) | Przetwornik cyfrowo-analogowy |