JPH0370213A - 逐次比較変換型ａ／ｄコンバータ回路 - Google Patents
逐次比較変換型ａ／ｄコンバータ回路Info
- Publication number
- JPH0370213A JPH0370213A JP20723689A JP20723689A JPH0370213A JP H0370213 A JPH0370213 A JP H0370213A JP 20723689 A JP20723689 A JP 20723689A JP 20723689 A JP20723689 A JP 20723689A JP H0370213 A JPH0370213 A JP H0370213A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- conversion
- converters
- comparison type
- successive approximation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 32
- 238000005070 sampling Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、逐次比較変換型Ａ／Ｄコンバータ回路に関す
るものである。
るものである。
本発明は、任意の数で構成された逐次比較型Ａ／Ｄコン
バータ回路において、これらの動作タイミングを制御す
ることにより、Ａ／Ｄコンバータの変換速度及び変換精
度を任意に設定出来る様にしたものである。
バータ回路において、これらの動作タイミングを制御す
ることにより、Ａ／Ｄコンバータの変換速度及び変換精
度を任意に設定出来る様にしたものである。
従来、Ａ／Ｄコンバータの方式としては、一つのアナロ
グ入力値を一つのＡ／Ｄコンバータによって、特定のビ
ット数のデジタル値に順次変換していく逐次比較型のＡ
／Ｄコンバータ方式が知られていた。
グ入力値を一つのＡ／Ｄコンバータによって、特定のビ
ット数のデジタル値に順次変換していく逐次比較型のＡ
／Ｄコンバータ方式が知られていた。
しかし、従来の逐次比較型Ａ／Ｄコンバータは一度入力
されたアナログ値を数回に分けてデジタル変換し、全て
の変換が終了してその値をレジスタ装置に格納した後で
、次のアナログ値を入力するため、変換速度がＡ／Ｄコ
ンバータ自身の特性によって左右されてしまうという欠
点があった。
されたアナログ値を数回に分けてデジタル変換し、全て
の変換が終了してその値をレジスタ装置に格納した後で
、次のアナログ値を入力するため、変換速度がＡ／Ｄコ
ンバータ自身の特性によって左右されてしまうという欠
点があった。
本発明は、従来のこのような欠点を解決するために、逐
次比較型Ａ／Ｄコンバータの変換速度及び変換精度を単
体のＡ／Ｄコンバータの特性に左右されず、任意に設定
できるようにすることを目的としている。
次比較型Ａ／Ｄコンバータの変換速度及び変換精度を単
体のＡ／Ｄコンバータの特性に左右されず、任意に設定
できるようにすることを目的としている。
上記課題を解決するために、本発明は逐次比較型Ａ／Ｄ
コンバータ及び変換値を格納するレジスタ装置を複数個
用意し、これらの動作タイミングを制御することにより
、変換速度及び変換精度を任意に設定できるようにした
。
コンバータ及び変換値を格納するレジスタ装置を複数個
用意し、これらの動作タイミングを制御することにより
、変換速度及び変換精度を任意に設定できるようにした
。
上記の様に構成された逐次比較型Ａ／Ｄコンバータに、
時分割されたアナログ値を順次入力し、個々のＡ／Ｄコ
ンバータが独立してＡ／Ｄ変換を実行し、その結果を対
応したレジスタ装置に格納する。この動作をタイミング
コントロール装置によって制御することにより、任意の
変換速度と変換精度を得ることが出来る。またＡ／Ｄコ
ンバータ及びレジスタ装置の数を、プログラマブルに設
定出来る様にすることにより、低電力化を重視した構成
とすることも可能である。
時分割されたアナログ値を順次入力し、個々のＡ／Ｄコ
ンバータが独立してＡ／Ｄ変換を実行し、その結果を対
応したレジスタ装置に格納する。この動作をタイミング
コントロール装置によって制御することにより、任意の
変換速度と変換精度を得ることが出来る。またＡ／Ｄコ
ンバータ及びレジスタ装置の数を、プログラマブルに設
定出来る様にすることにより、低電力化を重視した構成
とすることも可能である。
以下に本発明の実施例を図面に基づいて説明する。第１
図において、アナログ信号の入力装置ｌと、逐次比較型
Ａ／Ｄコンバータ回路２と、デジタル変換値を格納する
レジスタ装置３とによって構成されたＡ／Ｄコンバータ
装置をｎ個用意する。
図において、アナログ信号の入力装置ｌと、逐次比較型
Ａ／Ｄコンバータ回路２と、デジタル変換値を格納する
レジスタ装置３とによって構成されたＡ／Ｄコンバータ
装置をｎ個用意する。
この入力装置１には、それぞれタイミングコントロール
装置４より制御信号が入力される。
装置４より制御信号が入力される。
第２図［ａｌはアナログ信号入力とサンプリングタイム
との関係を示し、第２図（ｂｌは各サンプリング点のデ
ジタル変換値とこれを格納するレジスタ装置の関係を示
している。これらの制御信号は、第３図のタイ稟ングチ
ャートに示した様なサンプリングパルスであり、等間隔
でサンプリングを繰り返す。Ａ／Ｄコンバータ回路（０
）２は、３０点でのアナログ値をデジタル変換して、６
０点になるまでにレジスタ装置（Ｏ）３にそのデジタル
変換値を格納する。その間に入力装置（１）では、ａ、
点でのアナログ値を入力してそれをＡ／Ｄコンバータ（
１）でデジタル変換する。この様にしてｎ個のＡ／Ｄコ
ンバータが同時に変換動作を繰り返すことにより、単体
のＡ／Ｄコンバータでは得られない変換速度と変換精度
を得ることができる。単体のＡ／Ｄコンバータの変換速
度を（ｂｅ ａｏ）とすると、本発明のＡ／Ｄコンバ
ータ装置では、（ｂｏ−ａｏ）／ｎという変換速度が得
られ、同時に変換精度も単体のＡ／Ｄコンバータに比べ
てｎ倍となる。従って、得たい変換速度と変換精度を任
意に設定することが出来るため、単体のＡ／Ｄコンバー
タの特性の限界によって制約されることなく、仕様を決
めることができる。また、タイミングコントロール装置
４をプログラマブルに制御することによってｎの値を自
由に変更することも可能である。この際、使用しないＡ
／Ｄコンバータの電源を切断出来る様にすることにより
、高速、高精度よりも低電力を必要とするシステムにも
対応できるようになる。
との関係を示し、第２図（ｂｌは各サンプリング点のデ
ジタル変換値とこれを格納するレジスタ装置の関係を示
している。これらの制御信号は、第３図のタイ稟ングチ
ャートに示した様なサンプリングパルスであり、等間隔
でサンプリングを繰り返す。Ａ／Ｄコンバータ回路（０
）２は、３０点でのアナログ値をデジタル変換して、６
０点になるまでにレジスタ装置（Ｏ）３にそのデジタル
変換値を格納する。その間に入力装置（１）では、ａ、
点でのアナログ値を入力してそれをＡ／Ｄコンバータ（
１）でデジタル変換する。この様にしてｎ個のＡ／Ｄコ
ンバータが同時に変換動作を繰り返すことにより、単体
のＡ／Ｄコンバータでは得られない変換速度と変換精度
を得ることができる。単体のＡ／Ｄコンバータの変換速
度を（ｂｅ ａｏ）とすると、本発明のＡ／Ｄコンバ
ータ装置では、（ｂｏ−ａｏ）／ｎという変換速度が得
られ、同時に変換精度も単体のＡ／Ｄコンバータに比べ
てｎ倍となる。従って、得たい変換速度と変換精度を任
意に設定することが出来るため、単体のＡ／Ｄコンバー
タの特性の限界によって制約されることなく、仕様を決
めることができる。また、タイミングコントロール装置
４をプログラマブルに制御することによってｎの値を自
由に変更することも可能である。この際、使用しないＡ
／Ｄコンバータの電源を切断出来る様にすることにより
、高速、高精度よりも低電力を必要とするシステムにも
対応できるようになる。
以上説明したように、本発明は単体のＡ／Ｄコンバータ
の特性による制約を受けずに、任意の変換速度及び変換
精度を得ることができるという効果がある。
の特性による制約を受けずに、任意の変換速度及び変換
精度を得ることができるという効果がある。
第１図は本発明の逐次比較型Ａ／Ｄコンバータの構成図
、第２図及び第３吋は本発明の実施例を示すアナログ入
力信号の例と、タイミングコントロール装置で作成され
る入力装置のサンプリングパルスのタイミングチャート
である。 １・・・入力装置 ２・・・Ａ／Ｄコンバータ回路 ３・・・レジスタ装置 ４・・・タイミングコントロール装置 以上
、第２図及び第３吋は本発明の実施例を示すアナログ入
力信号の例と、タイミングコントロール装置で作成され
る入力装置のサンプリングパルスのタイミングチャート
である。 １・・・入力装置 ２・・・Ａ／Ｄコンバータ回路 ３・・・レジスタ装置 ４・・・タイミングコントロール装置 以上
Claims (2)
- （１）複数個の逐次比較型Ａ／Ｄコンバータと、前記Ａ
／Ｄコンバータのデジタル変換値を格納するレジスタ装
置と、前記Ａ／Ｄコンバータの動作を制御するためのタ
イミングコントロール装置とで構成することを特徴とす
る逐次比較型Ａ／Ｄ変換装置。 - （２）前記逐次比較型Ａ／Ｄコンバータの使用個数を、
プログラマブルに設定出来る様にしたことを特徴とする
請求項１記載の逐次比較型Ａ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20723689A JPH0370213A (ja) | 1989-08-09 | 1989-08-09 | 逐次比較変換型ａ／ｄコンバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20723689A JPH0370213A (ja) | 1989-08-09 | 1989-08-09 | 逐次比較変換型ａ／ｄコンバータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0370213A true JPH0370213A (ja) | 1991-03-26 |
Family
ID=16536479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20723689A Pending JPH0370213A (ja) | 1989-08-09 | 1989-08-09 | 逐次比較変換型ａ／ｄコンバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0370213A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011086703A1 (ja) | 2010-01-18 | 2011-07-21 | Ykk株式会社 | スライドファスナー用スライダー |
| JP2016509449A (ja) * | 2013-03-08 | 2016-03-24 | アナカトゥム デザイン アーベー | 効率的なタイムインターリーブ型アナログ／デジタル変換器 |
-
1989
- 1989-08-09 JP JP20723689A patent/JPH0370213A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011086703A1 (ja) | 2010-01-18 | 2011-07-21 | Ykk株式会社 | スライドファスナー用スライダー |
| JP2016509449A (ja) * | 2013-03-08 | 2016-03-24 | アナカトゥム デザイン アーベー | 効率的なタイムインターリーブ型アナログ／デジタル変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023199A (en) | Pulse width modulation circuit and method | |
| CN101213753A (zh) | 模/数转换设备 | |
| JPH0370213A (ja) | 逐次比較変換型ａ／ｄコンバータ回路 | |
| US4218758A (en) | Parallel-to-serial binary data converter with multiphase and multisubphase control | |
| US6100828A (en) | Analog-to-digital converter test system and method | |
| JPH0645936A (ja) | アナログ・デジタル変換方式 | |
| JP2592656B2 (ja) | マルチプレクサ付ａｄ変換器の試験法 | |
| JPS5810921A (ja) | アナログデイジタル変換方式 | |
| JPH0664517B2 (ja) | ホールド型アナログ入力データの取込方式 | |
| JPS5826583B2 (ja) | デ−タニユウリヨクソウチ | |
| SU1011623A1 (ru) | Устройство дл регистрации информации | |
| SU1406742A1 (ru) | Генератор испытательных сигналов | |
| SU966879A1 (ru) | Селектор-преобразователь импульсных сигналов | |
| JPS61255120A (ja) | 位相調整回路 | |
| JPS599307Y2 (ja) | 多点デ−タの入出力方式 | |
| JPS58213524A (ja) | デイジタル−アナログ変換器 | |
| SU798715A1 (ru) | Устройство дл программного управлени | |
| SU1460758A1 (ru) | Регул тор уровн напр жени | |
| SU1688372A1 (ru) | Синтезатор сигналов | |
| SU646307A1 (ru) | Устройство дл управлени многопараметрическим объектом | |
| JPH05175847A (ja) | 並列式ａｄ変換装置 | |
| RU1829109C (ru) | Генератор пуассоновского потока импульсов | |
| SU1674352A2 (ru) | Генератор случайного потока импульсов | |
| KR100189768B1 (ko) | 아날로그/디지탈 변환기 제어회로 | |
| SU1647902A1 (ru) | Функциональный цифроаналоговый преобразователь |