JP2012217170A - 信号生成器 - Google Patents
信号生成器 Download PDFInfo
- Publication number
- JP2012217170A JP2012217170A JP2012081959A JP2012081959A JP2012217170A JP 2012217170 A JP2012217170 A JP 2012217170A JP 2012081959 A JP2012081959 A JP 2012081959A JP 2012081959 A JP2012081959 A JP 2012081959A JP 2012217170 A JP2012217170 A JP 2012217170A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- output
- value
- waveform
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- 230000010354 integration Effects 0.000 claims abstract description 7
- 230000004069 differentiation Effects 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims description 4
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
- H03K4/026—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques
Landscapes
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】設定周波数に応じたディジタル値を有するディジタル信号を積分して鋸歯状の波形を生成し、更にこの波形に基づいて三角波状の波形を生成し、この波形出力を微分した後、D/A変換して積分し、その積分出力に対して例えば三角波の中間の電圧をしきい値とするコンパレータを用い、このコンパレータから目的とする周波数の周波数信号を得る。
【選択図】図1
Description
しかしながら直線補間するために用いられるサンプルホールド回路には通常オペアンプが必要であり、能動素子であるオペアンプを用いると利得の変動が波形歪みの原因になるという問題がある。
この積分波形生成部から出力されたディジタル値に基づいてディジタル値からなる三角波状の波形を生成する三角波生成部と、
この三角波生成部の出力を微分することにより、正の値と負の値とが繰り返される矩形波状の波形を生成する微分回路部と、
この微分回路部の出力をディジタル/アナログ変換するディジタル/アナログ変換部と、
このディジタル/アナログ変換部のアナログ出力を積分して三角波状の積分波形を出力する積分回路部と、
この積分回路部の出力と予め設定したしきい値とを比較し、比較出力である目的とする周波数の矩形波を出力するコンパレータと、を備えたことを特徴とする。
積分波形生成回路部1の後段には、三角波生成回路部2が設けられている。この三角波生成回路部2は、入力される鋸波を三角波に変換するためのものであり、例えば図5(a)に示すように構成される。絶対値演算部21は、入力されるビット信号(ディジタル信号)のMSB(Most Significant Bit)を削除し、MSBを除く下位ビットの絶対値を求める回路部である。正負判別部22は、前記ディジタル信号のMSBが「0」のときには1を出力し、前記ディジタル信号のMSBが「1」のときには「−1」を出力する回路部である。掛け算部23は、絶対値演算部21にて求められたディジタル信号の絶対値と、正負判別部22から出力される出力値とを掛け算する回路部である。
なお、ディジタルデータとしては、2の補数に限られない。また鋸波を三角波に変える手法は上述の方法に限られない。三角波生成回路部2は、入力された鋸波において正の領域を負の値に反転するように構成してもよいし、あるいは正の領域を負の値に反転するように構成してもよい。
図8(a)は、三角波生成回路部2で生成された三角波であり、ディジタルデータであることから動作クロックに応じて階段状の波形となっている。従ってこの三角波を微分することにより、図8(b)に示すように三角波の上昇領域及び下降領域に夫々対応して正の値及び負の値が交互に現れるディジタル値からなるデューティ比が50%の矩形波が得られる。
積分回路5の後段にはコンパレータ6が設けられ、このコンパレータ6のしきい値(電圧)は、前記三角波の信号レベルの例えば中点の電圧に設定される。微分回路部3の出力レベル及び周波数が分かっているので、前記中点の電圧は分かる。従ってコンパレータ6の出力は、三角波の電圧がしきい値を越えている間はオンとなって所定の直流電圧が出力され、三角波の電圧がしきい値を以下になるとオフとなって出力電圧レベルがゼロとなる。このためコンパレータ6からは、デューティ比が50%の矩形波が出力される。なお、コンパレータ6のしきい値は、三角波の信号レベルの中点の電圧に設定することに限られるものではなく、目的とする矩形波のデューティ比に応じて決められる。
DDSで使用されている、正弦波信号を作成するためのデータが書き込まれたROMテーブルが不要となり、回路規模が小さく、簡易な構成であると共に消費電力の低減化が図れる。
ディジタル信号処理の特徴である、微細で精度の高い調整を行うことができること、またアナログ回路の特徴である、量子化ノイズが無視できることの、双方の特徴を備えている。
またD/A変換値を積分して三角波を生成しており、積分器5としては抵抗素子、コンデンサなどの受動素子で構成することができることから、既述の特許文献1の手法に比べて波形歪みガ少なく、低ノイズの信号を得ることができる。
2 三角波生成回路部
3 微分回路部
5 積分回路
6 コンパレータ
Claims (2)
- 設定周波数に応じたディジタル値を有するディジタル信号が入力され、このディジタル値を積分することにより、負の値及び正の値が組み合わされた鋸歯状の積分波形を生成する積分波形生成部と、
この積分波形生成部から出力されたディジタル値に基づいてディジタル値からなる三角波状の波形を生成する三角波生成部と、
この三角波生成部の出力を微分することにより、正の値と負の値とが繰り返される矩形波状の波形を生成する微分回路部と、
この微分回路部の出力をディジタル/アナログ変換するディジタル/アナログ変換部と、
このディジタル/アナログ変換部のアナログ出力を積分して三角波状の積分波形を出力する積分回路部と、
この積分回路部の出力と予め設定したしきい値とを比較し、比較出力である目的とする周波数の矩形波を出力するコンパレータと、を備えたことを特徴とする信号発生器。 - 前記ディジタル値は、2の補数であり、
前記三角波生成部は、前記積分波形生成部から出力されたディジタル信号のMSBを削除した後の絶対値を求める回路部と、前記ディジタル信号のMSBが0のときには前記絶対値に1を乗算し、MSBが1のときには前記絶対値に−1を乗算する回路部と、を備えたことを特徴とする請求項1記載の信号発生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012081959A JP5883705B2 (ja) | 2011-03-31 | 2012-03-30 | 信号生成器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011080031 | 2011-03-31 | ||
JP2011080031 | 2011-03-31 | ||
JP2012081959A JP5883705B2 (ja) | 2011-03-31 | 2012-03-30 | 信号生成器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012217170A true JP2012217170A (ja) | 2012-11-08 |
JP5883705B2 JP5883705B2 (ja) | 2016-03-15 |
Family
ID=46926394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012081959A Active JP5883705B2 (ja) | 2011-03-31 | 2012-03-30 | 信号生成器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8531223B2 (ja) |
JP (1) | JP5883705B2 (ja) |
CN (1) | CN102739200B (ja) |
TW (1) | TWI473434B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108718187A (zh) * | 2018-05-20 | 2018-10-30 | 广州市尚科仪器科技有限公司 | 一种新型噪声信号发生器 |
CN109117408B (zh) * | 2018-06-26 | 2021-03-30 | 电子科技大学 | 基于信号发生器的串行协议信号生成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206732A (ja) * | 1992-01-27 | 1993-08-13 | Hitachi Ltd | 周波数シンセサイザ |
JPH08125442A (ja) * | 1994-10-26 | 1996-05-17 | Toshiba Corp | 信号発生回路 |
JPH0983250A (ja) * | 1995-05-22 | 1997-03-28 | Nippon Telegr & Teleph Corp <Ntt> | ダイレクト・デジタル・シンセサイザ |
JPH1041816A (ja) * | 1996-07-24 | 1998-02-13 | Advantest Corp | 信号発生器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2592244B1 (fr) * | 1985-12-23 | 1994-05-13 | Thomson Csf | Synthetiseur numerique de frequences elevees a corrections aperiodiques optimalisant la purete spectrale. |
US4835481A (en) * | 1986-09-30 | 1989-05-30 | Siemens Aktiengesellschaft | Circuit arrangement for generating a clock signal which is synchronous in respect of frequency to a reference frequency |
JP3282510B2 (ja) * | 1996-08-01 | 2002-05-13 | ヤマハ株式会社 | D/aコンバータ回路 |
US5877752A (en) * | 1997-05-30 | 1999-03-02 | Interactive Computer Products, Inc. | Computer light pen interface system |
US7103622B1 (en) * | 2002-10-08 | 2006-09-05 | Analog Devices, Inc. | Direct digital synthesizer with output signal jitter reduction |
CN100403044C (zh) * | 2003-12-10 | 2008-07-16 | 上海贝岭股份有限公司 | 迟滞比较器迟滞窗口自动调节与测量的一种电路结构 |
-
2012
- 2012-03-29 US US13/433,935 patent/US8531223B2/en active Active
- 2012-03-30 TW TW101111454A patent/TWI473434B/zh active
- 2012-03-30 JP JP2012081959A patent/JP5883705B2/ja active Active
- 2012-03-31 CN CN201210093362.0A patent/CN102739200B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206732A (ja) * | 1992-01-27 | 1993-08-13 | Hitachi Ltd | 周波数シンセサイザ |
JPH08125442A (ja) * | 1994-10-26 | 1996-05-17 | Toshiba Corp | 信号発生回路 |
JPH0983250A (ja) * | 1995-05-22 | 1997-03-28 | Nippon Telegr & Teleph Corp <Ntt> | ダイレクト・デジタル・シンセサイザ |
JPH1041816A (ja) * | 1996-07-24 | 1998-02-13 | Advantest Corp | 信号発生器 |
Also Published As
Publication number | Publication date |
---|---|
US20120249203A1 (en) | 2012-10-04 |
TW201320604A (zh) | 2013-05-16 |
CN102739200A (zh) | 2012-10-17 |
TWI473434B (zh) | 2015-02-11 |
CN102739200B (zh) | 2015-08-19 |
JP5883705B2 (ja) | 2016-03-15 |
US8531223B2 (en) | 2013-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7436254B2 (en) | Class D amplifier | |
US20060109035A1 (en) | Clock frequency divider circuit | |
JP2009290748A (ja) | A/d変換装置、およびサーボ制御装置 | |
JP5883705B2 (ja) | 信号生成器 | |
US6842131B1 (en) | Delta-sigma modulator | |
JPH02292911A (ja) | パルス発生器 | |
JP2010067251A (ja) | 許容誤差内の整数除算回路 | |
US11764803B2 (en) | D/A conversion device, method, storage medium, electronic musical instrument, and information processing apparatus | |
JP4696920B2 (ja) | Dds信号発生装置 | |
JP2016213531A (ja) | Ad変換器およびad変換方法 | |
KR20070057062A (ko) | 감소된 대기시간과 광대역의 펄스 밀도 변조디지털-아날로그 컨버터를 구현하는 방법 및 시스템 | |
JP6733237B2 (ja) | 周波数デルタシグマ変調信号出力装置 | |
RU202507U1 (ru) | Генератор цифрового гармонического сигнала | |
JP2692289B2 (ja) | 任意波形発生器 | |
JP2017163378A (ja) | 周波数デルタシグマ変調信号出力装置 | |
JPH10308671A (ja) | Pwm回路/加重回路併用式デルタシグマ型d/a変換装置 | |
KR100618315B1 (ko) | 사인진폭의 다중 삼각 근사장치 및 방법, 그리고 이를이용한 직접 주파수 합성장치 및 방법 | |
US6518801B1 (en) | Alias suppression method for 1-bit precision direct digital synthesizer | |
JP4496493B2 (ja) | Daコンバータおよびadコンバータ | |
JP2626583B2 (ja) | アナログ/デジタル変換回路 | |
Pfleiderer et al. | Numerically controlled oscillator with spur reduction | |
TW201320616A (zh) | 用於訊號處理的連續逼近式乘除法電路及其訊號處理方法 | |
CN117526940A (zh) | 一种动态Zoom ADC系统 | |
JPH1197936A (ja) | ダイレクト・デジタル・シンセサイザ | |
JPH08265163A (ja) | 信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5883705 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |