KR100618315B1 - 사인진폭의 다중 삼각 근사장치 및 방법, 그리고 이를이용한 직접 주파수 합성장치 및 방법 - Google Patents

사인진폭의 다중 삼각 근사장치 및 방법, 그리고 이를이용한 직접 주파수 합성장치 및 방법 Download PDF

Info

Publication number
KR100618315B1
KR100618315B1 KR1020030080534A KR20030080534A KR100618315B1 KR 100618315 B1 KR100618315 B1 KR 100618315B1 KR 1020030080534 A KR1020030080534 A KR 1020030080534A KR 20030080534 A KR20030080534 A KR 20030080534A KR 100618315 B1 KR100618315 B1 KR 100618315B1
Authority
KR
South Korea
Prior art keywords
data
phase
bits
bit
complement
Prior art date
Application number
KR1020030080534A
Other languages
English (en)
Other versions
KR20050046917A (ko
Inventor
김석기
김용신
김수환
Original Assignee
학교법인고려중앙학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인고려중앙학원 filed Critical 학교법인고려중앙학원
Priority to KR1020030080534A priority Critical patent/KR100618315B1/ko
Publication of KR20050046917A publication Critical patent/KR20050046917A/ko
Application granted granted Critical
Publication of KR100618315B1 publication Critical patent/KR100618315B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

사인진폭의 다중 삼각 근사장치 및 방법, 그리고 이를 이용한 직접 주파수 합성장치 및 방법이 개시된다. 사인진폭의 다중 삼각 근사장치의 제1보수연산부는 위상누산기의 출력신호인 위상누산데이터로부터 선택된 제1위상데이터의 보수값을 계산하여 제1보수 위상데이터를 출력한다. 스위치부는 위상누산데이터로부터 선택된 제2위상데이터를 기초로 소정개수의 구간으로 분할된 ¼주기 데이터를 출력한다. 가산/감산부는 제1보수 위상데이터와 ¼주기 데이터를 가산/감산하여 추정사인데이터를 출력한다. 보상부는 위상누산데이터로부터 선택된 제3위상데이터를 기초로 추정사인데이터와 소정의 기준사인데이터 간의 오차를 보상하는 보상데이터를 출력한다. 가산부는 보상데이터, 추정사인데이터, 및 위상누산데이터로부터 선택된 제4위상데이터를 합산하여 출력한다. 본 발명에 따르면, 높은 주파수 해상도를 얻으면서 ROM의 크기를 줄일 수 있고 전체 장치에서 소비되는 총전력소모량을 절감할 수 있다.
주파수합성, 다중삼각근사법, 위상데이터, 사인파형, ROM

Description

사인진폭의 다중 삼각 근사장치 및 방법, 그리고 이를 이용한 직접 주파수 합성장치 및 방법{Apparatus and method for processing multiple trigonometric approximation of sine waveform, and apparatus and method for synthesizing direct digital frequency using the same}
도 1은 ROM을 기반으로 하는 종래의 DDFS의 구성을 도시한 도면,
도 2는 본 발명에 따른 사인진폭의 다중 삼각근사장치에 대한 바람직한 실시예의 구성을 도시한 블록도,
도 3은 스위치부(220)의 상세한 구성을 도시한 도면,
도 4는 사인함수에 대한 초기추정 알고리즘들에 의해 추정된 사인함수들을 도시한 도면,
도 5는 MTA 및 각각의 추정 알고리즘에서 요구되는 가산기의 개수와 ¼주기 사인파형을 만들기 위해 나누어진 파티션값을 도시한 도면,
도 6은 스위치부(220)로부터 출력되는 ¼주기 5비트 데이터에 해당하는 파형을 도시한 도면,
도 7은 음의 부호를 가진 영역이 양의 부호로 대칭된 파형을 도시한 도면,
도 8은 12비트의 위상누산데이터에 의한 파형 코딩방법을 도시한 도면,
도 9는 본 발명에 따른 사인진폭의 다중 삼각 근사방법 및 사인진폭의 다중 삼각 근사방법를 이용한 직접 주파수 합성방법에 대한 바람직한 실시예의 수행과정을 도시한 흐름도, 그리고,
도 10a 내지 도 10c는 각각 클럭주파수가 100MHz이고 FCW가 220일 때, 위상누산기의 출력파형, 위상누산기의 출력파형의 주파수를 이용하여 ROM을 거쳐 나온 사인진폭에 대한 디지털 출력, 및 ROM을 거쳐 나온 사인진폭에 대한 디지털 출력을 푸리에 변환한 값을 도시한 도면이다.
본 발명은 사인진폭의 다중 삼각 근사장치 및 방법, 그리고 이를 이용한 직접 주파수 합성장치 및 방법에 관한 것으로, 보다 상세하게는, 롬(ROM)의 크기를 줄임으로써 전체적인 칩의 면적을 감소시킬 수 있는 사인진폭의 다중 삼각 근사장치 및 방법, 그리고 이를 이용한 직접 주파수 합성장치 및 방법에 관한 것이다.
직접 디지털 주파수 합성기(Direct Digital Frequency Synthesizer : DDFS)는 70년대 초반에 음성신호를 만들어내기 위해 개발되었다. 이후, 디지털 통신기술이 발전함에 따라 디지털 신호를 생성하는 기술의 중요성이 증가되어 왔고, 80년대에 이르러 MHz 대역에서 동작하는 주파수 합성기를 제작할 수 있는 기술들이 공개되었다. 현재의 기술수준은 GHz 대역에서 동작하는 주파수 합성기를 제작할 수 있는 정도에 이르렀으며, -100dBc 이상의 고순도 주파수 스텍트럼(Spectral purity) 을 보이고 있다. 최근 들어 DDFS는 시분할다중접속(Time Division Mutiple Access : TDMA)방식을 이용하는 개인휴대통신단말기, 정밀계측기, 디지털 오디오 및 디지털 디스크 플레이어 등을 포함하는 고정밀 민수분야 제품, 그리고 미래의 다양한 멀티미디어 매체의 고정밀도, 고속 속도 변환 등이 요구되는 경우에 사용된다.
특히, DDFS는 고해상도와 빠른 주파수 변환이 요구되는 근래의 통신 시스템에 광범위하게 사용된다. 도 1에는 ROM을 기반으로 하는 종래의 DDFS의 구성이 도시되어 있다. 도 1을 참조하면, 종래의 DDFS(100)는 위상누산기(110), 위상진폭변환기(120), D/A컨버터(130), 및 저역통과필터(140)로 구성된다.
위상누산기(110)는 외부로부터 입력된 입력신호에 따라 일정한 위상값을 갖는 위상제어신호를 발생시킨다. 위상진폭변환기(120)는 위상누산기(110)로부터 입력되는 위상제어신호의 제1진폭값을 저장하고 있으며, 위상제어신호의 위상값에 따라 위상 제어신호의 제2 진폭값을 순차적으로 계산한 후 제1진폭값과 제2진폭값을 합산하여 위상제어신호의 짝수 사인값을 계산하고, 짝수 사인값을 기초로 위상제어신호의 홀수 사인값을 보간한다. 또한, 위상진폭변환기(120)는 위상제어신호의 최하위 비트에 응답하여 짝수 사인값과 홀수 사인값을 선택적으로 입력받아 멀티플렉싱하여 출력한다. A/D컨버터(130)는 위상진폭변환기(120)로부터 입력되는 디지털신호를 아날로그신호로 변환하여 출력한다. 저역통과필터(140)는 A/D컨버터(130)로부터 입력된 아날로그 신호를 필터링하여 정확한 사인파형을 출력한다.
이 때, DDFS(100)의 출력주파수 및 주파수 해상도는 각각 수학식 1 및 수학식 2에 의해 얻어진다.
Figure 112003042980527-pat00001
Figure 112003042980527-pat00002
여기서, FCLK는 클럭주파수, W는 ROM 입력 비트수, FOUT은 출력주파수, FCW 는 위상증가단계크기, ΔF는 주파수 해상도, na는 ROM의 양자화수준, 그리고, N은 누산기의 비트수이다.
수학식 1 및 수학식 2에 의하면, 고주파의 출력을 얻기 위해서는 클럭주파수를 늘리고 위상증가단계크기를 증가시키면 된다. 그러나, 최대 출력주파수는 FOUT(max)=FCLK/2와 같이 나이퀴스트 이론에 의해 제한된다. 최대 출력주파수를 출력하고자 할 때 필터를 거쳐 이미지를 재생하기 어렵다는 단점때문에 DDFS를 동작시킬 때에는 대략 클럭주파수의 40%를 출력으로 설정한다.
표 1에는 DDFS를 구현하는 종래의 기술들이 기재되어 있다. 표 1에 기재되어 있는 바와 같이, 기술개발은 회로의 사용을 줄이면서 ROM의 크기를 줄이고자 하는 방향으로 추진되고 있다. 또한 worst case spur 레벨이 낮을수록 회로의 성능이 좋은 것이므로 이를 적정선으로 유지하여야 한다.
방법 필요한 ROM(비트) worst case spur(dBc)
Uncompressed memory 212×10 -81.76
Quater sine wave 210×9 -78.76
Modified Sunderland 27×7 27×3 -73.59
Modified Ncholas 27×7 27×2 -74.56
Parabolic approximation 27×5 27×1 -66.8
그러나, 상술한 종래의 DDFS는 해상도와 속도가 ROM의 크기에 의해 제한된다는 문제가 있다. 즉, 높은 주파수 해상도를 얻기 위해서는 큰 크기의 ROM이 필요하나, 이는 곧 최대 속도의 감소와 칩면적의 증가를 초래한다.
본 발명이 이루고자 하는 기술적 과제는 높은 주파수 해상도를 보장하면서 ROM의 크기를 줄일 수 있는 사인진폭의 다중 삼각 근사장치 및 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 높은 주파수 해상도를 얻으면서 ROM의 크기를 줄일 수 있는 사인진폭의 다중 삼각 근사장치를 이용한 직접 주파수 합성장치 및 방법을 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 사인진폭의 다중 삼각 근사장치를 이용한 직접 주파수 합성장치는 위상누산기의 출력신호인 위상누산데이터로부터 선택된 제1위상데이터의 보수값을 계산하여 제1보수 위상데이터를 출력하는 제1보수연산부; 상기 위상누산데이터로부터 선택된 제2위상데이터를 기초로 소 정개수의 구간으로 분할된 ¼주기 데이터를 출력하는 스위치부; 상기 제1보수 위상데이터와 상기 ¼주기 데이터를 가산/감산하여 추정사인데이터를 출력하는 가산/감산부; 상기 위상누산데이터로부터 선택된 제3위상데이터를 기초로 상기 추정사인데이터와 소정의 기준사인데이터 간의 오차를 보상하는 보상데이터를 출력하는 보상부; 및 상기 보상데이터, 상기 추정사인데이터, 및 상기 위상누산데이터로부터 선택된 제4위상데이터를 합산하여 출력하는 가산부;를 구비한다.
상기의 다른 기술적 과제를 달성하기 위한, 본 발명에 따른 사인진폭의 다중 삼각 근사장치를 이용한 직접 주파수 합성방법은 위상누산기의 출력신호인 위상누산데이터로부터 선택된 제1위상데이터의 보수값을 계산하여 제1보수 위상데이터를 출력하는 제1보수데이터 산출단계; 상기 위상누산데이터로부터 선택된 제2위상데이터를 기초로 소정개수의 구간으로 분할된 ¼주기 데이터를 출력하는 파티션데이터 생성단계; 상기 제1보수 위상데이터와 상기 ¼주기 데이터를 가산/감산하여 추정사인데이터를 출력하는 가산/감산단계; 상기 위상누산데이터로부터 선택된 제3위상데이터를 기초로 상기 추정사인데이터와 소정의 기준사인데이터 간의 오차를 보상하는 보상데이터를 출력하는 보상단계; 및 상기 보상데이터, 상기 추정사인데이터, 및 상기 위상누산데이터로부터 선택된 제4위상데이터를 합산하여 출력하는 가산단계;를 포함한다.
상기의 또 다른 기술적 과제를 달성하기 위한, 사인진폭의 다중 삼각 근사장치를 이용한 직접 주파수 합성장치는 위상누산기로부터 입력되는 위상누산데이터에 대한 1의 보수값을 산출하여 제1보수 위상데이터를 출력하는 제1보수연산부; 상기 제1보수 위상데이터에 대한 1의 보수값을 산출하여 제2보수 위상데이터를 출력하는 제2보수연산부; 상기 제1보수 위상데이터를 기초로 소정개수의 구간으로 분할된 ¼주기 데이터를 출력하는 스위치부; 상기 제2보수 위상데이터와 상기 ¼주기 데이터를 가산/감산하여 추정사인데이터를 출력하는 가산/감산부; 상기 위상누산데이터로부터 선택된 제3위상데이터를 기초로 상기 추정사인데이터와 소정의 기준사인데이터 간의 오차를 보상하는 보상데이터를 출력하는 보상부; 상기 보상데이터, 상기 추정사인데이터, 및 상기 제1보수 위상데이터를 합산하여 결과데이터를 출력하는 가산부; 상기 결과데이터에 대한 1의 보수값을 산출하여 결과위상데이터를 출력하는 제3보수연산부; 및 상기 결과위상데이터를 아날로그신호로 변환하는 D/A변환부;를 구비한다.
상기의 또 다른 기술적 과제를 달성하기 위한, 사인진폭의 다중 삼각 근사방법을 이용한 직접 주파수 합성방법은 위상누산기로부터 입력되는 위상누산데이터에 대한 1의 보수값을 산출하여 제1보수 위상데이터를 출력하는 제1보수데이터 산출단계; 상기 제1보수 위상데이터에 대한 1의 보수값을 산출하여 제2보수 위상데이터를 출력하는 제2보수데이터 산출단계; 상기 제1보수 위상데이터를 기초로 소정개수의 구간으로 분할된 ¼주기 데이터를 출력하는 파티션데이터 생성단계; 상기 제2보수 위상데이터와 상기 ¼주기 데이터를 가산/감산하여 추정사인데이터를 출력하는 가산/감산단계; 상기 추정사인데이터와 소정의 기준사인데이터 간의 오차를 보상하는 보상데이터를 출력하는 보상단계; 상기 보상데이터, 상기 추정사인데이터, 및 상기 제1보수 위상데이터를 합산하여 결과데이터를 출력하는 가산단계; 상기 결과데이터 에 대한 1의 보수값을 산출하여 결과위상데이터를 출력하는 제3보수데이터 산출단계; 및 상기 결과위상데이터를 아날로그신호로 변환하는 D/A변환단계;를 포함한다.
이에 의해, 높은 주파수 해상도를 얻으면서 ROM의 크기를 줄일 수 있고 전체 장치에서 소비되는 총전력소모량을 절감할 수 있다.
이하에서, 첨부된 도면들을 참조하여 본 발명에 따른 사인진폭의 다중 삼각 근사장치를 이용한 직접 주파수 합성장치 및 방법의 바람직한 실시예에 대해 상세하게 설명한다.
도 2는 본 발명에 따른 사인진폭의 다중 삼각근사장치를 이용한 직접 주파수 합성장치에 대한 바람직한 실시예의 구성을 도시한 블록도이다.
도 2를 참조하면, 본 발명에 따른 사인진폭의 다중 삼각근사장치(200)는 제1보수연산부(210), 스위치부(220), 가산/감산부(230), 보상부(240), 가산부(250), 제2보수연산부(260), 제3보수연산부(270), 및 D/A변환부(280)를 구비한다.
제2보수연산부(260)는 위상누산기(미도시)로부터 입력되는 12비트의 위상누산데이터 중에서 2비트의 제어비트를 제외한 10비트의 데이터비트에 대한 1의 보수값을 산출하여 10비트의 위상누산데이터를 출력한다. 이러한 제2보수연산부(260)의 동작은 위상누산데이터에 포함되어 있는 제어비트 중에서 1비트의 제어비트에 의해 제어된다. 위상누산기는 32비트를 선택하여 mHz 대역의 주파수 해상도를 갖도록 한다.
제1보수연산부(210)는 10비트의 위상누산데이터 중에서 선택된 8비트의 데이터 중에서 1비트의 제어비트를 제외한 7비트의 데이터비트에 대한 1의 보수값을 계 산하여 제1보수 위상데이터를 출력한다. 즉, 제1보수연산부(210)는 위상 어드레서에서 상위 7비트만을 가져와 EX-OR를 사용하여 위상을 대칭시켜 제1보수 위상데이터를 생성한다. 이러한 제1보수연산부(210)의 동작은 8비트의 데이터에 포함되어 있는 1비트의 제어비트에 의해 제어된다.
스위치부(220)는 10비트의 위상누산데이터로부터 선택된 6비트의 데이터비트를 기초로 소정개수의 구간(예를 들면, 8개의 파티션)으로 분할된 ¼주기 5비트 데이터를 출력한다. 스위치부로 입력되는 6비트의 데이터비트는 위상누산기의 출력신호인 12비트의 위상누산데이터의 6번째 비트로부터 11번째 비트에 해당하는 비트들로 구성된다. 스위치부(220)의 출력제어는 위상누산기의 출력신호인 12비트의 위상누산데이터의 3번째 비트로부터 5번째 비트에 해당하는 비트들로 구성되는 제어비트에 의해 이루어진다. 또한, 스위치부(220)는 제어비트에 연속되는 6비트의 데이터비트를 위상반전하여 ¼주기 5비트 데이터를 생성한다.
도 3에는 스위치부(220)의 상세한 구성이 도시되어 있다. 도 3을 참조하면, 스위치부(220)는 8개의 입력포트(300, 305, 310, 315, 320, 325, 330, 335)와 1개의 출력포트(340)를 갖는다. 8개의 입력포트 중에서 2개의 입력포트(300, 305)는 접지와 연결되며 5비트의 로우신호가 입력된다. 한편, 나머지 6개의 입력포트 중에서 3개의 입력포트(310, 315, 320)로는 6비트의 데이터비트 중에서 선택된 5비트의 데이터가 입력되고, 다른 3개의 입력포트(325, 330, 335)로는 6비트의 데이터비트 중에서 선택된 4비트의 데이터가 입력된다. 이 때, 4비트의 데이터가 입력되는 입력포트(325, 330, 335)는 접지와 연결되며 1비트의 로우신호가 입력된다. 또한, 참 조번호가 320 및 330인 입력포트의 전단에는 컨버터(345, 350)가 연결되어 있다. 한편, 스위치부(220)는 3비트의 제어비트에 의해 8개의 입력포트(300, 305, 310, 315, 320, 325, 330, 335)로 입력되는 데이터 중에서 출력포트(340)로 출력할 데이터를 선택한다. 예를 들어, 제어비트의 값이 010이면 스위치부(220)로부터 출력되는 데이터는 참조번호가 310인 입력포트로 입력된 데이터가 출력된다. 도 3에 도시된 스위치부(220)의 입력포트(300, 305, 310, 315, 320, 325, 330, 335) 각각에는 제어비트의 값이 기재되어 있다.
가산/감산부(230)는 제1보수연산부(210)로부터 입력되는 제1보수 위상데이터와 스위치부(220)로부터 입력되는 ¼주기 5비트 데이터를 가산/감산하여 추정사인데이터를 출력한다. 가산/감산부(230)는 외부로부터 입력되는 제어신호에 의해 제어된다.
보상부(240)는 제2보수연산부(260)로부터 입력되는 10비트의 위상누산데이터를 기초로 추정사인데이터와 기준사인데이터간의 오차를 보상하는 보상데이터를 출력한다. 보상부(240)는 추정사인데이터와 기준사인데이터 간의 오차값에 대응하는 보상데이터가 저장되어 있는 ROM으로 구성된다. 이 때, ROM을 Coarse와 Fine으로 나누는 알고리즘이 병행적으로 사용될 수 있으며, 이 경우 압축율은 55:1이 된다. 즉, 필요한 ROM의 크기는 각각 27×4비트와 27×2비트이다. 대신 한개의 가산기가 더 필요하다.
가산부(250)는 보상부(240)로부터 입력되는 보상데이터, 가산/감산부(230)로 부터 입력되는 추정사인데이터, 및 제2보수연산부(260)의 출력신호인 10비트의 위상누산데이터 중에서 1비트의 제어비트를 제외한 9비트의 데이터비트를 합산하여 출력한다. 이 때, 가산부(250)로 입력되는 10비트의 위상누산데이터 중에서 1비트의 제어비트를 제외한 9비트의 데이터비트는 사인위상차이 알고리즘(Sine-Phase Difference Algorithm)에 의해 직접 위상 어드레스 정보로부터 얻어진다.
제3보수연산부(270)는 위상누산기로부터 입력되는 12비트의 위상누산데이터를 구성하는 2비트의 제어비트 중에서 1비트의 제어비트에 의해 제어되며, 가산부(250)로부터 입력되는 9비트의 데이터에 대한 1의 보수값을 산출하여 출력한다.
D/A변환부(280)는 위상누산기로부터 입력되는 12비트의 위상누산데이터를 구성하는 2비트의 제어비트 중에서 1비트의 제어비트와 제3보수연산부(270)로부터 입력되는 9비트의 데이터비트를 아날로그 신호로 변환하여 출력한다. D/A변환부(280)는 DDFS의 Spectral Purity보다 높은 것이 선택된다.
한편, 본 발명에 따른 사인진폭의 다중 삼각근사장치는 도 2에 도시된 사인진폭의 다중 삼각근사장치를 이용한 직접 주파수 합성장치의 구성에서 제1보수연산부(210), 스위치부(220), 가산/감산부(230), 보상부(240), 및 가산부(250)로 구성된다. 본 발명에 따른 사인진폭의 다중 삼각근사장치를 구성하는 각각의 구성요소의 동작은 도 2 및 도 3을 참조하여 설명한 바와 동일하므로 상세한 설명은 생략한다.
도 4는 사인함수에 대한 초기추정 알고리즘들에 의해 추정된 사인함수들을 도시한 도면이다. 도 4에 따르면 여러가지 알고리즘 중에서 다중삼각 근사법(Multiple Trigonometric Approximation : MTA)에 의해 추정된 사인함수가 정확한 사인함수에 가장 근접함을 알 수 있다. 본 발명에 따른 사인진폭의 다중 삼각 근사 장치는 정확한 사인파형값과 초기에 만들어진 파형과의 오차를 ROM에 저장도어 있는 보상신호에 의해 보상하며, 추정사인파형을 정확한 사인파형에 근사시키기 위해 하나의 파형을 결정하고 결정된 파형에 적당한 파형들을 더하거나 감하는 과정을 통해 최적의 파형을 찾아낸다. 본 발명에 따른 사인진폭의 다중 삼각 근사 장치에 적용된 MTA의 특징은 0에서 π/2의 위상정보를 8개의 구간으로 나눈 후 각각의 구간에서 추정된 파형을 사인파형에 근사시키기 위해 최적의 파형을 찾아낸다. 그러나, 파형들이 많아지면 가산기나 감산기의 수가 증가하므로, 가능한 파형이 3개를 넘지 않도록 하는 것이 바람직하다.
도 5는 MTA 및 각각의 추정 알고리즘에서 요구되는 가산기의 개수와 ¼주기 사인파형을 만들기 위해 나누어진 파티션값을 도시한 도면이다. 도 5를 참조하면, 다른 알고리즘에 비해 MTA가 가장 적은 수의 ROM 출력비트를 가지나 요구되는 가산기의 개수가 가장 많음을 알 수 있다. ROM의 출력수를 줄이게 되면 추가적인 가산기 또는 감산기가 필요하나, 저전력 가산기 또는 감산기를 사용하면 총 전력의 소모량을 감소시킬 수 있다. 여기서, 파이프라인 구조를 적용하여 만들 수 있는 가산기 또는 감산기는 Full Custom VLSI 디자인에서 스피드에 영향을 미치지 않는다.
한편, 스위치부(220)로부터 출력되는 ¼주기 5비트 데이터에 해당하는 파형은 도 6에 도시되어 있다. 도 6에 도시된 파형은 8개의 구간으로 나누어진 파형으로, 이를 생성하기 위해 스위치부(220)는 우선 일부 구간의 파형을 진폭 반전시킨다. 도 7에는 음의 부호를 가진 영역이 양의 부호로 대칭된 파형(C)이 도시되어 있다. 도 7을 참조하면, 0에서 2π의 전 구간에 대한 사인함수는 ¼주기 사인 함수를 MSB를 이용하여 진폭반전시키고 두번째 MSB를 이용하여 위상반전하여 생성한다. 이와 같은 방법으로 각각의 비트값을 선택적으로 반전시키면 도 7에 도시된 파형을 생성할 수 있다. 또한, 도 8에는 12비트의 위상누산데이터에 의한 파형 코딩방법이 도시되어 있다. 도 8을 참조하면, 12비트의 위상누산데이터의 MSB를 제거하면 11비트의 위상누산데이터로서 기울기가 ½이고 파티션이 1인 파형을 얻을 수 있다. 예를 들어, 세번째 MSB에서 열번째 MSB까지의 위상누산데이터가 선택되면 최대 기울기의 ¼이 4개의 파티션에 각각 만들어진다. 표 2에는 ¼주기 5비트 데이터에 해당하는 파형을 덩기 위한 자세한 위상누산데이터가 기재되어 있다.
제어데이터 출력데이터
3rd 4th 5th 1st 2nd 3rd 4th 5th
0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 1 0 5th 6th 7th 8th 9th
0 1 1 5th 6th 7th 8th 9th
1 0 0 6th 7th 8th 9th 10th
1 0 1 0 6th 7th 8th 9th
1 1 0 0 1 1 1 1
1 1 1 0 6th 7th 8th 9th
표 2를 참조하면, 12비트 위상누산데이터의 세번째, 네번째, 및 다섯번째 비트값이 각각 1, 0, 및 0라 하면, 5비트 출력데이터는 12비트 위상누산데이터의 여섯번째 비트로부터 열번째 비트까지의 값을 위상반전시킨 값에 해당한다.
도 9는 본 발명에 따른 사인진폭의 다중 삼각 근사방법 및 사인진폭의 다중 삼각 근사방법를 이용한 직접 주파수 합성방법에 대한 바람직한 실시예의 수행과정을 도시한 흐름도이다.
도 9를 참조하면, 제2보수연산부(260)는 위상누산기(미도시)로부터 입력되는 12비트의 위상누산데이터 중에서 2비트의 제어비트를 제외한 10비트의 데이터비트에 대한 1의 보수값을 산출하여 10비트의 위상누산데이터를 출력한다(S900). 제1보수연산부(210)는 10비트의 위상누산데이터 중에서 선택된 8비트의 데이터 중에서 1비트의 제어비트를 제외한 7비트의 데이터비트에 대한 1의 보수값을 계산하여 제1보수 위상데이터를 출력한다. 즉, 제1보수연산부(210)는 위상 어드레서에서 상위 7비트만을 가져와 EX-OR를 사용하여 위상을 대칭시켜 제1보수 위상데이터를 생성한다(S910).
스위치부(220)는 10비트의 위상누산데이터에 포함되어 있는 3비트의 제어신호를 기초로 10비트의 위상누산데이터로부터 선택된 6비트의 데이터비트 중에서 선택된 소정개수의 구간(예를 들면, 8개의 파티션)으로 분할된 ¼주기 5비트 데이터를 출력한다(S920). 가산/감산부(230)는 제1보수연산부(210)로부터 입력되는 제1보수 위상데이터와 스위치부(220)로부터 입력되는 ¼주기 5비트 데이터를 가산/감산하여 추정사인데이터를 출력한다(S930).
보상부(240)는 제2보수연산부(260)로부터 입력되는 10비트의 위상누산데이터를 기초로 추정사인데이터와 기준사인데이터간의 오차를 보상하는 보상데이터를 출력한다(S940). 가산부(250)는 보상부(240)로부터 입력되는 보상데이터, 가산/감산 부(230)로부터 입력되는 추정사인데이터, 및 제2보수연산부(260)의 출력신호인 10비트의 위상누산데이터 중에서 1비트의 제어비트를 제외한 9비트의 데이터비트를 합산하여 출력한다(S950). 제3보수연산부(270)는 위상누산기로부터 입력되는 12비트의 위상누산데이터를 구성하는 2비트의 제어비트 중에서 1비트의 제어비트에 의해 제어되며, 가산부(250)로부터 입력되는 9비트의 데이터에 대한 1의 보수값을 산출하여 출력한다(S960). D/A변환부(280)는 위상누산기로부터 입력되는 12비트의 위상누산데이터를 구성하는 2비트의 제어비트 중에서 1비트의 제어비트와 제3보수연산부(270)로부터 입력되는 9비트의 데이터비트를 아날로그 신호로 변환하여 출력한다(S970).
도 10a 내지 도 10c는 각각 클럭주파수가 100MHz이고 FCW가 220일 때, 위상누산기의 출력파형, 위상누산기의 출력파형의 주파수를 이용하여 ROM을 거쳐 나온 사인진폭에 대한 디지털 출력, 및 ROM을 거쳐 나온 사인진폭에 대한 디지털 출력을 푸리에 변환한 값을 도시한 도면이다.
도 10a 내지 도 10c를 참조하면, 위상누산기의 출력이 곧 주파수임을 도 9b에 도시된 사인파형을 통해 파악할 수 있으며, 동일한 주파수의 정확한 사인파형과의 차이가 오차로서 나타난다. MTA는 ROM의 크기를 줄이는 알고리즘으로 최대 -78.76dBc의 SFDR을 갖는다. 이는 ¼사인함수 대칭알고리즘과 동일한 값으로, MTA가 ¼사인함수 대칭알고리즘을 기본으로 하여 먼저 사인진폭을 근사화시키고 그후 나머지 에러를 ROM으로 수정하기 때문이다. 한편, 썬더랜드 알고리즘을 이용하여 ROM 을 분리하여 사용하면 SFDR은 -73.84dBc가 된다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
본 발명에 따른 사인진폭의 다중 삼각 근사장치 및 방법, 그리고 이를 이용한 직접 주파수 합성장치 및 방법에 의하면, 위상구간의 분할개수, 노이즈, 전력소비, 및 필요한 부가적인 회로를 적절히 선택함으로써 정현파의 크기를 저장하는 ROM의 크기를 줄이면서 총 소비전력을 증가시키지 않을 수 있고 전체적인 노이즈 특성인 SFDR의 저하를 방지할 수 있다.

Claims (18)

  1. 위상누산기의 출력신호인 위상누산데이터로부터 선택된 제1위상데이터의 보수값을 계산하여 제1보수 위상데이터를 출력하는 제1보수연산부;
    상기 위상누산데이터로부터 선택된 제2위상데이터를 기초로 소정개수의 구간으로 분할된 ¼주기 데이터를 출력하는 스위치부;
    상기 제1보수 위상데이터와 상기 ¼주기 데이터를 가산/감산하여 추정사인데이터를 출력하는 가산/감산부;
    상기 위상누산데이터로부터 선택된 제3위상데이터를 기초로 상기 추정사인데이터와 소정의 기준사인데이터 간의 오차를 보상하는 보상데이터를 출력하는 보상부; 및
    상기 보상데이터, 상기 추정사인데이터, 및 상기 위상누산데이터로부터 선택된 제4위상데이터를 합산하여 출력하는 가산부;를 포함하는 것을 특징으로 하는 사인진폭의 다중 삼각 근사 장치.
  2. 제 1항에 있어서,
    상기 스위치부는 상기 위상누산데이터의 3번째 상위비트로부터 3개의 연속되는 비트로 구성된 제어비트를 기초로 상기 제어비트에 연속되는 소정 개수의 비트로 구성된 데이터비트를 위상반전하여 생성한 상기 ¼주기 데이터를 출력하는 것을 특징으로 하는 사인진폭의 다중 삼각 근사 장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 위상누산데이터에 대한 1의 보수값을 산출하여 제2보수 위상데이터를 출력하는 제2보수연산부;를 더 포함하고,
    상기 제1위상데이터, 상기 제2위상데이터, 상기 제3위상데이터, 및 상기 제4위상데이터는 각각 상기 제2보수 위상데이터를 구성하는 비트중에서 선택된 데이터인 것을 특징으로 하는 사인진폭의 다중 삼각 근사 장치.
  4. 제 3항에 있어서,
    상기 위상누산데이터는 12비트로 구성되고, 상기 제1위상데이터는 1비트의 제어비트와 7비트의 데이터비트로 구성되고, 상기 제2위상데이터는 10비트의 데이터비트로 구성되고, 상기 제3위상데이터는 3비트의 제어비트와 6비트의 데이터비트로 구성되며, 상기 제4위상데이터는 9비트의 데이터비트로 구성되는 것을 특징으로 하는 사인진폭의 다중 삼각 근사 장치.
  5. 제 1항 또는 제 2항에 있어서,
    상기 보상부는 상기 추정사인데이터와 상기 기준사인데이터 간의 오차값에 대응하는 상기 보상데이터가 저장되어 있는 ROM인 것을 특징으로 하는 사인진폭의 다중 삼각 근사 장치.
  6. 위상누산기의 출력신호인 위상누산데이터로부터 선택된 제1위상데이터의 보수값을 계산하여 제1보수 위상데이터를 출력하는 제1보수데이터 산출단계;
    상기 위상누산데이터로부터 선택된 제2위상데이터를 기초로 소정개수의 구간으로 분할된 ¼주기 데이터를 출력하는 파티션데이터 생성단계;
    상기 제1보수 위상데이터와 상기 ¼주기 데이터를 가산/감산하여 추정사인데이터를 출력하는 가산/감산단계;
    상기 위상누산데이터로부터 선택된 제3위상데이터를 기초로 상기 추정사인데이터와 소정의 기준사인데이터 간의 오차를 보상하는 보상데이터를 출력하는 보상단계; 및
    상기 보상데이터, 상기 추정사인데이터, 및 상기 위상누산데이터로부터 선택된 제4위상데이터를 합산하여 출력하는 가산단계;를 포함하는 것을 특징으로 하는 사인진폭의 다중 삼각 근사 방법.
  7. 제 6항에 있어서,
    상기 파티션신호 생성단계는 상기 위상누산데이터의 3번째 상위비트로부터 3개의 연속되는 비트로 구성된 제어비트를 기초로 상기 제어비트에 연속되는 소정 개수의 비트로 구성된 데이터비트를 위상반전하여 상기 ¼주기 데이터를 생성하는 것을 특징으로 하는 사인진폭의 다중 삼각 근사 방법.
  8. 제 6항 또는 제 7항에 있어서,
    상기 위상누산데이터의 1의 보수값을 산출하여 제2보수 위상데이터를 출력하는 제2보수데이터 산출단계;를 더 포함하고,
    상기 제1위상데이터, 상기 제2위상데이터, 상기 제3위상데이터, 및 상기 제4위상데이터는 각각 상기 제2보수 위상데이터를 구성하는 비트중에서 선택된 데이터인 것을 특징으로 하는 사인진폭의 다중 삼각 근사 방법.
  9. 제 8항에 있어서,
    상기 위상누산데이터는 12비트로 구성되고, 상기 제1위상데이터는 1비트의 제어비트와 7비트의 데이터비트로 구성되고, 상기 제2위상데이터는 10비트의 데이터비트로 구성되고, 상기 제3위상데이터는 3비트의 제어비트와 6비트의 데이터비트로 구성되며, 상기 제4위상데이터는 9비트의 데이터비트로 구성되는 것을 특징으로 하는 사인진폭의 다중 삼각 근사 방법.
  10. 제 6항 또는 제 7항에 있어서,
    상기 보상단계는 상기 추정사인데이터와 상기 기준사인데이터 간의 오차값에 대응하는 상기 보상데이터를 ROM으로부터 독출하여 출력하는 것을 특징으로 하는 사인진폭의 다중 삼각 근사 방법.
  11. 위상누산기로부터 입력되는 위상누산데이터에 대한 1의 보수값을 산출하여 제1보수 위상데이터를 출력하는 제1보수연산부;
    상기 제1보수 위상데이터에 대한 1의 보수값을 산출하여 제2보수 위상데이터를 출력하는 제2보수연산부;
    상기 제1보수 위상데이터를 기초로 소정개수의 구간으로 분할된 ¼주기 데이터를 출력하는 스위치부;
    상기 제2보수 위상데이터와 상기 ¼주기 데이터를 가산/감산하여 추정사인데이터를 출력하는 가산/감산부;
    상기 위상누산데이터로부터 선택된 제3위상데이터를 기초로 상기 추정사인데이터와 소정의 기준사인데이터 간의 오차를 보상하는 보상데이터를 출력하는 보상부;
    상기 보상데이터, 상기 추정사인데이터, 및 상기 제1보수 위상데이터를 합산하여 결과데이터를 출력하는 가산부;
    상기 결과데이터에 대한 1의 보수값을 산출하여 결과위상데이터를 출력하는 제3보수연산부; 및
    상기 결과위상데이터를 아날로그신호로 변환하는 D/A변환부;를 포함하는 것을 특징으로 하는 직접 주파수 합성장치.
  12. 제 11항에 있어서,
    상기 스위치부는 상기 위상누산데이터의 3번째 상위비트로부터 3개의 연속되는 비트로 구성된 제어비트를 기초로 상기 제어비트에 연속되는 소정 개수의 비트로 구성된 데이터비트를 위상반전하여 생성한 상기 ¼주기 데이터를 출력하는 것을 특징으로 하는 직접 주파수 합성장치.
  13. 제 11항 또는 제 12항에 있어서,
    상기 위상누산데이터는 12비트로 구성되고,
    상기 제2보수연산부는 상기 제1보수 위상데이터로부터 선택된 1비트의 제어비트를 기초로 상기 제1보수 위상데이터로부터 선택된 7비트의 데이터비트에 대한 1의 보수값을 산출하여 상기 제2보수 위상데이터를 생성하며,
    상기 스위치부는 상기 제1보수 위상데이터로부터 선택된 3비트의 제어비트를 기초로 상기 제1보수 위상데이터로부터 선택된 6비트의 데이터비트를 위상반전하여 상기 ¼주기 데이터를 생성하는 것을 특징으로 하는 직접 주파수 합성장치.
  14. 제 11항 또는 제 12항에 있어서,
    상기 보상부는 상기 추정사인데이터와 상기 기준사인데이터 간의 오차값에 대응하는 상기 보상데이터가 저장되어 있는 ROM인 것을 특징으로 하는 직접 주파수 합성장치.
  15. 위상누산기로부터 입력되는 위상누산데이터에 대한 1의 보수값을 산출하여 제1보수 위상데이터를 출력하는 제1보수데이터 산출단계;
    상기 제1보수 위상데이터에 대한 1의 보수값을 산출하여 제2보수 위상데이터를 출력하는 제2보수데이터 산출단계;
    상기 제1보수 위상데이터를 기초로 소정개수의 구간으로 분할된 ¼주기 데이터를 출력하는 파티션데이터 생성단계;
    상기 제2보수 위상데이터와 상기 ¼주기 데이터를 가산/감산하여 추정사인데이터를 출력하는 가산/감산단계;
    상기 추정사인데이터와 소정의 기준사인데이터 간의 오차를 보상하는 보상데이터를 출력하는 보상단계;
    상기 보상데이터, 상기 추정사인데이터, 및 상기 제1보수 위상데이터를 합산하여 결과데이터를 출력하는 가산단계;
    상기 결과데이터에 대한 1의 보수값을 산출하여 결과위상데이터를 출력하는 제3보수데이터 산출단계; 및
    상기 결과위상데이터를 아날로그신호로 변환하는 D/A변환단계;를 포함하는 것을 특징으로 하는 직접 주파수 합성방법.
  16. 제 15항에 있어서,
    상기 파티션데이터 생성단계는 상기 위상누산데이터의 3번째 상위비트로부터 3개의 연속되는 비트로 구성된 제어비트를 기초로 상기 제어비트에 연속되는 소정 개수의 비트로 구성된 데이터비트를 위상반전하여 생성한 상기 ¼주기 데이터를 출력하는 것을 특징으로 하는 직접 주파수 합성방법.
  17. 제 15항 또는 제 16항에 있어서,
    상기 위상누산데이터는 12비트로 구성되고,
    상기 제2보수데이터 산출단계는 상기 제1보수 위상데이터로부터 선택된 1비트의 제어비트를 기초로 상기 제1보수 위상데이터로부터 선택된 7비트의 데이터비트에 대한 1의 보수값을 산출하여 상기 제2보수 위상데이터를 생성하며,
    상기 파티션데이터 생성단계는 상기 제1보수 위상데이터로부터 선택된 3비트의 제어비트를 기초로 상기 제1보수 위상데이터로부터 선택된 6비트의 데이터비트를 위상반전하여 상기 ¼주기 데이터를 생성하는 것을 특징으로 하는 직접 주파수 합성방법.
  18. 제 15항 또는 제 16항에 있어서,
    상기 보상단계는 상기 추정사인데이터와 상기 기준사인데이터 간의 오차값에 대응하는 상기 보상데이터를 ROM으로부터 독출하여 출력하는 것을 특징으로 하는 직접 주파수 합성방법.
KR1020030080534A 2003-11-14 2003-11-14 사인진폭의 다중 삼각 근사장치 및 방법, 그리고 이를이용한 직접 주파수 합성장치 및 방법 KR100618315B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030080534A KR100618315B1 (ko) 2003-11-14 2003-11-14 사인진폭의 다중 삼각 근사장치 및 방법, 그리고 이를이용한 직접 주파수 합성장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030080534A KR100618315B1 (ko) 2003-11-14 2003-11-14 사인진폭의 다중 삼각 근사장치 및 방법, 그리고 이를이용한 직접 주파수 합성장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050046917A KR20050046917A (ko) 2005-05-19
KR100618315B1 true KR100618315B1 (ko) 2006-08-31

Family

ID=37246058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030080534A KR100618315B1 (ko) 2003-11-14 2003-11-14 사인진폭의 다중 삼각 근사장치 및 방법, 그리고 이를이용한 직접 주파수 합성장치 및 방법

Country Status (1)

Country Link
KR (1) KR100618315B1 (ko)

Also Published As

Publication number Publication date
KR20050046917A (ko) 2005-05-19

Similar Documents

Publication Publication Date Title
US5345233A (en) Digital Σ-Δ modulator
US20140015700A1 (en) Mash sigma-delta modulator and da converter circuit
US7439440B2 (en) Audio player using sigma-delta pulse-width modulation
Langlois et al. Hardware optimized direct digital frequency synthesizer architecture with 60 dBc spectral purity
US5995546A (en) Digital integrator for pulse-density modulation using an adder carry or an integrator overflow
JP2000049538A (ja) デジタル信号作成装置
KR100618315B1 (ko) 사인진폭의 다중 삼각 근사장치 및 방법, 그리고 이를이용한 직접 주파수 합성장치 및 방법
US11764803B2 (en) D/A conversion device, method, storage medium, electronic musical instrument, and information processing apparatus
US10659074B2 (en) Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator
JP5652873B2 (ja) デジタルアナログ変換装置およびその制御方法
JP5883705B2 (ja) 信号生成器
TW490937B (en) Digital/analog converter having delta-sigma type pulse modulation circuit
JP3949560B2 (ja) 高速オーバーサンプリング変調回路
JP2001345703A (ja) デジタル／アナログ変換装置及びデジタル／アナログ変換方法
RU2504891C1 (ru) Способ генерации выходной частоты цифрового синтезатора прямого синтеза
KR100275683B1 (ko) 디지탈필터
JP3558911B2 (ja) Ｄ／ａ変換装置
US6518801B1 (en) Alias suppression method for 1-bit precision direct digital synthesizer
JP2022159932A (ja) ダイレクトデジタルシンセサイザ
JP3523369B2 (ja) ダイレクトデジタルシンセサイザ
Hikawa DDFS with new sinusoid approximation based on harmonics removal
JP2017163378A (ja) 周波数デルタシグマ変調信号出力装置
JPH0795076A (ja) ディジタル信号処理回路
JP2011097165A (ja) デジタルアナログ変換器、それを用いたδς型アナログデジタル変換器およびそれを用いた電子機器
JPH1197936A (ja) ダイレクト・デジタル・シンセサイザ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110615

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120615

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee