JP3523369B2 - ダイレクトデジタルシンセサイザ - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は任意の周波数に対応した
デジタルデータからアナログ波形データを発生するダイ
レクトデジタルに関する。 【０００２】 【従来の技術】ダイレクトデジタルシンセサイザ（ＤＤ
Ｓ）は周波数シンセサイザであり、任意の周波数又は波
形に対応したデジタルデータを設定することにより対応
する連続的なアナログ波形データを発生する。従来の一
般的なダイレクトデジタルシンセサイザは、図８に示す
ように、位相累算器１、波形メモリ２、デジタル・アナ
ログ変換器（Ｄ／Ａ変換器）３、及び、フィルタ４を備
えている。 【０００３】発生すべき波形データの周波数値はデジタ
ルデータ（周波数データ）として位相累積器１に入力さ
れ、位相累算器１がこの周波数データを基準クロックに
同期して累算してデジタル位相データとし、これを波形
メモリ２へのアドレスデータとして出力する。位相累算
器１は、例えば全加算器とフリップフロップ回路で構成
されており、累算すべき位相データの時間基準として入
力される基準クロックに同期して、入力された周波数デ
ータを累算する。 【０００４】波形メモリ２には種々なデジタル波形デー
タが予め格納されており、位相累算器１から入力された
アドレスデータに従って波形メモリ２から対応するデジ
タル波形データが読み出される。すなわち、基準クロッ
クに同期して種々変化するアドレスデータに従って、波
形メモリ２から種々なデジタル波形データが読み出され
る。波形メモリ２から読み出されたデジタル波形データ
はＤ／Ａ変換器３に入力され、Ｄ／Ａ変換器３により基
準クロックに同期してアナログデータへ変換される。こ
のように、基準クロックに同期して変換されたアナログ
波形データはＤ／Ａ変換器３から順次出力され、フィル
タ４で濾波処理によって整形された後に出力される。 【０００５】 【発明が解決しようとする課題】上記のように、従来の
ダイレクトデジタルシンセサイザにあっても波形メモリ
２に格納された波形データから所望の周波数で所望の波
形のアナログ波形データを出力することができる。しか
しながら、次のような事情から、従来のダイレクトデジ
タルシンセサイザにあっては、出力し得るアナログ波形
データの周波数が制限され、高い周波数の波形データを
出力できないという問題があった。 【０００６】すなわち、発生させようとするアナログ波
の周波数は、サンプリング定理に従って最高でも基準ク
ロックの周波数の２分の１以下となる。更に、実用的に
は、例えば正弦波や余弦波を発生させる場合には、スプ
リアス等の点から、出力するアナログ波の周波数は基準
クロックの周波数の３分の１以下に制限される。したが
って、ダイレクトデジタルシンセサイザから高い周波数
のアナログ波形データを出力させるためには、基準クロ
ックの周波数をかなり高くする必要がある。これに対し
て、波形メモリ２の本質的な動作特性から、アドレスデ
ータに基づいて波形メモリ２から対応する波形データを
読み出すには比較的長い時間を要するため、この読み出
し処理のための時間より基準クロックの周波数は長くし
なければならない。 【０００７】したがって、高い周波数の波形データを発
生させるためにダイレクトデジタルシンセサイザに高周
波数の基準クロックを与えようとしても、波形メモリ２
の動作特性によって制限されるため、ダイレクトデジタ
ルシンセサイザが発生できるアナログ波形データの周波
数には、或程度の限度があるという問題があった。本発
明は上記従来の事情に鑑みなされたもので、従来に比し
て周波数の高いアナログ波形データをも発生することが
できるダイレクトデジタルシンセサイザを提供すること
を目的とする。 【０００８】 【課題を解決するための手段】上記目的を達成するた
め、本発明のダイレクトデジタルシンセサイザは、所望
の周波数に対応したデジタルデータからアナログ波形デ
ータを生成するダイレクトデジタルシンセサイザにおい
て、所望の周波数に対応したデジタルデータから基準ク
ロックに同期してデジタル位相データを累算する位相累
算器と、位相累算器で累算したデジタル位相データから
対応するデジタル波形データを演算する演算器と、演算
器で演算されたデジタル波形データを基準クロックに同
期してアナログ波形データに変換する変換器とを備えた
ことを特徴とする。 【０００９】 【作用】本発明のダイレクトデジタルシンセサイザによ
ると、従来の波形メモリを演算器に換え、位相累算器か
らのデジタル位相データから演算器によって対応するデ
ジタル波形データを直接的に演算して得るようにしてい
る。したがって、演算器は、デジタル位相データに対応
して所定のデジタル波形データを出力するように予め論
理素子の組合によって構成されており、入力されたデジ
タル位相データから対応するデジタル波形データを迅速
に演算して出力する。 【００１０】 【実施例】本発明の一実施例に係るダイレクトデジタル
シンセサイザを図面を参照して説明する。なお、上記し
た従来例と同一部分には同一符号を付して重複する説明
は省略する。本実施例のダイレクトデジタルシンセサイ
ザは、図１に示すように、従来の波形メモリ２を演算器
５に換えた構成となっている。図２に詳細を示すよう
に、位相累算器１は、４ビットずつの全加算器を５つ直
列に接続した全加算器６と、各全加算器からの出力を一
時的に保持する２０個のフリップフロップ回路７と、上
位のフリップフロップ回路７からの出力が入力される９
個の排他的論理和回路８と、を備えている。 【００１１】発生すべきアナログ波形データの周波数ス
テップを決める周波数データを、本実施例では２０ビッ
トとしており、これらぢっとが４ビットずつ全加算器６
のそれぞれに入力される。全加算器６のそれぞれからの
出力データはフリップフロップ回路７にそれぞれ保持さ
れ、基準クロックに同期して各フリップフロップ回路７
から出力されたデータは上位側（全加算器”５”側）の
全加算器で加算処理された後に上位側のフリップフロッ
プ回路７に保持される。このような加算処理を基準クロ
ックに同期して順次行い、最上位を除く上位９個のフリ
ップフロップ回路７の出力データをそれぞれ排他的論理
和回路８の一方の入力に出力し、最上位のフリップフロ
ップ回路７の出力データを全ての排他的論理和回路８の
他方の入力に出力している。 【００１２】上記のような累算処理によって位相累算器
１からは基準クロックに同期して９ビットのデジタル位
相データが出力され、これらデジタル位相データの各ビ
ットはそれぞれ演算器５の入力端子Ａ0〜Ａ8に入力され
る。ここで、位相累算器１の排他的論理和回路８は演算
器５の入力端子数を減らして回路規模を小さくするため
に設けられており、例えばアナログ波形データとして余
弦波を発生させる場合には、最上位のフリップフロップ
回路７の出力が”０”の時に余弦波の第１象限と第２象
限に相当するデジタル位相データが演算器５の入力端子
Ａ0〜Ａ8に入力され、最上位のフリップフロップ回路７
の出力が”１”の時に余弦波の第３象限と第４象限に相
当するデジタル位相データが演算器５の入力端子Ａ0〜
Ａ8に入力される。 【００１３】演算器５は入力されたデジタル位相データ
に対応して所定のデジタル波形データを出力するように
予め論理素子の組合によって構成されており、入力端子
Ａ0〜Ａ8から入力された９ビットのデータから対応する
デジタル波形データを迅速に演算し、出力端子Ｑ0〜Ｑ7
から８ビットのデジタル波形データを出力する。正弦波
或いは余弦波の波形データを演算する場合には、具体的
には演算器５は図３及び図４にその一部を示す真理値表
を満足する論理回路構成となっており、例えば、番号”
０００”で示すように入力端子Ａ8〜Ａ0へデータ”００
０００００００”が入力されると出力端子Ｑ7〜Ｑ0から
はデータ”１１１１１１１１”が出力され、番号”０１
９”で示すように入力端子Ａ8〜Ａ0へデータ”００００
１１００１”が入力されると出力端子Ｑ7〜Ｑ0からはデ
ータ”１１１１１１０１”が出力され、番号”０３７”
で示すように入力端子Ａ8〜Ａ0へデータ”０００１１０
１１１”が入力されると出力端子Ｑ7〜Ｑ0からはデー
タ”１１１１１０００”が出力される。なお、図３には
番号”０００”〜”０１Ｆ”までを示し、図４にはその
続きの番号”０２０”〜”０３Ｆ”までをビット表示で
示してある。 【００１４】更に、正弦波或いは余弦波の波形データを
演算する場合における、演算器５の構成を示す全真理値
を１６進数表示すると図５〜図７に示すようになる。な
お、図５〜図７に示す真理値表はつながており、真理値
表の入力端子は図３及び図４に示した番号で表してあ
る。例えば、図３の番号”０００”の入力端子及び出力
端子の真理値は図５の入力端子”０００”及び出力端
子”ＦＦ”に対応し、図４の番号”０２０”の入力端子
及び出力端子の真理値は図５の入力端子”０２０”及び
出力端子”ＦＣ”に対応している。なお、この出力端子
の値ｄは入力端子（”０００”〜”１ＦＦ”）の５１２
個の値をａとすると（但し、０≦ａ≦５１２）、 ｄ＝１２８＋１２７ｃｏｓ｛１８０／５１２・（０．５
＋ａ）｝ で求めた値を小数点以下四捨五入して１６進数表示した
ものである。 【００１５】演算器５は入力端子Ａ0〜Ａ8から入力され
たデジタル位相データを上記のような論理回路によって
迅速に演算し、出力端子Ｑ0〜Ｑ7から８ビットのデジタ
ル波形データとして出力される。出力端子Ｑ0〜Ｑ7から
のデジタル波形データはＤ／Ａ変換器３に入力され、Ｄ
／Ａ変換器３が８ビットのデジタル波形データを基準ク
ロックに同期してアナログ変換し、アナログ波形データ
を生成する。 【００１６】Ｄ／Ａ変換器３で変換されたアナログ波形
データはフィルタ４に入力され、濾波処理によって高調
波等のスプリアスが除去されて、整形されたアナログ波
形データが出力される。なお、正弦波や余弦波を出力波
形とする場合には、フィルタ４にはローパスフィルタが
用いられ、高調波成分を除去することにより滑らかな波
形に整形する。 【００１７】上記構成のダイレクトデジタルシンセサイ
ザによると、発生させようとする波形データに対応した
２０ビットの周波数データが位相累算器１に入力される
と、位相累算器１が基準クロックに同期して累算処理を
行って、この周波数データから９ビットのデジタル位相
データを生成する。そして、このデジタル位相データを
演算器５が予め設定した論理演算し、８ビットのデジタ
ル波形データとし、このデジタル波形データをＤ／Ａ変
換器３がアナログ化した後、フィルタ４が基準クロック
に同期して波形整形し、入力された周波数データに対応
するアナログ波形データを出力する。すなわち、基準ク
ロックの周波数を高めても演算器５による演算処理は支
障なくなされ、従来では発生させることが困難であった
高周波数のアナログ波形データを発生することができ
る。 【００１８】因みに、波形メモリを備えた従来のダイレ
クトデジタルシンセサイザでは、波形メモリにアドレス
データが入力されてから波形データが読み出されるまで
に最低３０ｎｓ程度の時間を要していたが、本発明のダ
イレクトデジタルシンセサイザに備えられる演算器５で
はデジタル位相データが入力されてからデジタル波形デ
ータが出力されるまで遅くとも１４ｎｓ程度で済み、本
発明によると約２分の１以下に時間が短縮される。した
がって、従来のダイレクトデジタルシンセサイザに比し
て、本発明のダイレクトデジタルシンセサイザでは基準
クロックの周波数を２倍以上にすることが可能であり、
これによって、従来の２倍以上の周波数のアナログ波形
を発生することができる。 【００１９】なお、上記の実施例では全加算器６を４ビ
ットずつの５つのパートを直列に接続した例を示した
が、入力される周波数データのビット数等に応じて種々
変更することができる。また、演算器５の論理回路構成
は、入力されるデータや発生させようとする波形に応じ
て種々設定されるものである。 【００２０】 【発明の効果】以上説明したように、本発明のダイレク
トデジタルシンセサイザによると、従来の波形メモリに
換えて論理回路による演算器によって波形データを得る
ようにしたため、高周波数の基準クロックに基づいてア
ナログ波形を発生させることが可能となり、従来では困
難であった高周波数のアナログ波形を出力することがで
きる。

【図面の簡単な説明】 【図１】本発明の一実施例に係るダイレクトデジタルシ
ンセサイザの概略構成を示す構成図である。 【図２】本発明の一実施例に係るダイレクトデジタルシ
ンセサイザの更に詳細な構成を示す構成図である。 【図３】本発明の一実施例に係る演算器の入出力関係の
一部をビット表示で示す説明図である。 【図４】本発明の一実施例に係る演算器の入出力関係の
一部をビット表示で示す説明図である。 【図５】本発明の一実施例に係る演算器の入出力関係を
１６進数表示で示す説明図である。 【図６】本発明の一実施例に係る演算器の入出力関係を
１６進数表示で示す説明図である。 【図７】本発明の一実施例に係る演算器の入出力関係を
１６進数表示で示す説明図である。 【図８】従来のダイレクトデジタルシンセサイザの概略
構成を示す構成図である。 【符号の説明】 １ 位相累算器、 ３ Ｄ／Ａ変換器、 ４ フィルタ、 ５ 演算器、

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 所望の周波数に対応したデジタルデータ
   からアナログ波形データを生成するダイレクトデジタル
   シンセサイザにおいて、 所望の周波数に対応したデジタルデータから基準クロッ
   クに同期してデジタル位相データを累算する位相累算器
   と、入力されるデジタル位相データに対応して所定の真理値
   表を満足するデジタル波形データを論理演算するように
   予め論理素子の組合によって構成されていて、 位相累算
   器で累算したデジタル位相データから対応するデジタル
   波形データを演算する演算器と、 演算器で演算されたデジタル波形データを基準クロック
   に同期してアナログ波形データに変換する変換器と、を
   備えたことを特徴とするダイレクトデジタルシンセサイ
   ザ。