JPH01267713A - デイジタル周期波発生器 - Google Patents
デイジタル周期波発生器Info
- Publication number
- JPH01267713A JPH01267713A JP9552388A JP9552388A JPH01267713A JP H01267713 A JPH01267713 A JP H01267713A JP 9552388 A JP9552388 A JP 9552388A JP 9552388 A JP9552388 A JP 9552388A JP H01267713 A JPH01267713 A JP H01267713A
- Authority
- JP
- Japan
- Prior art keywords
- output
- rom
- address
- circuit
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000737 periodic effect Effects 0.000 title claims abstract description 17
- 238000010606 normalization Methods 0.000 abstract description 2
- 101100457838 Caenorhabditis elegans mod-1 gene Proteins 0.000 abstract 1
- 101150110972 ME1 gene Proteins 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100493712 Caenorhabditis elegans bath-42 gene Proteins 0.000 description 1
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル周期波発生器に係り、特に基準クロ
ック信号の周波数の任意の有理数倍の周波数の周期波を
発生することのできるディジタル周期波発生器に関する
。
ック信号の周波数の任意の有理数倍の周波数の周期波を
発生することのできるディジタル周期波発生器に関する
。
ディジタル的に周期波を発生する方法としては。
１周期分の周期波の振幅値をＲＯＭに書き込んでおき、
これをアドレスを周期的に変えながら読み出す方法が最
も良く用いられている。この方法ではＭを法とする加算
回路を用いることにより、りロック周波数の一倍の周波
数の周期波が発生でき。
これをアドレスを周期的に変えながら読み出す方法が最
も良く用いられている。この方法ではＭを法とする加算
回路を用いることにより、りロック周波数の一倍の周波
数の周期波が発生でき。
Ｍ
Ｎを１から−まで可変することも容易にできる。
〔発明が解決しようとするａｌｅ）
上記従来技術はＭを変えた場合にはＲＯＭそのものを変
えなければならず、たとえば基本クロッり信号（周波数
ｆｓ）の−の周波数を発生するＲＯＭに変更する必要が
ある０Ｍの値を大きくしておき。
えなければならず、たとえば基本クロッり信号（周波数
ｆｓ）の−の周波数を発生するＲＯＭに変更する必要が
ある０Ｍの値を大きくしておき。
入力周波数比Ｎｏ／Ｍｏに近い値で近似する方法もある
が、この場合には、出力の周波数が目的とする値になら
ない欠点がある。さらに１Ｍを大きくするにはＲＯＭを
大容量化しなければならず、構成が大規模となるなどの
課題があった。
が、この場合には、出力の周波数が目的とする値になら
ない欠点がある。さらに１Ｍを大きくするにはＲＯＭを
大容量化しなければならず、構成が大規模となるなどの
課題があった。
本発明の目的は、第１にＲＯＭを変えなくともＭを可変
することのできるディジタル周期波発生器を提供するこ
とにある。また第２にＭが大きくなってもＲＯＭのアド
レスを近似値で与えることができ、しかも出力周波数を
目的の値に一致させることのできるディジタル周期波発
生器を提供することにある。
することのできるディジタル周期波発生器を提供するこ
とにある。また第２にＭが大きくなってもＲＯＭのアド
レスを近似値で与えることができ、しかも出力周波数を
目的の値に一致させることのできるディジタル周期波発
生器を提供することにある。
上記目的は１周期波１周期分の波形を書き込むＲＯＭの
アドレスを０〜１の範囲に正規化しておくことにより、
達成される。従来はアドレスは０〜Ｍまでしか用いない
のでＭを変えるたびにＲＯＭを書き換える必要がある。
アドレスを０〜１の範囲に正規化しておくことにより、
達成される。従来はアドレスは０〜Ｍまでしか用いない
のでＭを変えるたびにＲＯＭを書き換える必要がある。
アドレス演算回路の動作は、従来法のＮを累算してＭを
法とする値をアドレスとするのに対し、−を累算して１
を法とする値をアドレスとして出力する。これを実現す
るには２通りの方法がある。第１はＮをＭを法として累
算していき、結果をＭで割算する。この方法は従来の方
法に＃算器を付加することにより構成できる。第２の方
法は１／Ｍを累算して１を法として演算し、Ｎを掛算す
る。１を法とする演算は特別な回路を必要としないで、
あふれを無視することで実行できる。また１／ＭはＲＯ
Ｍによる逆数演算で構成することができる。
法とする値をアドレスとするのに対し、−を累算して１
を法とする値をアドレスとして出力する。これを実現す
るには２通りの方法がある。第１はＮをＭを法として累
算していき、結果をＭで割算する。この方法は従来の方
法に＃算器を付加することにより構成できる。第２の方
法は１／Ｍを累算して１を法として演算し、Ｎを掛算す
る。１を法とする演算は特別な回路を必要としないで、
あふれを無視することで実行できる。また１／ＭはＲＯ
Ｍによる逆数演算で構成することができる。
本発明の構成ではＲＯＭアドレスを１に正規化している
ため１Ｍを変える場合でもＲＯＭを変える必要はない。
ため１Ｍを変える場合でもＲＯＭを変える必要はない。
正規化によって有限ビット長とするため誤差が入るが、
これはアドレスビット長の問題であり、ビット長を大き
くすることで精度を高めることができる。
これはアドレスビット長の問題であり、ビット長を大き
くすることで精度を高めることができる。
従来の方法ではＭの異なる周波数出力をＲＯＭを変えず
に近似して出力しようとすると、Ｎを累算していくとき
の誤差により１発生Ｊ？ＲｐＪＪ波の周波数が目的の値
に一致しないが、本発明では一（＋ａｏｄｌ）で繰り返
すので周波数の誤差は生じない。
に近似して出力しようとすると、Ｎを累算していくとき
の誤差により１発生Ｊ？ＲｐＪＪ波の周波数が目的の値
に一致しないが、本発明では一（＋ａｏｄｌ）で繰り返
すので周波数の誤差は生じない。
Ｍが大きくなると、従来の方法では上述した問題が同時
に起こる。すなわち、ＲＯＭのアドレスビット数を大き
くし、かつ、アドレス演算部の演算ビット数もそれだけ
確保しなければならない。
に起こる。すなわち、ＲＯＭのアドレスビット数を大き
くし、かつ、アドレス演算部の演算ビット数もそれだけ
確保しなければならない。
そのため、構成ハードウェアが大規模となる欠点があっ
たが、本発明では必要な精度でハードウェアを必要最小
限に構成することが可能となる。
たが、本発明では必要な精度でハードウェアを必要最小
限に構成することが可能となる。
以下、本発明の実施例を図面により説明する。
第１＠は本発明の実施例の一構成図である。第１図にお
いて、１は加算器、２はモジュロＭ演算回路、３はラッ
チ、４は除算器、５はＲＯＭである。
いて、１は加算器、２はモジュロＭ演算回路、３はラッ
チ、４は除算器、５はＲＯＭである。
制御信号入力Ｎは加算器１によってラッチ３の出力と加
算される。加算器１の出力はモジュロ１回路によってＭ
を法とする値（０〜Ｍ−１）に変換されラッチ３に保持
される。構成要素１〜３によってモジュロＭの累算器が
構成されている。ここまでの構成は従来方法と同様であ
る。
算される。加算器１の出力はモジュロ１回路によってＭ
を法とする値（０〜Ｍ−１）に変換されラッチ３に保持
される。構成要素１〜３によってモジュロＭの累算器が
構成されている。ここまでの構成は従来方法と同様であ
る。
ラッチ３の出力は除算器４に入力され、制御信号Ｍによ
って割算が行なわれる。除算器出力Ｘはしたがって０〜
１の値となる。ＸをＲＯＭ５のアドレス信号として出力
ｆを読み出す。ＲＯＭ５には出力波形の１周期分のデー
タを書き込んであるので、周波数ｆ＝ ｆｃの出力波
が得られる。
って割算が行なわれる。除算器出力Ｘはしたがって０〜
１の値となる。ＸをＲＯＭ５のアドレス信号として出力
ｆを読み出す。ＲＯＭ５には出力波形の１周期分のデー
タを書き込んであるので、周波数ｆ＝ ｆｃの出力波
が得られる。
Ｍ
モジュロＭ回路２の一構成例を第２図に示す。
従来方法において使われていた回路と異なる点は制御信
号Ｍを可変できることである。第２図において２１は加
減算器、２２は最上位ビット検出器、２３は切換スイッ
チである。入力信号Ｓは加減算器２１によって制御信号
Ｍと減算が行なわれる。
号Ｍを可変できることである。第２図において２１は加
減算器、２２は最上位ビット検出器、２３は切換スイッ
チである。入力信号Ｓは加減算器２１によって制御信号
Ｍと減算が行なわれる。
モジュロＭの演算は差Ｓ−Ｍが正のときはＳ−Ｍ、差Ｓ
−Ｍが負のときはＳをそのまま出力とすればよい。した
がって、差Ｓ−Ｍの極性を最上位ビット検出器によって
検出し、これに切換スイッチ２３を切換えればＭを可変
できるモジュロＭ演算回路が構成できる。
−Ｍが負のときはＳをそのまま出力とすればよい。した
がって、差Ｓ−Ｍの極性を最上位ビット検出器によって
検出し、これに切換スイッチ２３を切換えればＭを可変
できるモジュロＭ演算回路が構成できる。
第１図における除算器４は、ＲＯＭによる逆数器と掛算
器によって構成することもできる。さらに大容量のＲＯ
Ｍを用いることにより、除算器４をＲＯＭ化することも
できる。この場合には。
器によって構成することもできる。さらに大容量のＲＯ
Ｍを用いることにより、除算器４をＲＯＭ化することも
できる。この場合には。
ＲＯＭ５も含めて、１つのＲＯＭとすることも可能であ
る。
る。
第３図によって第１図の動作原理を説明する。
出力波形は１図に示すような鋸歯状波とする。出力周波
数ｆはクロック周波数の一倍とする。すなわち、ｆ＝
ｆｃから、 となるから、クロックのＭ周期と、出力のＮ周期の時間
が一致する。クロック周期でｍ番目の時刻すると、 ｘ＝−ｍ−ｎ ・・・（２
）となる。（２）式は正規化された出力瞬時位相を示し
ている。したがって、Ｘをアドレスとして、出力波形１
周期分を書き込んだＲＯＭを読み出せばよいことが判る
。アドレスＸの具体的演算回路としては、Ｎを□ごとに
累算していき（Ｎ、）、そｆｃ のモジュロＭをとり（Ｎ、−Ｍ、）、これをＭで割れば
（２）式を得る。これを実現したのが第１図の実施例で
ある。
数ｆはクロック周波数の一倍とする。すなわち、ｆ＝
ｆｃから、 となるから、クロックのＭ周期と、出力のＮ周期の時間
が一致する。クロック周期でｍ番目の時刻すると、 ｘ＝−ｍ−ｎ ・・・（２
）となる。（２）式は正規化された出力瞬時位相を示し
ている。したがって、Ｘをアドレスとして、出力波形１
周期分を書き込んだＲＯＭを読み出せばよいことが判る
。アドレスＸの具体的演算回路としては、Ｎを□ごとに
累算していき（Ｎ、）、そｆｃ のモジュロＭをとり（Ｎ、−Ｍ、）、これをＭで割れば
（２）式を得る。これを実現したのが第１図の実施例で
ある。
本発明の他の実施例を第４図に示す。第４図で４１は逆
数回路、４２は加算器、４３はラッチ。
数回路、４２は加算器、４３はラッチ。
４４は掛算器、４５は小数部抜取回路、４６はＲＯＭで
ある。制御信号人力Ｍは逆数回路４１によって逆数−に
変換され、加算器４２によってうッチ４３の出力と加算
される。加算結果はランチ４３でクロック周期ごとに保
持される。加算器４２とラッチ４３は累算器を構成して
いる。ラッチ４３の出力は掛算器４４で制御信号入力Ｎ
倍される。掛算器４４の出力は小数部抜取回路４５で小
数部だけが出力されアドレスをＸとしてＲＯＭ４６を読
み出す。
ある。制御信号人力Ｍは逆数回路４１によって逆数−に
変換され、加算器４２によってうッチ４３の出力と加算
される。加算結果はランチ４３でクロック周期ごとに保
持される。加算器４２とラッチ４３は累算器を構成して
いる。ラッチ４３の出力は掛算器４４で制御信号入力Ｎ
倍される。掛算器４４の出力は小数部抜取回路４５で小
数部だけが出力されアドレスをＸとしてＲＯＭ４６を読
み出す。
第４図の実施例の具体的動作原理は第３図の説明におけ
る（２）式から説明できる。−を計算して。
る（２）式から説明できる。−を計算して。
ば（２）式が得られる。モジュロ１演算と、ｎ （Ｏ＜
ｎ ＜ Ｎ −１の整数）を引く演算は−ｍの小数部
をとることにより実現できる。小数部抜取り回路は具体
的なハードウェアを必要としない。
ｎ ＜ Ｎ −１の整数）を引く演算は−ｍの小数部
をとることにより実現できる。小数部抜取り回路は具体
的なハードウェアを必要としない。
以上の説明では累算器は累算するだけであるので、累算
結果は無限に増大するが、演算に用いるのは小数部だけ
であるので小数部だけを累算すればよい、あるいは、−
の累算において、Ｍ個ごとＭ にクリアすることで実現できる。後者の方法は。
結果は無限に増大するが、演算に用いるのは小数部だけ
であるので小数部だけを累算すればよい、あるいは、−
の累算において、Ｍ個ごとＭ にクリアすることで実現できる。後者の方法は。
一を有限語長で表現したときの誤差の累積を防止するこ
ともできる。
ともできる。
本発明によれば、クロック周波数の一倍の周波数の周期
波をディジタル的に発生することができ、しかもＮ、Ｍ
の両者を可変することができる。したがって従来のよう
に、Ｍに応じてＲＯＭを書き換える必要がない、また、
周波数の設定をＮ、Ｍの両方で行なえるので、従来より
も設定精度を上げることができる。また従来方法ではＭ
が大きくなるとＲＯＭの容量を大きくするか１Ｍを近似
値で置き換える必要があったが、後者の場合には近似誤
差のため出力周波数が所期の値と異なってしまう欠点が
あったが１本発明の方法によれば有限語長の近似でもこ
のような問題を回避することができ、かつハードウェア
の増大もおさえることができる。
波をディジタル的に発生することができ、しかもＮ、Ｍ
の両者を可変することができる。したがって従来のよう
に、Ｍに応じてＲＯＭを書き換える必要がない、また、
周波数の設定をＮ、Ｍの両方で行なえるので、従来より
も設定精度を上げることができる。また従来方法ではＭ
が大きくなるとＲＯＭの容量を大きくするか１Ｍを近似
値で置き換える必要があったが、後者の場合には近似誤
差のため出力周波数が所期の値と異なってしまう欠点が
あったが１本発明の方法によれば有限語長の近似でもこ
のような問題を回避することができ、かつハードウェア
の増大もおさえることができる。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図のモジュロＭ回路の一構成例を示すブロッ
ク図、第３図は本発明の動作原理を示すタイムチャート
、第４図は本発明の他の実施例の構成を示すブロック図
である。 １．４２・・・加算器、２・・・モジュロＭ演算回路、
３゜４３・・・ラッチ、４・・・除算器、５．４６・・
・ＲＯＭ。 ２１・・・加減算回路、２２・・・最上位ビット検出器
、２３・・・切換スイッチ、４１・・・逆数回路、４４
・・・掛ｙ ｉ 図 ＶＪｚ図 第 ４ 口 ａｔ ｉ叡Ｕ３浴 ４２オσ１３Ｌ Ｌ５ 木僻存跪庇各 １６ ７Ｚ／Ｍ
２図は第１図のモジュロＭ回路の一構成例を示すブロッ
ク図、第３図は本発明の動作原理を示すタイムチャート
、第４図は本発明の他の実施例の構成を示すブロック図
である。 １．４２・・・加算器、２・・・モジュロＭ演算回路、
３゜４３・・・ラッチ、４・・・除算器、５．４６・・
・ＲＯＭ。 ２１・・・加減算回路、２２・・・最上位ビット検出器
、２３・・・切換スイッチ、４１・・・逆数回路、４４
・・・掛ｙ ｉ 図 ＶＪｚ図 第 ４ 口 ａｔ ｉ叡Ｕ３浴 ４２オσ１３Ｌ Ｌ５ 木僻存跪庇各 １６ ７Ｚ／Ｍ
Claims (1)
- 【特許請求の範囲】 １、１周期分の周期波の振幅値を書き込んだＲＯＭ（読
出専用メモリ）を周期的に読み出して出力とするディジ
タル周期波発生器において、整数ＭとＭより小さい整数
Ｎを制御信号として与えて、Ｎを累算するための加算器
と該加算器出力のＭを法とする値を計算するモジユロＭ
回路と、該モジユロＭ回路の出力を周波数ｆｃのクロッ
クで周期的に保持するラッチ回路と、該ラッチ回路の出
力を前記加算器に入力し、さらに整数Ｍで前記ラッチ回
路出力を割算する除算器とからなるアドレス演算回路に
よつて、前記ＲＯＭ読み出すアドレスを計算することを
特徴とするディジタル周期波発生器。 ２、特許請求の範囲第１項記載のディジタル周期波発生
器において、前記整数Ｍの逆数を計算する逆数回路と、
該逆数回路の出力１／Ｍを累算するための加算器と該加
算器出力を周波数ｆｃのクロックで周期的に保持するラ
ッチ回路と、該ラッチ回路の出力を前記加算器に入力し
、さらに整数Ｎを前記ラッチ回路出力に掛ける掛算器と
、該掛算器の出力の小数部を取り出して前記ＲＯＭのア
ドレスとするようにアドレス演算回路を構成したことを
特徴とするディジタル周期波発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9552388A JPH01267713A (ja) | 1988-04-20 | 1988-04-20 | デイジタル周期波発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9552388A JPH01267713A (ja) | 1988-04-20 | 1988-04-20 | デイジタル周期波発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01267713A true JPH01267713A (ja) | 1989-10-25 |
Family
ID=14139921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9552388A Pending JPH01267713A (ja) | 1988-04-20 | 1988-04-20 | デイジタル周期波発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01267713A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015505655A (ja) * | 2012-02-02 | 2015-02-23 | 株式会社イノワイアレスＩｎｎｏｗｉｒｅｌｅｓｓ Ｃｏ．，Ｌｔｄ | インターリーバーインデックス生成装置及び方法 |
| US9255883B2 (en) | 2009-10-05 | 2016-02-09 | Konica Minolta, Inc. | Surface plasmon-enhanced fluorescence measuring apparatus |
| JP2022159932A (ja) * | 2021-04-05 | 2022-10-18 | 興治郎 川井 | ダイレクトデジタルシンセサイザ |
-
1988
- 1988-04-20 JP JP9552388A patent/JPH01267713A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9255883B2 (en) | 2009-10-05 | 2016-02-09 | Konica Minolta, Inc. | Surface plasmon-enhanced fluorescence measuring apparatus |
| JP2015505655A (ja) * | 2012-02-02 | 2015-02-23 | 株式会社イノワイアレスＩｎｎｏｗｉｒｅｌｅｓｓ Ｃｏ．，Ｌｔｄ | インターリーバーインデックス生成装置及び方法 |
| US9344118B2 (en) | 2012-02-02 | 2016-05-17 | Innowireless Co., Ltd. | Apparatus and method for generating interleaver index |
| JP2022159932A (ja) * | 2021-04-05 | 2022-10-18 | 興治郎 川井 | ダイレクトデジタルシンセサイザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1078521A (en) | Digital signal processing device | |
| JP4405620B2 (ja) | デジタル信号作成装置 | |
| EP0782062B1 (en) | Reducing noise in digital frequency synthesizers | |
| EP0312370B1 (en) | Digital oscillation apparatus | |
| JPH01267713A (ja) | デイジタル周期波発生器 | |
| US20210224035A1 (en) | Xiu-accumulating register, xiu-accumulating register circuit, and electronic device | |
| JP5883705B2 (ja) | 信号生成器 | |
| JPH0630443B2 (ja) | デジタル・フエイズ・ロツクド・ル−プ用入力回路 | |
| JP3223280B2 (ja) | 波形データ補間装置 | |
| JPH0224410B2 (ja) | ||
| JPH08293733A (ja) | ダイレクトデジタルシンセサイザ | |
| JP2000165204A (ja) | Ｉｉｒ形デジタルローパスフィルタ | |
| JP2608938B2 (ja) | 波形補間装置 | |
| JP2733528B2 (ja) | 位相ロック・ループ用部分パルス・ハイト型基準周波数発生回路 | |
| RU2212092C2 (ru) | Цифровой формирователь четырехфазного гармонического колебания | |
| JP3505644B2 (ja) | ダイレクト・デジタル・シンセサイザ | |
| JP2715211B2 (ja) | 位相ロック・ループ用の部分積分重畳型基準周波数発生方法、およびその基準周波数発生回路 | |
| JP2575984B2 (ja) | べき乗計算器及び乗算器 | |
| KR20220014991A (ko) | 올-디지털 위상 고정 루프에서의 디지털 루프 필터 | |
| JP2651300B2 (ja) | タイマ回路 | |
| KR20220014992A (ko) | 올-디지털 위상 고정 루프 | |
| JP2022159932A (ja) | ダイレクトデジタルシンセサイザ | |
| JPH05283937A (ja) | デジタル発振回路 | |
| KR960014531B1 (ko) | 디지탈 파형 발생기에 있어서 표본화 주파수 채배회로 | |
| JPH09214326A (ja) | 分周装置 |