JP6303334B2 - 電力変換装置のデッドタイム補償装置 - Google Patents

Description

本発明は、電力変換装置のデッドタイム補償装置に係わり、特に検出電圧を入力して△Σ変調を行うＡ／Ｄ変換器を用いて出力電圧誤差を補償するデッドタイム補償装置に関するものである。

ＩＧＢＴ等のスイッチング素子の制御により、直流電力を交流電力に変換するインバータでは、インバータの上下アームの短絡防止ためにデッドタイムが設けられる。このインバータの制御において、出力する電圧指令と実際に出力される電圧の間にはデッドタイムやスイッチング素子の電圧降下などにより誤差が発生する。この電圧誤差は出力電流波形に歪を生じさせ、モータを駆動した場合にはトルクリプルが生じる等、制御性能に悪影響を及ぼす。

この電圧誤差を補償（以下デッドタイム補償という）する手法は数多く提案されている。例えば、特許文献１のように、出力電流の極性に応じて方形波や台形波電圧を電圧指令に重畳する方式や、非特許文献のように、誤差電圧成分を外乱とし、外乱オブザーバを用いて誤差電圧を推定して電圧指令の補償を行う方式がある。

特開２００１−１４５３６８

伊東他、「ベクトル制御における外乱オブザーバを用いたインバータの出力電圧の誤差補償手法の解析」、電学論Ｄ、ｖｏｌ．１２８．No．8．ｐｐ．１００５−１０１２（２００８）

図４は、特許文献１に記載されたインバータのデッドタイム補償装置の回路図で、ＣＴにより検出した電流を比較器と補償量演算器に入力する。比較器では電流の大小及び極性に応じて出力されるパルス状の信号と、補償量演算器は周波数設定器で設定された周波数に応じた補償量とを乗算した後、積分器を介して補償電圧とし、ＰＷＭ電圧指令値に加算してＰＷＭパルス演算器に出力するものである。

この特許文献１の方式では、電流の極性に応じて補償量の切替えを行っているが、電流の周波数が低い場合には電流の傾きが小さいため零付近になる時間が長くなり、極性判定が難しくなるため補償量の切替えが難しくなる。また、スイッチング素子のオン電圧降下は温度による変化があり、素子によるオン電圧降下のバラツキも大きいため、電圧誤差成分を除去することは難しくなっている。

図５は非特許文献に記載された外乱オブザーバを用いた補償法のブロック図で、外乱オブザーバでは、電圧指令と実際のモータ端子電圧の差を求めて外乱を推定する。推定した外乱は外乱補償電圧Ｖcomp（Ｖdcomp，Ｖqcomp）として電圧指令に加算することでデッドタイム誤差電圧補償を行っている。この非特許文献の方式は、オブザーバにより電圧誤差を推定して補償を行うため電流の極性に応じて補償を行うため、特許文献１のように電流の極性に応じて切替える必要はなく、或る程度の電圧誤差分の変動にも対応できる。

しかし、電圧誤差を推定するオブザーバの演算は、電流制御周期よりも高速に演算する必要があるため高速な演算能力を備えた機能が必要となる。また、モータ定数を用いるので定数が未知のモータに適用することができなく、更に、モータ定数が大きく変動した場合には不安定になる可能性もある。

本発明が目的とするところは、電流の切替えや高速で複雑な演算をすることなく、簡単にデッドタイム、オン電圧降下による出力電圧誤差を補償する電力変換装置のデッドタイム補償装置を提供することにある。

本発明の請求項１は、電力変換装置のスイッチング素子をＰＷＭゲート信号によってオン・オフ制御するものであって、ＰＷＭ変調部でデッドタイムによる誤差電圧を補償するものにおいて、
前記電力変換装置はＰＷＭインバータ若しくはＰＷＭコンバータであって、
前記電力変換装置の入力電圧、若しくは出力電圧を電圧検出回路にて検出し、この電圧検出回路に△Σ変調を行うＡ／Ｄ変換器を用い、このＡ／Ｄ変換器により変換されたビットデータを積算し、積算値をＰＷＭゲート信号生成用キャリアに同期したタイミングでディジタル値に変換して電圧検出回路から基本波成分として出力すると共に、
前記電力変換装置の電圧指令と算出された基本波成分との差分を算出し、この差分と電圧指令の加算値を誤差電圧補償値として前記ＰＷＭ変調部に出力することを特徴としたものである。

本発明の請求項２は、前記電圧検出回路を、入力されたアナログの電圧信号を△Σモジュレータでクロック信号に基づいてビットデータに変換し、変換されたビットデータを積算する積算器と、
積算された積算値をキャリアに同期したタイミングで取り込んで積算値の変化量を算出する積算変化量算出部と、
前記積算器における積算値をカウントし、キャリアに同期したタイミングでカウント値を取り込んで積算回数を算出する積算回数算出部と、
前記積算値の変化量を前記積算回数で除算する除算部、
とで構成したことを特徴としたものである。

本発明の請求項３は、前記電力変換装置の電圧指令をサンプラーによって遅延させ、遅延した電圧指令と前記基本波成分との差分を算出し、この差分と電圧指令の加算値を誤差電圧補償値として前記ＰＷＭ変調部に出力することを特徴としたものである。

以上のとおり、本発明によれば、検出電圧を△Σ変調して基本波成分を算出し、この基本波成分と電圧指令との差分を電圧指令に加算してデッドタイム、オン電圧降下による出力電圧誤差の補償信号としたものである。これにより、従来のような電流の切り替えや高速で複雑な演算を用いることなく、簡単にデッドタイム、オン電圧降下による出力電圧誤差を補償することができる。

本発明の実施形態を示すデッドタイム補償装置の構成図。 本発明の電圧検出部の構成図。 本発明の電圧検出回路の構成図。 従来のデッドタイム補償装置の構成図。 従来のデッドタイム補償装置の構成図。 実験結果の波形図で、（ａ）は本発明の場合、（ｂ）は本発明のデッドタイム補償を除いた場合。

図１は本発明の実施例を示すデッドタイム補償装置の構成図で、１は直流電源部、２はスイッチング素子よりなるインバータの主回路部、３はＰＷＭ変調部で、入力された電圧指令、直流電圧vdcおよびキャリアcryに基づいてＰＷＭゲート信号を生成して主回路部２に出力し、主回路部２において直流電圧をＵ，Ｖ，Ｗの三相交流電圧に変換する。１０は本発明による電圧検出部、２０は制御部で、この制御部２０はデッドタイム補償部分のみを表現している。

図２は電圧検出部１０の概略構成で、抵抗分圧回路１１と電圧検出回路１２を備えている。電圧検出部１０は、インバータの出力電圧ｕ，ｖ，ｗを直接抵抗Ｒ１，Ｒ２で分圧した電圧vu，vv，vwをＡＤ変換器１３に入力する。ＡＤ変換器１３で離散値となったデータは基本波成分となって制御部へ送られる。

図３は電圧検出回路１２の構成図でＵ相分を代表として示している。ＡＤ変換器１３には、△Σモジュレータ１３ａが用いられて△Σ変調される。そのために、△Σモジュレータ１３ａには絶縁回路１３ｃを介して１ビット１_-bitのクロック信号clk_-vが印加され、入力されたアナログの電圧vuは△Σモジュレータ１３ａにおいて１ビットデータSm_-vに変換され、絶縁回路１３ｂを介して出力される。絶縁回路１３ｂ，１３ｃは、１ビットデータであるので、フォトカプラ等によって容易に絶縁することができる。

絶縁回路１３ｂを経た絶縁後の１ビットデータSmは、ＦＰＧＡ等による積算部１４でクロックclkに基づいて積算され、積算値ΣSmはキャリア発生部によるキャリアcry と同期した割込みタイミングintcで積算変化量算出部１５に入力される。なお、図３における割込みタイミングintcはキャリア周期の１／２のタイミングとしている。

積算変化量算出部１５は、積分値の変化量演算部１５ａと積分値の変化量演算部１５ｂより構成される。変化量演算部１５ａでは、現在の積算値ΣSm(n)と前回の積算値ΣSm(n-1)からその変化量、△Ｖ＝ΣSm(n)−ΣSm(n-1)を演算する。
変化量演算部１５ｂでは、今回の変化量△Ｖ(n)と前回の変化量△Ｖ(n-1) との和、△Ｖ(n)＋△Ｖ(n-1)を求めて除算部１８に出力する。この△Ｖ(n)＋△Ｖ(n-1)は、キャリア１周期分の変化量に相当する。

一方、クロックclkはカウント部１６に入力されてクロックがカウントされ、カウント値Ｎ(n)は割込みタイミングintcで積算回数算出部１７に入力される。積算回数算出部１７は、積算回数の変化量演算部１７ａと積算回数の変化量積算部１７ｂより構成される。変化量演算部１７ａでは、現在のカウント値Ｎ(n)と前回のカウント値Ｎ(n-1)との積算回数の差、△Ｎ(n)＝Ｎ(n)−Ｎ(n-1)を求める。

変化量積算部１７ｂでは、今回の積算回数△Ｎ(n)と前回の積算回数△Ｎ(n-1) との和、△Ｎ(n)＋△Ｎ(n-1)を求めて除算部１８に出力する。この△Ｎ(n)＋△Ｎ(n-1)は、キャリア１周期分の変化量に相当する。
除算部１８では、積算値の変化量△Ｖ(n)＋△Ｖ(n-1)を積算回数△Ｎ(n)＋△Ｎ(n-1)で除算することでＰＷＭ電圧の基本波成分を得る。

なお、図３では割込みタイミングintcをキャリア周期の１／２とした場合であるが、電圧検出値ｓ_-vu，ｓ_-vv，ｓ_-vwをデッドタイム補償に用いる場合には、電圧指令の更新周期と同じか、若しくはそれよりも早くすることが望ましい。

次に、図１を用いてデッドタイム補償について説明する。制御部２０には電圧指令値ｖ^* _-u，ｖ^* _-v，ｖ^* _-wが入力されており、サンプラー２１を経て遅延された電圧指令値ｖ^* _-u_-z，ｖ^* _-v_-z，ｖ^* _-w_-zと、電圧検出部１０による検出電圧の基本波成分ｓ_-vu，ｓ_-vv，ｓ_-vwとの差分をとり、デッドタイム補償量△ｖ_-u，△ｖ_-v，△ｖ_-wが算出される。このデッドタイム補償量を電圧指令値ｖ^* _-u，ｖ^* _-v，ｖ^* _-wに加算した値がデッドタイム補償値としてゲート信号生成部に入力される。

ゲート信号生成部では、このデッドタイム補償された電圧指令値と検出された直流電圧vdcからインバータのスイッチング素子をオン・オフ制御するゲート信号が生成される。なお、電圧検出にはＰＷＭ出力期間や検出遅れが存在する。正確な電圧誤差成分を演算するためには、この時間遅れ分を補正する必要がある。そこで、制御部２０に設けたサンプラー２１により電圧指令を遅延させて、電圧検出タイミングと整合させている。

上記では、インバータの主回路部２を構成するスイッチング素子のオン・オフ制御の場合についての説明であるが、本発明では、電力変換装置において交流電力を直流電力に変換するＰＷＭコンバータにも同様にして適用できる。ＰＷＭコンバータ適用時には、図1で示すインバータ出力電圧ｖn_-ｕ，ｖn_-v，ｖn_-wがコンバータ入力電圧となる。
また、実施例では、三相インバータについて説明しているが、単相若しくは多相のＰＷＭインバータ、ＰＷＭコンバータにも適用できることは勿論である。

図６は実験結果の波形図を示したもので、図６（ａ）は本発明の場合、図６（ｂ）は図１においてデッドタイム補償量を電圧指令に加算していない場合の結果である。図で明らかなように、図６（ｂ）においては電圧指令ＣＨ２と電圧検出値ＣＨ１との誤差は比較的大きくなっているのに対し、本発明を適用した図６（ａ）での電圧指令ＣＨ２と電圧検出値ＣＨ１との誤差は小さくなっている。また、ＣＨ６で示す出力電流は、図６（ｂ）においては電流０Ａ付近で歪が発生しているのに対し、図６（ａ）では、出力電流ＣＨ６の０Ａ付近での歪も減少していることが分る。

１… 直流電源部
２… 主回路部
３… ＰＷＭ変調部
１０… 電圧検出部
１１… 抵抗分圧回路
１２… 電圧検出回路
１３… Ａ／Ｄ変換器
１４… 積算部
１５… 積算変化量算出部
１６… カウント部
１７… 積算回数算出部
１８… 除算部
２０… 制御部
２１… サンプラー

Claims (3)

1. 電力変換装置のスイッチング素子をＰＷＭゲート信号によってオン・オフ制御するものであって、ＰＷＭ変調部でデッドタイムによる誤差電圧を補償するものにおいて、
   前記電力変換装置はＰＷＭインバータ若しくはＰＷＭコンバータであって、
   前記電力変換装置の入力電圧、若しくは出力電圧を電圧検出回路にて検出し、この電圧検出回路に△Σ変調を行うＡ／Ｄ変換器を用い、このＡ／Ｄ変換器により変換されたビットデータを積算し、積算値をＰＷＭゲート信号生成用キャリアに同期したタイミングでディジタル値に変換して電圧検出回路から基本波成分として出力すると共に、
   前記電力変換装置の電圧指令と算出された基本波成分との差分を算出し、この差分と電圧指令の加算値を誤差電圧補償値として前記ＰＷＭ変調部に出力することを特徴とした電力変換装置のデッドタイム補償装置。
2. 前記電圧検出回路は、
   入力されたアナログの電圧信号を△Σモジュレータでクロック信号に基づいてビットデータに変換し、変換されたビットデータを積算する積算器と、
   積算された積算値をキャリアに同期したタイミングで取り込んで積算値の変化量を算出する積算変化量算出部と、
   前記積算器における積算値をカウントし、キャリアに同期したタイミングでカウント値を取り込んで積算回数を算出する積算回数算出部と、
   前記積算値の変化量を前記積算回数で除算する除算部、
   とで構成したことを特徴とした請求項1記載の電力変換装置のデッドタイム補償装置。
3. 前記電力変換装置の電圧指令をサンプラーによって遅延させ、遅延した電圧指令と前記基本波成分との差分を算出し、この差分と電圧指令の加算値を誤差電圧補償値として前記ＰＷＭ変調部に出力することを特徴とした請求項１又は２記載の電力変換装置のデッドタイム補償装置。

Images