JP2008099362A - Δς変調器回路及びδς変調回路を備えたスイッチング電源 - Google Patents

Abstract

【課題】 ΔΣ変調回路を備えた電気・電子回路、特にΔΣ変調回路を備えたスイッチング電源に関して、部品点数削減により、実装面積の削減と低コスト化を実現する。
【解決手段】 ΔΣ変調回路1を、入力信号と基準信号23との差分を積分した差分積分信号を出力する差分積分器2と、量子化基準信号24で前記差分積分信号の信号レベルを判定し1ビットの量子化信号10を出力する量子化器14を備え、前記量子化信号を帰還して前記1ビットの量子化信号10に同期した矩形波の前記基準信号23と前記量子化基準信号24を生成する構成とすることで、ΔΣ変調回路及び前記ΔΣ変調回路を備えたスイッチング電源の部品点数を従来のΔΣ変調回路よりも削減し、実装面積の削減と低コスト化を可能とする。
【選択図】 図１

Description

本発明は、ΔΣ変調回路を備えた電気・電子回路、特にスイッチング電源の部品点数削減によるローコスト化、及び実装面積削減に関するものである。

近年の電子機器は小型でありながらも高性能化、多機能化が進み、大電流による駆動を必要とする機器や、異なった複数の電圧を必要とする機器が増加している。これらの電子機器の電源は入力電圧変動および負荷変動などの外乱に対する高い出力電圧安定性や、高速な電圧変調などといった高い性能が求められることが多く、従来からスイッチング電源が用いられている。

しかし性質の異なる負荷（機械・回路類）に応じて複数のスイッチング電源を備えた電子機器の電源回路は大規模化、複雑化する傾向があり、部品点数及び専有面積が大きくなる、コストアップするといった問題がある。このことから、より簡素な構成で、高性能なスイッチング電源の要求が高まっている。

このような要求に対しΔΣ変調方式のＤＣ/ＤＣコンバータが注目されている。

ΔΣ変調は、アナログ信号、多bitで表現された信号を量子化する手法の1つであり、サンプリング周波数を上げる事によりアナログに近い制御ができるので、通信・音響関係の高性能なA/D、D/Aに使われている変調方式である。

Σ変調がスイッチング電源の制御方式として注目される理由として以下の2点が挙げられる。

（１）電源の制御としてΔΣ変調を適用した場合、電源の高速応答と効率を両立するための制御方式として優れた特徴を持っている。

ΔΣ変調を用いたＤＣ-ＤＣコンバータは、電気情報通信学会論文「ΔΣ変調制御を用いたＤＣ−ＤＣコンバータの特性について」今村康秀、田中哲郎、吉田宏、信学技報ＥＥ２００２−７８（非特許文献１）、に記載されているように、電源の出力に応じてスイッチング周波数が変化する性質がある。この特徴を生かして電源の設計をすることで、スイッチング電源の出力状態に変化のない定常状態のときには、スイッチング電源の平均スイッチング周波数ｆswは低くなりスイッチングロスが低減される。一方、電源の出力が変化する過渡状態のとき、スイッチング電源の平均スイッチング周波数ｆswは高くなり、負荷や出力電圧の急激な変化に対して高速な応答が可能となるといった動作が可能である。

また、特に軽負荷時にスイッチング周波数が低下し電源効率が高くなる特徴がある。近年の電子機器・装置、例えば、ファクシミリ、電話機、コピー機、その他ＯＡ機器や家電製品などは、本来の動作時以外の待機時にも電源を供給する必要のあるものが多くなってきている。このような電子機器の低消費電力化に対してもΣ変調方式のスイッチング電源は有効である。ここで挙げた制御上の特徴はSFM制御と類似しているが、ΔΣ変調方式のスイッチング電源の制御頻度はサンプリング周波数であり、一般にサンプリング周波数>平均スイッチング周波数なるためＳＦＭ制御に比べて過渡時の応答性が良いことが期待できる。

（２）単一の閾値（1ビット）のΔΣ変調回路は非常にシンプルな構成であり、ＰＷＭ制御の代わりにΔΣ変調を用いる場合、ΔΣ変調信号を直接制御信号として使用できる。（例えばＤＣ／ＤＣコンバータではΔΣ変調信号をスイッチングの駆動信号として使用できるのである。）コスト・サイズな電源回路にとって、精度の高いアナログ部品を減らせる、アナログ部品点数そのものを減らすことができる、信号処理の回路を簡単することができるといったメリットがある。

ΔΣ変調回路は積分回路と量子化誤差のフィードバック回路からなる。一般的なΔΣ変調回路の回路構成ブロック図を図2に示す。この図2を１ビットのΔΣ変調で置き換えると図１のA/Dコンバータ20としてはコンパレータが使え、またD/Aコンバータ21は不要である。加えて先に述べたようにコンバータの制御に使用する場合は１ビットΔΣ変調の出力を直接コンバータの駆動信号とすることができるのである。このような構成の1ビットΔΣ変調回路で制御を行ったスイッチング電源の回路構成は、特許文献１にスイッチング電源の従来例として、ΔΣ変調器ブロック図、ΔΣ変調器をダウンコンバータに適用したブロック図、に示されている。また、ΔΣ変調回路で制御を行ったスイッチング電源ブロック図を図３に示す。また図３のΔΣ変調回路のブロック図を回路記号で表したものを図４に示す。図４よりΔΣ変調回路１は、3つの増幅器と1つのラッチ回路で設計できることがわかる。
特開２００２−３００７７２号公報（２頁、図８、図９参照） 電気情報通信学会論文「ΔΣ変調制御を用いたＤＣ−ＤＣコンバータの特性について」今村康秀、田中哲郎、吉田宏、信学技報ＥＥ２００２−７８

しかしながら、電子機器の高性能化、多機能化に伴う、電子機器の負荷電流の増大や、構成デバイスの各特性を引き出すための使用電圧数の増加は今後もすすんでいくことが予想される。電源系統の規模の増大に対して、スッチング電源の部品点数削減、実装面積の削減、ローコスト化などの対策は今後も重要な課題である。もちろん、図4に示したΔΣ変調方式のＤＣ/ＤＣコンバータにおいても、電源性能を低下させずに回路をさらに簡素かし、部品点数削減、実装面積の削減、ローコスト化をすすめることが望まれる。

上記目的を達成するため本発明の一態様としてのΔΣ変調器回路は、入力信号と基準信号との差分を積分した差分積分信号を出力する差分積分器と、量子化基準信号で前記差分積分信号の信号レベルを判定し量子化信号を出力する量子化器と、前記量子化信号を帰還して前記基準信号と前記量子化基準信号を生成する機構を備え、前記入力信号に対する量子化誤差を抑制するように構成されている。

このような構成にすると図３のΔΣ変調器回路の構成より差分器のブロックを削除できる。差分回路分の部品点数の削減により、実装面積の削減、ローコスト化に効果がある。

上記目的を達成するため本発明の別の態様としてのΔΣ変調器回路は、前記ΔΣ変調回路において、前記量子化器は前記差分積分信号を1ビットに量子化し1ビット量子化信号を出力し、前記基準信号と前記量子化基準信号として、前記1ビット量子化信号に同期した矩形波を用いることを特徴とするΔΣ変調回路。

このような構成にすると、従来の1ビットのΔΣ変調回路を構成するためには、差分器、積分器、比較器で増幅器が最低3つ必要だったのに対し、増幅器２つで1ビットΔΣ変調回路を設計できる。この増幅器の削減により、実装面積の削減、ローコスト化に対して効果がある。

また、前記ΔΣ変調回路において、前記基準信号と前記量子化基準信号が同一矩形波とすると、従来の1ビットのΔΣ変調回路の制御動作と原理的に等価の制御を行うことができる。

上記目的を達成するため本発明の別の態様としてのスイッチング電源は、誤差増幅器のアナログ信号を前記ΔΣ変調回路によって変調し、得られた前記量子化信号に応答してパワースイッチ素子を駆動することによって電力を供給するように構成されている。

このような構成にすると、スイッチング電源の制御回路を誤差増幅器を含めて増幅器３つとラッチ回路だけで構成でき、スイッチング電源の実装面積の削減、ローコスト化に効果がある。

ΔΣ変調回路を備えた電気・電子回路、特にΔΣ変調回路を備えたスイッチング電源に関して、部品点数削減により、実装面積の削減と低コスト化することができる。

以下に、添付図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成要素はあくまで例示であり、本発明の範囲をそれらのみに限定する趣旨のものではない。なお、図面の説明において同一又は類似する部分には同じ符号を用いる。

＜第１の実施形態＞
図1は、本発明に係るΔΣ変調方式のスイッチング電源の第１の実施形態の構成を示す図である。図1において、ΔΣ変調器１に入力される誤差増幅器１６の出力電圧は、差分増幅器２に入力される。差分増幅器２は、誤差増幅器16の出力と基準信号23の差を積分した信号を出力する。前記差分積分器2の出力信号は比較器5へ入力される。比較器５とＤフリップフロップ17とサンプリングCLK13は、差分積分器2の出力電圧を1ビット量子化する量子化器14を構成している。比較器５は、量子化基準信号24を基準に差分積分器2の出力電圧のレベルを判定し、ハイレベル、またはローレベルの2値の信号をＤフリップフロップ17に出力する。Ｄフリップフロップ17はサンプリングＣＬＫ13の立ち上りのタイミングで比較器5の出力電圧をラッチし、次のサンプリングクロック13の立ち上りまで同じ電圧レベルの信号を出力する。このＤフリップフロップ17の出力信号が、誤差増幅器16の出力電圧をΔΣ変調回路1で変調した量子化信号10となる。

1ビットの量子化信号10はスイッチングドライバ回路８に入力され、スイッチングドライバ回路８はパワースイッチ素子を駆動する電圧、電流をもつパワースイッチ駆動信号25をコンバータ部９内部に供給する。電圧コンバータ部９はパワースイッチ駆動信号25により、内部にあるパワースイッチを駆動し、その出力を整流、平滑化することで、入力電圧端子１１に入力される入力電圧Ｖinputから、所望の出力電圧Ｖoutputを出力電圧端子１２に供給する。また、出力電圧Ｖoutputは、出力電圧検出回路19で分圧され、誤差増幅器１６に入力される。誤差増幅器１６は、出力電圧検出回路19で検出した電圧値と基準電圧１5の電圧値の誤差を増幅し、ΔΣ変調回路1の入力段にある差分積分器2に出力する。

一方、ΔΣ変調回路１から出力される量子化信号10はΔΣ変調回路１にも帰還され、信号調整回路22に入力される。信号調整回路22は量子化信号10電圧レベルを変更する。例えば、1ビットの量子化信号10がＶｈ１とＶｌ１の2値の値で変化する矩形波信号であるとしたとき、信号調整回路22によりＶｈ１をＶｈ2の電圧値に変更し、Ｖｌ１をＶｌ2の電圧値に変更する。つまり、信号変換回路22はＶｈ2をＶｌ2の2値で量子化信号10と同期して切り替わる矩形波を出力する。このような矩形波のとる２値の電圧レベルの変換は、図１の信号調整回路22のように抵抗の分圧などの構成で簡単に実現できる。信号変換回路22の出力は、基準信号23、量子化基準信号24として、比較器５と差分積分器2に入力される。

このように構成したΔΣ変調方式のスイッチング電源は、入力電圧の変動や、負荷急変などの外乱が加わったときも、出力電圧検出回路19と基準電圧15で決まる一定の電圧を出力するように動作する。

また、図１では基準信号23、量子化基準信号24を同一信号にしているが、量子化信号10と同期して切り替わる矩形波であれば異なった電圧レベルの矩形波信号としてもよい。この場合、信号変換回路23は、Ｖｈ１とＶｌ１の2値の値で変化する矩形波の量子化信号10から、Ｖｈ3とＶｌ3の2値の値で量子化信号10と同期して切り替わる矩形波信号生成し基準信号23に出力する。さらに信号変換回路23は、Ｖｈ4とＶｌ4の2値の値で量子化信号10と同期して切り替わる矩形波信号を生成し量子化基準信号24に出力する構成となる。

ここで、本発明に係るΔΣ変調方式のスイッチング電源のΔΣ変調回路の動作を、従来の一般的なΔΣ変調回路の構成と比較し、説明する。

まず従来の1ビットのΔΣ変調回路の一般的な構成を図５に示し動作を説明する。

図５で、ΔΣ変調回路に入力された電圧Veは差分器3で量子化信号Voと引算される。差分器３の出力電圧Vd（＝Ve-Vo）は、積分器４で積分されるVsが出力される。

比較器５の出力電圧Vｃは、Vth≧VsのときVc＝VcHの電圧を出力し、Vth<VsのときVc＝VcLの電圧を出力する。ここではVcL＝ゼロ電圧とする。

Dフリップフロップ7は、比較器５の出力をサンプリングCLKの立ち上りのタイミングでラッチして次のサンプリングCLKの立ち上りまで一定電圧を出力する。サンプリングCLKの周期をTｓとおくと、サンプリング間隔はTsとなる。

比較器の出力電圧ＶｃHをラッチしたときのDフリップフロップ7の出力電圧をVoH、比較器の出力電圧がゼロをラッチしたときのDフリップフロップ7の出力電圧をVoLとすると、入力電圧VeをΔΣ変調回路１で変調した量子化信号Voは、VoHとVoLの2値の矩形波となる。

量子化信号Voが、VoHとVoLに切り替わる条件を以下に示す。

積分器4の出力初期値をVf1とすると単位時間ｔｓ後の積分器４の出力電圧Vsは、
Vs=（-Vd・ｔｓ）/（Cs・Rs）+Vf1・・・（式1.1）
と表せる。

Ｖoの値がＶo＝ＶoLからＶo＝ＶoHに代わる条件は、Ｖth＜Ｖｓの状態からＶth≧Ｖｓになるので
Ｖth+（Ｖe−ＶoL）・ts/（Ｃs・Ｒｓ）≧Vf1・・・（式1.2）
Ｖoの値がＶo＝ＶoHからＶo＝ＶoLに代わる条件は、Ｖthｓ≧Ｖｄｓの状態からＶthｓ＜Ｖｄｓになるので
Ｖth+（Ｖe−ＶoH）・ts/（Ｃs・Ｒｓ）＜Vf1・・・（式1.3）
となる。

この従来型のΔΣ変調回路の積分器４の出力Vsと量子化信号Voの動きを図7に示す。図７の（ａ）は量子化信号Voであり、（ｂ）は積分器４の出力Vsである。

動作を考えやすくするためにVe＝一定でVoH≧Ve≧VoLとする。また、図７中の時刻t1、ｔ２、ｔ３はDフリップフロップ7のサンプリングのタイミングである。

以下、時刻ｔのときの積分器4の出力ＶｓをＶｓ(t)として説明する。

図７で時間ｔ１のサンプリング直前のVsの値をV1とすると、Vth≧Vs(t1)（＝V1）よりｔ＝ｔ１でVo= VoHになる。時刻ｔ２のVsの値をVs（t2）とするとVs（t2）はVs（t2）=（VoH-Ve）・Ts/（Cs・Rs）+V１となる。ここで、図7（ｂ）でVth<Vs（t2）なのでｔ＝ｔ２でVo= VoLとなる。次に時刻ｔ3のVsの値をVs（t3）とするとVs（t3）はVs（t3）=（VoL-Ve）・Ts/（Cs・Rs）+ Vs（t2）となる。ここで、図7（ｂ）でVth≧Vs（t3）なのでｔ＝ｔ3でVo= VoHとなる。このように積分器４の出力電圧は量子化基準電圧Vthを跨ぐ三角波を描くように変化する。

また、図７の（ｂ）のΔVsOn（ｂ）とΔVsOff（ｂ）は
ΔVsOn（ｂ）＝（VoH-Ve）・Ts/（Cs・Rs）・・・（式1.4）
ΔVsOff（ｂ）＝（VoL-Ve）・Ts/（Cs・Rs）・・・（式1.5）
で表せる。

次に本発明のΔΣ変調回路の動作について図6を用いて説明する。図6は本発明のΔΣ変調回路の差分積分器2と比較器の部分を抜きだしたものである。図６の差分積分器2は入力電圧Ｖｉｎと基準電圧Ｖreｆとの差を積分した信号Ｖｄｓを比較器５に出力する。図５の従来型のΔΣ変調回路と同様に、比較器５はＶthｓ≧ＶｄｓのときＶｃ＝ＶｃH、Ｖthｓ＜ＶｄｓのときＶｃ＝ＶｃL（＝ゼロ電圧）を出力するとする。

また、Dフリップフロップ7も、図５の従来型のΔΣ変調回路と同様にサンプリング間隔TsでVｃ電圧をラッチし、比較器の出力電圧がＶｃHのときVoHを出力し、比較器の出力電圧がゼロのときVoLを出力する。以上より、図６のΔΣ変調回路で入力電圧ＶｉｎをΔΣ変調回路１で変調した量子化信号Voは、図５の従来型のΔΣ変調回路と同様にVoHとVoLの2値の矩形波となる。

次に量子化信号Voが、VoHとVoLに切り替わる条件を以下に示す。

図6において、差分積分器２の出力電圧Ｖｄｓの初期電圧値をVf2とする。このとき単位時間ｔｓ後の差分積分器2の出力電圧Ｖｄｓは
Ｖｄｓ＝Ｖref+（Ｖref−Ｖｉｎ）・ｔ/（Ｃs・Ｒｓ）+Ｖ2・・・（式2.1）
と表せる。

信号調整回路22は、Ｖo＝ＶoHのときＶref＝ＶrefH、Ｖthｓ＝ＶthｓHを出力し、Ｖo＝ＶoLのときＶref＝ＶrefL、Ｖthｓ＝ＶthｓLを出力するとすると、
Ｖoの値がＶo＝ＶoLからＶo＝ＶoHに代わる条件は、Ｖthｓ＜Ｖｄｓの状態からＶthｓ≧Ｖｄｓになるので
ＶthsL−ＶrefL+（Ｖｉｎ−ＶrefL）・ts/（Ｃs・Ｒｓ）≧Vf2・・・（式2.2）
Ｖoの値がＶo＝ＶoHからＶo＝ＶoLに代わる条件は、Ｖthｓ≧Ｖｄｓの状態からＶthｓ＜Ｖｄｓになるので
ＶthsH−ＶrefH+（Ｖｉｎ−VrefH）・ts /（Ｃs・Ｒｓ）＜Vf2・・・（式2.3）
となる。

この本発明のΔΣ変調回路の積分器４の出力Vsと量子化信号Voの動きを図7(a)と図7(ｃ)に示す。図７の（ａ）は量子化信号Voであり、（ｃ）は差分積分器2の出力Vｄsである。図７では、動作を考えやすくするためにＶｉｎ＝一定でVrefH≧Ｖｉｎ≧VrefLとする。また、図７中の時刻t1、ｔ２、ｔ３はDフリップフロップ7のサンプリングのタイミングである。

以下、時刻ｔのときの差分積分器2の出力ＶdｓをＶdｓ(t)として説明する。

図７で時間ｔ１のサンプリング直前のVdsの値をV２+VrefLとすると、VthsL≧Vds(t1)（＝V２+VrefL）よりｔ＝ｔ１でVo= VoHになる。VoがVoHになったので、信号調整回路によりＶrefはＶrefLからＶrefHに、VthsはＶthsLからＶthsHに変化する。時刻ｔ２のVdsの値はVds（t2）=（VrefH-Ｖｉｎ）・Ts/（Cs・Rs）+ΔVref+ Vds(t1)となる。ここでΔVref＝｜VrefH−VrefL｜である。このとき、図7（c）でVthsH<Vｄs（t2）なのでｔ＝ｔ２でVo= VoLとなる。VoがVoLになったので、信号調整回路によりＶrefはＶrefHからＶrefLに、VthsはＶthsHからＶthsLに変化する。次に時刻ｔ3のVｄs値はVｄs（t3）=（VrefL-Ｖｉｎ）・Ts/（Cs・Rs）-ΔVref + Vs（t2）となる。ここで、図7（c）でVthsL≧Vds（t3）なのでｔ＝ｔ3でVo= VoHとなる。このように差分積分器2の出力電圧は量子化基準信号Vｔｈｓを跨ぐように変化する。

また、図７の（ｃ）のΔVsOn（ｃ）とΔVsOff（ｃ）は
ΔVsOn（ｃ）＝（VrefH-Ｖｉｎ）・Ts/（Cs・Rs）・・・（式2.4）
ΔVsOff（ｃ）＝（VrefL-Ｖｉｎ）・Ts/（Cs・Rs）・・・（式2.5）
と表せる。

ここで、第１の実施形態として示した図１のように基準信号23、量子化基準信号24が同一信号の場合、Ｖref＝Ｖthとなるので
Ｖo＝ＶoHのとき ＶrefH＝ＶthsH＝ＶH とし、
Ｖo＝ＶoLのとき ＶrefL＝ＶthsL＝ＶL おくと
（式2.2）は（式2.6）となり、（式2.3）は（式2.7）となる。

Ｖoの値がＶo＝Ｖｌ1からＶo＝Ｖｈ1に代わる条件は、
（Ｖｉｎ−ＶL）・ｔs/（Ｃs・Ｒｓ）≧Vf2・・・（式2.6）
Ｖoの値がＶo＝Ｖｈ1からＶo＝Ｖｌ1に代わる条件は、
（Ｖｉｎ−ＶH）・ｔs/（Ｃs・Ｒｓ）＜Vf2・・・（式2.7）
となる。

また、図７の（ｃ）のΔVsOn（ｃ）とΔVsOff（ｃ）は
ΔVsOn（ｃ）＝（VH-Ｖｉｎ）・Ts/（Cs・Rs）・・・（式2.8）
ΔVsOff（ｃ）＝（VL-Ｖｉｎ）・Ts/（Cs・Rs）・・・（式2.9）
と表せる。

上記のように従来のΔΣ変調回路と、本発明のΔΣ変調回路の動作について説明してきたが、これまでの両者の計算式を比較より次のことがわかる。

Σ変調方式を用いたスイッチング電源の変調方式のスイッチング電源は、電源の定常状態においてインバータの入力電圧ｖinputと、インバータの出力電圧ｖoutputの比により、
ｖinput：ｖoutput ＝ ｖe-VoL : VoH-Ve =ｖin-VL : VH-Vin ・・・（式3.1）
の関係になるようにΔΣ変調回路の入力電圧が収束する。つまり、ｖinputとｖoutputの比が同じであれば、（式1.4）（式1.5）のΔVsOn（ｂ）とΔVsOn（ｂ）の比と、と（式2.8）（式2.9）のΔVsOn（ｃ）とΔVsOn（ｃ）の比は等しくなる。

また、量子化信号の切り替わる条件は、（式1.2）（式1.3）と（式2.6）（式2.7）より、従来のΔΣ変調回路は図5の積分器４、本発明のΔΣ変調回路は図１の差分積分器2の出力電圧に対して、ひとつの閾値を基準に量子化信号が切り替わる。

上記を図で表したものが図8である。図８（ｃ）は本発明のΔΣ変調方式のスイッチング電源（図1）の差分積分器2の出力信号Vｄsであり、図８（ｄ）はVｄsを量子化した波形、つまり量子化信号Voである。図８（ｃ）においてΔVths＝ΔVrefである。

図８（a）は従来のΔΣ変調回路（図5）の積分器4の出力信号であり、波形の傾きを図８（ｃ）と同じにしている。波形図８（ｂ）は図８（a）をVthを閾値に量子化した波形である。

このとき、図８（ｂ）と図８（ｄ）は等しい信号である。また、図８（ｃ）でΔVths＝ΔVref＝0とすると図８（ｃ）は図８（a）の波形と同じ波形となる。

つまり、第１の実施形態として示した図１のように基準信号23、量子化基準信号24が同一信号の場合、図５と図6のΔΣ変調回路で原理的に同じ制御である。

次に、本発明のΔΣ変調回路部の構成を抜き出した図6の信号調整回路22の働きについて説明する。

信号調整回路22は、1ビットの量子化信号ＶｏがＶo＝ＶoHのとき基準信号ＶrefをＶre＝ＶrefH、量子化基準信号ＶthｓをＶthｓ＝ＶthｓHとし、Ｖo＝ＶoLのとき基準信号ＶrefをＶre＝ＶrefL、量子化基準信号ＶthｓをＶthｓ＝ＶthｓLとして出力する。

このとき、ＶrefとＶthｓの電圧変動幅ΔＶref（＝｜VrefH- VrefL|）とΔＶthｓ（＝｜VthsH- VthsL|）の関係によって、ΔΣ変調回路の変調動作が変化する。

ΔΣ変調回路の変調信号の変化の様子を、スイッチング電源の動作で説明する。

図9〜図11は本発明のΔΣ変調方式のスイッチング電源の実施形態図１で、基準電圧15を切り換えスイッチング電源の出力電圧の目標値を変化させたときの、出力電圧応答のシミュレーション波形である。

サンプリングCLK13の周期はTs=1MHzとし、インバータ部9の入力電圧Vinput＝20V、出力電圧Voutputを6V→8V→6Vと変化させている。また、信号調整回路22以外の回路部分は、回路構成も、定数もすべて固定としている。

図9はＶref＝Ｖthｓ、図10はΔＶref＞ΔＶthｓ、図11はΔＶref＜ΔＶthｓである。

先に述べたように本発明のΔΣ変調回路はＶref＝Ｖthｓのとき、従来のΔΣ変調回路と等価な制御を行う。そこで図７の応答波形を基準に図10（ΔＶref＞ΔＶthｓ）、図11（ΔＶref＜ΔＶthｓ）の動作の特徴を挙げる。

図10はΔＶref＞ΔＶthｓとしたときの電圧変調時の電圧波形である。応答性に極端な変化はみられないが、スイッチングの回数が図７のＶref＝Ｖthｓのときに比べて少なくなっていることがわかる。ΔＶref＞ΔＶthｓのときのΔΣ変調回路の動作は、特開2005-040894のスイッチング電源及びスイッチング電源の制御方法に記載されている、ΔΣ変調器の比較器の量子化基準値にヒステリシスを持たせた場合の動作と原理的に同じである。

ヒステリシスの幅を表す変数ΔＶｈを、本発明のΔΣ変調回路を示した図6のΔＶrefとΔＶthｓを用いて表すと、
ΔＶｈ＝（ΔＶref-ΔＶthｓ）/Ｖｉ・・・（式3.2）
Ｖｉ＝１／（Ｃｓ・Ｒｓ）・Ｔｓ・ＶrefＨ・・・（式3.3）
となる。

ここでＶｉは、ΔΣ変調器の積分器出力がサンプリング周期Ｔｓの間における最大変化幅を表し、Ｖｉは電源において負荷変動などにより起こりうる出力電圧の変動幅を考慮したもの、あるいは実験結果や電源が使用される機器の電気的仕様から求められる。

ΔＶref＝ΔＶthｓのときが、ΔＶｈ＝0％にあたる。適切なΔＶref-ΔＶthｓの大きさを選ぶことにより広い出力電圧範囲で効率の高く、応答性の高いスイッチング電源の実現が可能である。

図11はΔＶref＜ΔＶthｓとしたときの、電圧変調の応答である。特に6Ｖから8Ｖへ電圧を上げるときの応答が遅くなっていることがわかる。ΔＶref＜ΔＶthｓの本発明のΔΣ変調回路は、スイッチングのDutyが50％を跨ぐとき、つまりオン時間の割合とオフ時間の割合の大小関係が逆転するときに、サンプリング周期Ts毎に量子化信号のHIとLOWで切り替わる区間が発生する。制御系に大きな外乱が加わり、スイッチング電源が連続オンや連続オフしたいときにも、オンとオフの信号が交互に出力されてしまうので応答性を悪化させる。ΔＶths−ΔＶrefの値が大きいほどこの区間が長くなるので、高速な応答性を求める制御には適さない。

最後に図１で、信号調整回路22によりＶｏを分圧してＶref、Ｖthｓとしている理由を説明する。図８で従来のΔΣ変調回路の積分器4の出力波形の動作を示す（ａ）と、本発明のΔΣ変調回路の差分積分器2の出力波形の動作を示す（ｂ）を比較してわかるように、本発明の構成にすると、ΔΣ変調回路の差分積分器2のほうが従来のΔΣ変調回路の積分器4の出力波形に比べてΔVths分、出力の変動が大きくなる。ΔΣ変調回路は積分器４、または差分積分器2の出力電圧が飽和すると、制御もしくは変調が不安定になる。そのため、Ｖref＝Ｖthｓの場合であっても、信号調整回路22を用いて電圧値を変換したほうがよい場合があり、信号調整回路22によりＶｏを分圧している。

このように、必要とする電源の動作や、他の構成回路の部品の特性に応じて信号調整回路により、基準電圧Vrefと、量子化基準電圧Ｖthsの電圧レベルを設定するのがよい。

本発明のΔΣ変調回路を用いたスイッチング電源の実施例を示す図である。 一般的なΔΣ変調のブロック図を示した図である。 従来のΔΣ変調変調方式のスイッチング電源のブロック図である 従来のΔΣ変調変調方式のスイッチング電源の制御部を回路記号で示した図である。 従来のΔΣ変調変調方式のスイッチング電源のΔΣ変調回路部を示した図である。 本発明のΔΣ変調変調方式のスイッチング電源のΔΣ変調回路部を示した図である。 従来のΔΣ変調回路の動作と、本発明の従来のΔΣ変調回路の動作を波形で説明した図である。 従来のΔΣ変調回路の変調信号と、本発明の従来のΔΣ変調回路の変調信号を比較した図である。 本発明のΔΣ変調回路を用いたスイッチング電源で、ΔVref＝ΔVthsのときの出力電圧波形を示した図である。 本発明のΔΣ変調回路を用いたスイッチング電源で、ΔVref＞ΔVthsのときの出力電圧波形を示した図である。 本発明のΔΣ変調回路を用いたスイッチング電源で、ΔVref＜ΔVthsのときの出力電圧波形を示した図である。

符号の説明

１ ΔΣ変調回路
２ 差分積分器
３ 差分器
４ 積分器
５ 比較器
６ 量子化基準電圧
７ サンプリング回路
８ スイッチングドライバ回路
９ 電圧コンバータ部
１０ 量子化信号
１１ 入力電圧端子
１２ 出力電圧端子
１３ サンプリングＣＬＫ
１４ 量子化器
１５ 基準電圧
１６ 誤差増幅器
１７ Ｄフリップフロップ
１８ 量子化信号
１９ 出力検出回路
２０ Ａ/Ｄコンバータ
２１ Ｄ/Ａコンバータ
２２ 信号調整回路
２３ 基準信号
２４ 量子化基準信号
２５ パワースイッチ駆動信号

Claims (5)

1. 入力信号と基準信号との差分を積分した差分積分信号を出力する差分積分器と、量子化基準信号で前記差分積分信号の信号レベルを判定し量子化信号を出力する量子化器と、前記量子化信号を帰還して前記基準信号と前記量子化基準信号を生成する機構を備え、前記入力信号に対する量子化誤差を抑制するように構成されたΔΣ変調回路。
2. 前記ΔΣ変調回路において、前記量子化器は前記差分積分信号を1ビットに量子化、し1ビット量子化信号を出力し、前記基準信号と前記量子化基準信号は、前記1ビット量子化信号に同期した矩形波であること特徴とする請求項１記載のΔΣ変調回路。
3. 前記ΔΣ変調回路において、前記基準信号と前記量子化基準信号が同一矩形波であることを特徴とする請求項１乃至請求項２記載のΔΣ変調回路。
4. 誤差増幅器のアナログ信号を請求項１乃至請求項３記載のΔΣ変調回路によって変調し、得られた前記量子化信号に応答してパワースイッチ素子を駆動することによって電力を供給するスイッチング電源。
5. 前記基準信号と前記量子化基準信号が、前記1ビット量子化信号に同期した矩形波であること特徴とする請求項１乃至請求項３記載のΔΣ変調回路を備えたスイッチング電源において、前記量子化基準信号の矩形波の振幅が、前記基準信号の矩形波の振幅よりも大きいことを特徴とするスイッチング電源。

Images