JP3473012B2 - Σδａｄ変換器 - Google Patents
Σδａｄ変換器Info
- Publication number
- JP3473012B2 JP3473012B2 JP04263499A JP4263499A JP3473012B2 JP 3473012 B2 JP3473012 B2 JP 3473012B2 JP 04263499 A JP04263499 A JP 04263499A JP 4263499 A JP4263499 A JP 4263499A JP 3473012 B2 JP3473012 B2 JP 3473012B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- converter
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、測定流体の流量に
対応して発生する渦周波数をセンサによって検出しこの
検出信号をＡ／Ｄ変換し流量換算した後、外部機器に流
量測定値を動作電源と共有の４〜２０ｍＡ電流信号とし
て出力する２線式渦流量計に用いるΣΔＡＤ変換器に関
し、特に入力信号の絶縁手段を改良して消費電流の低減
を図ったΣΔＡＤ変換器に関する。
対応して発生する渦周波数をセンサによって検出しこの
検出信号をＡ／Ｄ変換し流量換算した後、外部機器に流
量測定値を動作電源と共有の４〜２０ｍＡ電流信号とし
て出力する２線式渦流量計に用いるΣΔＡＤ変換器に関
し、特に入力信号の絶縁手段を改良して消費電流の低減
を図ったΣΔＡＤ変換器に関する。
【０００２】
【従来の技術】従来の渦流量計の構成を図４を用いて説
明する。同図において、渦発生体により発生する渦を検
出するセンサ１の入力信号は、増幅器２によって増幅さ
れアンチエリアジングフィルタ３に入力される。
明する。同図において、渦発生体により発生する渦を検
出するセンサ１の入力信号は、増幅器２によって増幅さ
れアンチエリアジングフィルタ３に入力される。
【０００３】アンチエリアジングフィルタ３に入力され
た信号は、ここで高周波成分を除去されΣΔＡ／Ｄ変換
器４に出力される。
た信号は、ここで高周波成分を除去されΣΔＡ／Ｄ変換
器４に出力される。
【０００４】ΣΔＡ／Ｄ変換器４に入力された信号は、
ここでデジタル変換されデジタルフィルタ５に出力され
る。
ここでデジタル変換されデジタルフィルタ５に出力され
る。
【０００５】デジタルフィルタ５に入力された信号は、
ここで適切なフィルタリングを施されＣＰＵ６に入力さ
れる。ＣＰＵ６は、入力された信号に対して流量変換等
の信号処理を行った後、流量信号を出力回路７に出力す
る。
ここで適切なフィルタリングを施されＣＰＵ６に入力さ
れる。ＣＰＵ６は、入力された信号に対して流量変換等
の信号処理を行った後、流量信号を出力回路７に出力す
る。
【０００６】出力回路７は、外部機器に対して４〜２０
ｍＡの流量信号を出力する。尚、ここで出力される４〜
２０ｍＡの信号は２線式渦流量計の場合、図４の回路の
動作電源も兼用している。
ｍＡの流量信号を出力する。尚、ここで出力される４〜
２０ｍＡの信号は２線式渦流量計の場合、図４の回路の
動作電源も兼用している。
【０００７】このような構成の渦流量計では、センサ１
をアースから絶縁しない構造の場合正常な流量信号を得
るために、回路内のいずれかの点で入力信号と内部回路
を絶縁する必要がある。
をアースから絶縁しない構造の場合正常な流量信号を得
るために、回路内のいずれかの点で入力信号と内部回路
を絶縁する必要がある。
【０００８】一般的な渦流量計では、このような絶縁を
行うためにΣΔＡ／Ｄ変換器４に絶縁回路を挿入するこ
とにより、図４中に破線Ａで示した箇所で絶縁を行って
いる。
行うためにΣΔＡ／Ｄ変換器４に絶縁回路を挿入するこ
とにより、図４中に破線Ａで示した箇所で絶縁を行って
いる。
【０００９】図５は従来のΣΔＡＤ変換器の基本構成図
であり、図６は各部の信号波形を示す波形図である。
であり、図６は各部の信号波形を示す波形図である。
【００１０】図５においてアンチエリアジングフィルタ
３から入力端子６１に入力される信号Ａｉｎは、加算器
１５を介して積分器１１に入力され、その出力はコンパ
レータ１２に入力される。
３から入力端子６１に入力される信号Ａｉｎは、加算器
１５を介して積分器１１に入力され、その出力はコンパ
レータ１２に入力される。
【００１１】コンパレータ１２の出力は、フリップフロ
ップ１３に入力され、その出力は出力端子６２を介して
接続された後段のデジタルフィルタ５に入力される。ま
た、前記フリップフロップ１３には、ΣΔＡＤ変換器の
サンプリング信号となる内部クロック信号ＣＬＫが接続
され、その出力はＤ／Ａ変換器１４を介して加算器１５
の−端子に入力される。
ップ１３に入力され、その出力は出力端子６２を介して
接続された後段のデジタルフィルタ５に入力される。ま
た、前記フリップフロップ１３には、ΣΔＡＤ変換器の
サンプリング信号となる内部クロック信号ＣＬＫが接続
され、その出力はＤ／Ａ変換器１４を介して加算器１５
の−端子に入力される。
【００１２】このような構成のΣΔＡＤ変換器におい
て、前記信号Ａｉｎは積分器１１によって積分され、そ
の積分信号Ａ１１はコンパレータ１２の既定値と比較さ
れる。この比較出力Ｄ１２はフリップフロップ１３に入
力されクロック信号ＣＬＫのタイミングによってオンオ
フを繰り返し出力信号Ｄ１３を出力する。
て、前記信号Ａｉｎは積分器１１によって積分され、そ
の積分信号Ａ１１はコンパレータ１２の既定値と比較さ
れる。この比較出力Ｄ１２はフリップフロップ１３に入
力されクロック信号ＣＬＫのタイミングによってオンオ
フを繰り返し出力信号Ｄ１３を出力する。
【００１３】前記フリップフロップ１３の出力信号Ｄ１
３は、Ｄ／Ａ変換器１４によってアナログ信号Ａ１４に
変換された後、加算器１５によって前記信号Ａｉｎと加
算される。
３は、Ｄ／Ａ変換器１４によってアナログ信号Ａ１４に
変換された後、加算器１５によって前記信号Ａｉｎと加
算される。
【００１４】このような動作を繰り返すことによって、
ΣΔＡＤ変換器４は、図６のＤ１３に示したような前記
信号Ａｉｎに対応したパルス密度信号Ｄ１３を出力する
ことが可能である。
ΣΔＡＤ変換器４は、図６のＤ１３に示したような前記
信号Ａｉｎに対応したパルス密度信号Ｄ１３を出力する
ことが可能である。
【００１５】上記に説明したΣΔＡＤ変換器の特徴とし
て、出力が１ビット（多ビット出力型のもののある。）
であること、ハードウェアが小規模であること、省電力
化しやすいこと、サンプリングレートを上げることによ
って無調整で高い分解能を得られることなどがあげられ
るため渦流量計等に多く用いられてきた。
て、出力が１ビット（多ビット出力型のもののある。）
であること、ハードウェアが小規模であること、省電力
化しやすいこと、サンプリングレートを上げることによ
って無調整で高い分解能を得られることなどがあげられ
るため渦流量計等に多く用いられてきた。
【００１６】このような構造のΣΔＡＤ変換器によって
図４中に破線Ａで示した箇所で入力信号を絶縁するため
に前記絶縁回路を回路内に挿入した一例を図７に示す。
同図は図４のΣΔＡＤ変換器の、クロック信号ＣＬＫと
フリップフロップ１３の出力に絶縁回路２５を設けるこ
とにより、図４の破線Ａからセンサ１側の回路と、破線
ＡからＣＰＵ６側の回路との絶縁を行うものである。こ
のような構成の回路が、ＵＳＰ５３７２０４６公報に示
されている。
図４中に破線Ａで示した箇所で入力信号を絶縁するため
に前記絶縁回路を回路内に挿入した一例を図７に示す。
同図は図４のΣΔＡＤ変換器の、クロック信号ＣＬＫと
フリップフロップ１３の出力に絶縁回路２５を設けるこ
とにより、図４の破線Ａからセンサ１側の回路と、破線
ＡからＣＰＵ６側の回路との絶縁を行うものである。こ
のような構成の回路が、ＵＳＰ５３７２０４６公報に示
されている。
【００１７】
【発明が解決しようとする課題】しかしながら、図７に
説明した従来のΣΔＡＤ変換器の絶縁構造では、高い周
波数の信号であるクロック信号を絶縁する必要がある。
高周波の信号を絶縁し転送するためには大きな電流が必
要である。
説明した従来のΣΔＡＤ変換器の絶縁構造では、高い周
波数の信号であるクロック信号を絶縁する必要がある。
高周波の信号を絶縁し転送するためには大きな電流が必
要である。
【００１８】一般的にΣΔＡＤ変換器は、高いサンプリ
ング信号を用いてサンプリングを行えば行う程、量子化
ノイズが減少し、高分解能が得られ、信号帯域より数百
倍程度の高い周波数でサンプリングを行う必要がある。
ング信号を用いてサンプリングを行えば行う程、量子化
ノイズが減少し、高分解能が得られ、信号帯域より数百
倍程度の高い周波数でサンプリングを行う必要がある。
【００１９】渦流量計の場合、信号帯域は数ｋＨｚであ
るためサンプリング周波数は数百ｋＨｚ以上が必要であ
る。このような高周波の信号を絶縁し転送するためには
大きな電流が必要である。
るためサンプリング周波数は数百ｋＨｚ以上が必要であ
る。このような高周波の信号を絶縁し転送するためには
大きな電流が必要である。
【００２０】ところが、２線式の渦流量計では、動作電
源と共用の流量信号を測定レンジに対する４−２０ｍＡ
の電流信号で外部機器に送信するため、ＡＤ変換器の全
消費電流は４ｍＡ以下で動作させる必要がある。従っ
て、図７のΣΔＡＤ変換器では絶縁回路の電流消費量の
制限により、４ｍＡ以下で絶縁が可能な範囲内でしかサ
ンプリング周波数を上げる（分解能を上げる）ことがで
きないという問題点があった。
源と共用の流量信号を測定レンジに対する４−２０ｍＡ
の電流信号で外部機器に送信するため、ＡＤ変換器の全
消費電流は４ｍＡ以下で動作させる必要がある。従っ
て、図７のΣΔＡＤ変換器では絶縁回路の電流消費量の
制限により、４ｍＡ以下で絶縁が可能な範囲内でしかサ
ンプリング周波数を上げる（分解能を上げる）ことがで
きないという問題点があった。
【００２１】本発明は、上記問題を解決するもので、省
電力化が可能であると同時に高速サンプリングが可能な
絶縁手段を備えたΣΔＡＤ変換器を提供することを目的
とする。
電力化が可能であると同時に高速サンプリングが可能な
絶縁手段を備えたΣΔＡＤ変換器を提供することを目的
とする。
【００２２】
【課題を解決するための手段】このような目的を達成す
るために請求項１に記載の発明では、入力端子と加算器
と積分器とコンパレータと第１のフリップフロップを直
列に接続し、前記第１のフリップフロップの出力信号を
出力端子に接続すると共に、出力側の信号をＤ／Ａ変換
器を介して前記加算器に帰還して、入力信号に対応する
パルス密度信号を出力するΣΔＡＤ変換器において、前
記コンパレータの出力を保持する第２のフリップフロッ
プと前記第１のフリップフロップの出力信号の状態変化
を検知して前記第２のフリップフロップのトリガ信号を
発生するトリガ発生回路と、前記コンパレータの出力端
子と前記第１のフリップフロップの入力端子の接続点及
び、前記トリガ発生回路の出力端子と前記第２のフリッ
プフロップのトリガ信号入力端子の接続点を、それぞれ
絶縁する絶縁手段を備えたことを特徴とするものであ
る。
るために請求項１に記載の発明では、入力端子と加算器
と積分器とコンパレータと第１のフリップフロップを直
列に接続し、前記第１のフリップフロップの出力信号を
出力端子に接続すると共に、出力側の信号をＤ／Ａ変換
器を介して前記加算器に帰還して、入力信号に対応する
パルス密度信号を出力するΣΔＡＤ変換器において、前
記コンパレータの出力を保持する第２のフリップフロッ
プと前記第１のフリップフロップの出力信号の状態変化
を検知して前記第２のフリップフロップのトリガ信号を
発生するトリガ発生回路と、前記コンパレータの出力端
子と前記第１のフリップフロップの入力端子の接続点及
び、前記トリガ発生回路の出力端子と前記第２のフリッ
プフロップのトリガ信号入力端子の接続点を、それぞれ
絶縁する絶縁手段を備えたことを特徴とするものであ
る。
【００２３】このことにより、高周波のクロック信号を
絶縁することなく前記センサ側の回路とＣＰＵ側の回路
とを絶縁することが可能となる。
絶縁することなく前記センサ側の回路とＣＰＵ側の回路
とを絶縁することが可能となる。
【００２４】請求項２に記載の発明では、請求項１に記
載の発明において、前記絶縁手段として、トランスまた
はフォトカプラを使用したことを特徴とするものであ
る。
載の発明において、前記絶縁手段として、トランスまた
はフォトカプラを使用したことを特徴とするものであ
る。
【００２５】このことによって、前記絶縁手段は特殊な
高周波部品でなく一般的な汎用部品を用いて構成するこ
とが可能となる。
高周波部品でなく一般的な汎用部品を用いて構成するこ
とが可能となる。
【００２６】請求項３に記載の発明では、請求項１に記
載の発明において、前記トリガ発生回路は、前記第１の
フリップフロップの出力信号が変化するタイミングと同
期して前記トリガ信号を発生するように構成されたこと
を特徴とするものである。
載の発明において、前記トリガ発生回路は、前記第１の
フリップフロップの出力信号が変化するタイミングと同
期して前記トリガ信号を発生するように構成されたこと
を特徴とするものである。
【００２７】このことによって、前記トリガ発生回路
は、前記第２のフリップフロップへ前記第１のフリップ
フロップの出力の変化に対応するトリガ信号を送ること
が可能となる。
は、前記第２のフリップフロップへ前記第１のフリップ
フロップの出力の変化に対応するトリガ信号を送ること
が可能となる。
【００２８】請求項４に記載の発明では、請求項１に記
載の発明において、前記トリガ発生回路は、ホールド回
路を経由した前記第１のフリップフロップの出力を受け
るように構成されたことを特徴とするものである。
載の発明において、前記トリガ発生回路は、ホールド回
路を経由した前記第１のフリップフロップの出力を受け
るように構成されたことを特徴とするものである。
【００２９】このことによって、前記絶縁手段は様々な
構成のΣΔＡＤ変換器に対応することが可能となる。
構成のΣΔＡＤ変換器に対応することが可能となる。
【００３０】請求項５に記載の発明では、請求項１に記
載の発明において、前記トリガ発生回路は、電源回路の
付帯回路と共に一つのゲートアレイとして構成されたこ
とを特徴とする請求項１に記載のΣΔＡＤ変換器。
載の発明において、前記トリガ発生回路は、電源回路の
付帯回路と共に一つのゲートアレイとして構成されたこ
とを特徴とする請求項１に記載のΣΔＡＤ変換器。
【００３１】このことによって、前記トリガ発生回路及
び電源回路等の付帯回路は小規模なハードウェアで低コ
ストで製作することが可能となる。
び電源回路等の付帯回路は小規模なハードウェアで低コ
ストで製作することが可能となる。
【００３２】
【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図１は本発明に係るΣΔＡＤ変換器の構成図
である。尚、同図において従来例の問題点を説明した図
７と同様の動作を行うものは、同一の符号を付しその説
明を省略する。
説明する。図１は本発明に係るΣΔＡＤ変換器の構成図
である。尚、同図において従来例の問題点を説明した図
７と同様の動作を行うものは、同一の符号を付しその説
明を省略する。
【００３３】図１において、前記図７と異なる点は、コ
ンパレータ１２の出力Ｄ１２を保持する第２のフリップ
フロップ１０２と、第１のフリップフロップ１３の出力
信号Ｄ１３から第２のフリップフロップ１０２のトリガ
信号ＴＧ２を発生するトリガ発生回路１０１を備えた点
と、コンパレータ１２の出力端子と第１のフリップフロ
ップ１３の入力端子の接続点及び、トリガ発生回路１０
１の出力端子と第２のフリップフロップ１０２のトリガ
入力端子Ｃｉｎの接続点をそれぞれ絶縁する絶縁回路１
００を備えた点である。
ンパレータ１２の出力Ｄ１２を保持する第２のフリップ
フロップ１０２と、第１のフリップフロップ１３の出力
信号Ｄ１３から第２のフリップフロップ１０２のトリガ
信号ＴＧ２を発生するトリガ発生回路１０１を備えた点
と、コンパレータ１２の出力端子と第１のフリップフロ
ップ１３の入力端子の接続点及び、トリガ発生回路１０
１の出力端子と第２のフリップフロップ１０２のトリガ
入力端子Ｃｉｎの接続点をそれぞれ絶縁する絶縁回路１
００を備えた点である。
【００３４】このような構成のΣΔＡＤ変換器の動作を
図２に示す動作波形図を参照しながら説明する。同図
は、図１に示したΣΔＡＤ変換器における、コンパレー
タ１２の入力信号Ａ１１と、その出力信号Ｄ１２と、第
１のフリップフロップ１３の出力信号Ｄ１３と、トリガ
発生回路１０１の出力ＴＧ２と、第２のフリップフロッ
プ１０２の出力信号Ｄ１０２と、クロック信号ＣＬＫの
波形を図示したものである。
図２に示す動作波形図を参照しながら説明する。同図
は、図１に示したΣΔＡＤ変換器における、コンパレー
タ１２の入力信号Ａ１１と、その出力信号Ｄ１２と、第
１のフリップフロップ１３の出力信号Ｄ１３と、トリガ
発生回路１０１の出力ＴＧ２と、第２のフリップフロッ
プ１０２の出力信号Ｄ１０２と、クロック信号ＣＬＫの
波形を図示したものである。
【００３５】ここでは、トリガ発生回路１０１の出力Ｔ
Ｇ２と、第２のフリップフロップ１０２の出力信号Ｄ１
０２について説明する。その他の信号については図７の
従来例と同様の動作を行うため、ここでの説明を省略す
る。
Ｇ２と、第２のフリップフロップ１０２の出力信号Ｄ１
０２について説明する。その他の信号については図７の
従来例と同様の動作を行うため、ここでの説明を省略す
る。
【００３６】トリガ発生回路１０１は、入力された第１
のフリップフロップ１３の出力信号Ｄ１３がオンからオ
フ、または、オフからオンに状態変化した時、クロック
信号ＣＬＫ１周期分のパルス出力を発生する回路であ
る。この回路によって図２に示す出力信号ＴＧ２を発生
する。
のフリップフロップ１３の出力信号Ｄ１３がオンからオ
フ、または、オフからオンに状態変化した時、クロック
信号ＣＬＫ１周期分のパルス出力を発生する回路であ
る。この回路によって図２に示す出力信号ＴＧ２を発生
する。
【００３７】トリガ発生回路１０１の出力信号ＴＧ２
は、絶縁回路１００を通過し、第２のフリップフロップ
１０２のクロック入力端子Ｃｉｎに入力される。第２の
フリップフロップ１０２は、入力端子に入力されたコン
パレータ１２の出力信号Ｄ１２を前記トリガ発生回路１
０１の出力信号ＴＧ２のオンオフタイミングに従ってラ
ッチし、出力信号Ｄ１０２をＤ／Ａ変換器１４に出力す
る。この出力信号Ｄ１０２は、図２に示すように第１の
フリップフロップ１３の出力信号Ｄ１３と同じ波形であ
る。
は、絶縁回路１００を通過し、第２のフリップフロップ
１０２のクロック入力端子Ｃｉｎに入力される。第２の
フリップフロップ１０２は、入力端子に入力されたコン
パレータ１２の出力信号Ｄ１２を前記トリガ発生回路１
０１の出力信号ＴＧ２のオンオフタイミングに従ってラ
ッチし、出力信号Ｄ１０２をＤ／Ａ変換器１４に出力す
る。この出力信号Ｄ１０２は、図２に示すように第１の
フリップフロップ１３の出力信号Ｄ１３と同じ波形であ
る。
【００３８】ここで、図１に示した絶縁回路１００を通
過する信号はコンパレータ１２の出力信号Ｄ１２と、ト
リガ発生回路１０１の出力ＴＧ２である。
過する信号はコンパレータ１２の出力信号Ｄ１２と、ト
リガ発生回路１０１の出力ＴＧ２である。
【００３９】コンパレータ１２の出力信号Ｄ１２とトリ
ガ発生回路１０１の出力ＴＧ２は、図２に示したとおり
オンオフの２値信号であるため容易に絶縁することが可
能である。
ガ発生回路１０１の出力ＴＧ２は、図２に示したとおり
オンオフの２値信号であるため容易に絶縁することが可
能である。
【００４０】また、図１の回路では図７の回路と異な
り、高周波のクロック信号ＣＬＫは絶縁回路１００を通
過していない。そして、前記トリガ発生回路１０１の出
力ＴＧ２は、第１のフリップフロップ１３の出力信号が
変化するときのみオンオフするため原理的にクロック信
号ＣＬＫの周波数よりはるかに周波数が低い。
り、高周波のクロック信号ＣＬＫは絶縁回路１００を通
過していない。そして、前記トリガ発生回路１０１の出
力ＴＧ２は、第１のフリップフロップ１３の出力信号が
変化するときのみオンオフするため原理的にクロック信
号ＣＬＫの周波数よりはるかに周波数が低い。
【００４１】前述したとおり、一般的に絶縁回路は絶縁
しようとする信号の周波数が高い程消費電流が大きくな
り、その価格も高くなる。逆に、絶縁しようとする信号
の周波数が低い程消費電流が小さくなり、その価格も安
くなる。
しようとする信号の周波数が高い程消費電流が大きくな
り、その価格も高くなる。逆に、絶縁しようとする信号
の周波数が低い程消費電流が小さくなり、その価格も安
くなる。
【００４２】上述のとおり、絶縁回路１００によって絶
縁する信号は、低い周波数の２値信号であるためその絶
縁に大電流を必要としない。従って、絶縁回路１００は
小さな電流消費の簡単な回路で容易に実現できる。ま
た、ΣΔＡＤ変換器の分解能を決定するクロック信号Ｃ
ＬＫも絶縁回路１００を通過しないため、この制限を受
けず容易に高周波数化することが可能である。
縁する信号は、低い周波数の２値信号であるためその絶
縁に大電流を必要としない。従って、絶縁回路１００は
小さな電流消費の簡単な回路で容易に実現できる。ま
た、ΣΔＡＤ変換器の分解能を決定するクロック信号Ｃ
ＬＫも絶縁回路１００を通過しないため、この制限を受
けず容易に高周波数化することが可能である。
【００４３】なお、以上の説明は、本発明の説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
【００４４】例えば、図３に示した回路のように第１の
フリップフロップ１３の出力端子とＡ／Ｄ変換器１４の
間にホールド回路５６を挿入したΣΔＡＤ変換器におい
ても、図１で説明した絶縁手段は有効である。同図のよ
うにフリップフロップ１３の出力をホールド回路５６に
よって一定時間、ホールドすることによりＤ／Ａ変換器
１４に入力する出力信号Ｄ１０１の周波数を落とすこと
が可能となるため、クロック信号ＣＬＫの周波数に比べ
積分器１１やコンパレータ１３の動作速度を低く抑える
ことが可能となる。従って、より小電流で動作するΣΔ
ＡＤ変換器を低コストで製作することが可能となる。
フリップフロップ１３の出力端子とＡ／Ｄ変換器１４の
間にホールド回路５６を挿入したΣΔＡＤ変換器におい
ても、図１で説明した絶縁手段は有効である。同図のよ
うにフリップフロップ１３の出力をホールド回路５６に
よって一定時間、ホールドすることによりＤ／Ａ変換器
１４に入力する出力信号Ｄ１０１の周波数を落とすこと
が可能となるため、クロック信号ＣＬＫの周波数に比べ
積分器１１やコンパレータ１３の動作速度を低く抑える
ことが可能となる。従って、より小電流で動作するΣΔ
ＡＤ変換器を低コストで製作することが可能となる。
【００４５】
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。請求項１と３に
記載の発明では、前記ΣΔＡＤ変換器において、比較的
低速の２値信号を絶縁するだけで、前記センサ側の回路
とＣＰＵ側の回路とを絶縁することが可能となる。従っ
て高周波のクロック信号を絶縁する場合に比べ、前記絶
縁手段を電流消費を低く抑えた安価な回路で構成するこ
とが可能となる。
本発明によれば次のような効果がある。請求項１と３に
記載の発明では、前記ΣΔＡＤ変換器において、比較的
低速の２値信号を絶縁するだけで、前記センサ側の回路
とＣＰＵ側の回路とを絶縁することが可能となる。従っ
て高周波のクロック信号を絶縁する場合に比べ、前記絶
縁手段を電流消費を低く抑えた安価な回路で構成するこ
とが可能となる。
【００４６】請求項２に記載の発明では、請求項１に記
載された発明において、前記絶縁手段は、トランスやフ
ォトカプラを用いて構成されたことにより、一般的な汎
用部品を用いて低コストで製作することが可能となる。
また、汎用部品を用いたことにより部品調達が容易であ
る。
載された発明において、前記絶縁手段は、トランスやフ
ォトカプラを用いて構成されたことにより、一般的な汎
用部品を用いて低コストで製作することが可能となる。
また、汎用部品を用いたことにより部品調達が容易であ
る。
【００４７】請求項４に記載の発明では、請求項１に記
載された発明において、前記絶縁手段は、前記２次ΣΔ
ＡＤ変換器やホールド回路を備えたΣΔＡＤ変換器にお
いても対応が可能であるため様々な構成のΣΔＡＤ変換
器に対応することが可能となる。
載された発明において、前記絶縁手段は、前記２次ΣΔ
ＡＤ変換器やホールド回路を備えたΣΔＡＤ変換器にお
いても対応が可能であるため様々な構成のΣΔＡＤ変換
器に対応することが可能となる。
【００４８】請求項５に記載の発明では、請求項１に記
載された発明において、前記トリガ発生回路は、電源回
路等の付帯回路と共に一つのゲートアレイとして構成す
ることができるため小規模なハードウェアで低コストで
製作することが可能となる。
載された発明において、前記トリガ発生回路は、電源回
路等の付帯回路と共に一つのゲートアレイとして構成す
ることができるため小規模なハードウェアで低コストで
製作することが可能となる。
【図１】本発明に係るΣΔＡＤ変換器の一実施例を示す
構成図である。
構成図である。
【図２】本発明に係るΣΔＡＤ変換器の各信号波形を示
す波形図である。
す波形図である。
【図３】本発明に係るΣΔＡＤ変換器の他の実施例を示
す構成図である。
す構成図である。
【図４】従来の渦流量計の一例を示す構成図である。
【図５】従来の渦流量計のΣΔＡＤ変換器の一例を示す
構成図である。
構成図である。
【図６】従来の渦流量計のΣΔＡＤ変換器の各信号波形
を示す波形図である。
を示す波形図である。
【図７】従来の渦流量計のΣΔＡＤ変換器の他の一例を
示す構成図である。
示す構成図である。
１ センサ
２ 増幅器
３ アンチエリアジングフィルタ
４ Ａ／Ｄ変換器
５ デジタルフィルタ
６ ＣＰＵ
７ 出力回路
１１ 積分器
１２ コンパレータ
１３ 第１のフリップフロップ
１４ Ｄ／Ａ変換器
１５ 加算器
２５，３５、１００ 絶縁回路
５６ ホールド回路
１０１ トリガ発生回路
１０２ 第2のフリップフロップ
Claims (5)
- 【請求項１】２線式渦流量計に用いるΣΔＡＤ変換器で
あって、 入力端子と加算器と積分器とコンパレータと第１のフリ
ップフロップを直列に接続し、前記第１のフリップフロ
ップの出力信号を出力端子に接続すると共に、出力側の
信号をＤ／Ａ変換器を介して前記加算器に帰還して、入
力信号に対応するパルス密度信号を出力するΣΔＡＤ変
換器において、 前記コンパレータの出力を保持する第２のフリップフロ
ップと 前記第１のフリップフロップの出力信号の状態変化を検
知して前記第２のフリップフロップのトリガ信号を発生
するトリガ発生回路と、 前記コンパレータの出力端子と前記第１のフリップフロ
ップの入力端子の接続点及び、前記トリガ発生回路の出
力端子と前記第２のフリップフロップのトリガ信号入力
端子の接続点を、それぞれ絶縁する絶縁手段を備えたこ
とを特徴とするΣΔＡＤ変換器。 - 【請求項２】前記絶縁手段として、トランスまたはフォ
トカプラを使用したことを特徴とする請求項１に記載の
ΣΔＡＤ変換器。 - 【請求項３】前記トリガ発生回路は、前記第１のフリッ
プフロップの出力信号が変化するタイミングと同期して
前記トリガ信号を発生するように構成されたことを特徴
とする請求項１に記載のΣΔＡＤ変換器。 - 【請求項４】前記トリガ発生回路は、ホールド回路を経
由した前記第１のフリップフロップの出力を受けるよう
に構成されたことを特徴とする請求項１に記載のΣΔＡ
Ｄ変換器。 - 【請求項５】前記トリガ発生回路は、電源回路の付帯回
路と共に一つのゲートアレイとして構成されたことを特
徴とする請求項１に記載のΣΔＡＤ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04263499A JP3473012B2 (ja) | 1999-02-22 | 1999-02-22 | Σδａｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04263499A JP3473012B2 (ja) | 1999-02-22 | 1999-02-22 | Σδａｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000244324A JP2000244324A (ja) | 2000-09-08 |
| JP3473012B2 true JP3473012B2 (ja) | 2003-12-02 |
Family
ID=12641455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04263499A Expired - Lifetime JP3473012B2 (ja) | 1999-02-22 | 1999-02-22 | Σδａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3473012B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008035038A (ja) * | 2006-07-27 | 2008-02-14 | Yamatake Corp | Δς型ｄ／ａ変換器 |
| JP5115687B2 (ja) * | 2006-10-06 | 2013-01-09 | 富士電機株式会社 | 誘導電動機のベクトル制御装置 |
| JP2011044920A (ja) | 2009-08-21 | 2011-03-03 | Denso Corp | Ａｄ変換装置 |
| JP6303334B2 (ja) * | 2013-08-29 | 2018-04-04 | 株式会社明電舎 | 電力変換装置のデッドタイム補償装置 |
-
1999
- 1999-02-22 JP JP04263499A patent/JP3473012B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000244324A (ja) | 2000-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0989678B1 (en) | Sigma-delta analog-to-digital converter | |
| US9748971B2 (en) | Analogue-to-digital converter | |
| US6140952A (en) | Delta sigma circuit with pulse width modulated offset | |
| US9385747B1 (en) | Capacitance-to-digital converter utilizing digital feedback and auxiliary DAC | |
| CN102435336B (zh) | 具有双精度工作模式的可编程cmos温度传感器 | |
| US6744394B2 (en) | High precision analog to digital converter | |
| EP0495328A1 (en) | Sigma delta converter | |
| US20130208915A1 (en) | System and method for a pcm interface for a capacitive signal source | |
| US6111529A (en) | Accurate gain calibration of analog to digital converters | |
| US7158063B2 (en) | High-resolution sigma-delta converter | |
| US6696843B1 (en) | Device and method for ultrasonic measurement of a fluid flow rate comprising a sigma-delta band pass analog-to-digital converter | |
| JP3473012B2 (ja) | Σδａｄ変換器 | |
| FI114590B (fi) | Virtapiiri ja menetelmä kohinan vaimentamiseksi datamuuntimessa | |
| JP2015142420A (ja) | スイッチング電源の制御装置 | |
| WO2019215095A1 (en) | Class-d amplifier and method for generating a driver signal | |
| JP3220570B2 (ja) | インバータ制御装置 | |
| JP3593691B2 (ja) | Σδａｄ変換器 | |
| CN104348489B (zh) | 前馈式三角积分调制器 | |
| JP3551813B2 (ja) | Σδａｄ変換器及びこれを用いた流量流速測定装置 | |
| JP3475837B2 (ja) | Σδａｄ変換器 | |
| JP3927478B2 (ja) | Ｄ／ａコンバータ | |
| US11588495B2 (en) | Analog front-end circuit capable of use in a sensor system | |
| JP3552027B2 (ja) | Σδａｄ変換器及びこれを用いた流量流速測定装置 | |
| JP2000101435A (ja) | Σδａｄ変換器 | |
| JPH07120950B2 (ja) | Ｄａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140919 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |