FI114590B - Virtapiiri ja menetelmä kohinan vaimentamiseksi datamuuntimessa - Google Patents
Virtapiiri ja menetelmä kohinan vaimentamiseksi datamuuntimessa Download PDFInfo
- Publication number
- FI114590B FI114590B FI20000512A FI20000512A FI114590B FI 114590 B FI114590 B FI 114590B FI 20000512 A FI20000512 A FI 20000512A FI 20000512 A FI20000512 A FI 20000512A FI 114590 B FI114590 B FI 114590B
- Authority
- FI
- Finland
- Prior art keywords
- signal
- clock
- output
- digital
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
- H03M3/37—Compensation or reduction of delay or phase error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
114590
Virtapiiri ja menetelmä kohinan vaimentamiseksi datamuunti-messa
Keksintö koskee yleisesti datamuuntimia ja erityisesti sig-5 ma-delta-digitaali-analogia-muuntimia.
Datamuuntimissa käytettäviä perusmenetelmiä on kaksi. Ne ovat sigma-delta-menetelmä ja resistiiviseen tai kapasitii-viseen jakajaan perustuva menetelmä. Sigma-delta-menetelmä 10 on kiinnostava, koska sillä saavutetaan hyvä resoluutio suurtaajuisella ajastuksella ilman tarkkuussovitettuja, puoli johdesirulle sijoitettuja komponentteja kuten vastuksia. Lisäksi asiantuntemus, joka tarvitaan ohutkalvotekniikalla toteutettujen, lasertrimmattujen analogiakomponenttien tuot-15 tamiseen, on vaikea saavuttaa, kun taas nopeat digitaaliset kytkintoiminnot, joita käytetään sigma-delta-modulaattoreis-sa, ovat jokapäiväistä puolijohdeteollisuudessa.
Datamuuntimissa käytettävä sigma-delta-modulaattorin perus-20 muoto ottaa vastaan tulosignaalin, joka summataan lähtösig-naalin käänteisen takaisinkytkennän kanssa, jotta saataisiin virhesignaali. Virhesignaali käsitellään suodattimena läh-tösignaalin saamiseksi. Sigma-delta-modulaattori muodostaa kvantisointikohinaa päästökaistan ulkopuolella, missä se : 25 voidaan suodattaa. 1 t<<! On kuitenkin hyvin tunnettua, että sigma-delta-modulaattorit voivat synnyttää ei-toivottuja ääniä päästökaistalla. Näissä ei-toivotuissa äänissä on taajuuksia, jotka ovat lineaari-30 sessa suhteessa tulosignaalin DC-esijännitteeseen. Näiden ei-toivottujen äänien syntyminen on haitallisinta matala- I · » « » t »
» I I
• » 2 114590 tasoisille tulosignaaleille, jotka ovat lähellä signaalin maatasoa. Lisäksi sinä aikana, kun signaali on lähellä maa-tasoa, kuuntelija kuulee ei-toivotut äänet herkemmin. Yleisesti hyväksytty selitys sille, miksi sigma-delta-modulaat-5 torit tuottavat näitä ei-toivottuja ääniä, on se, että sig-ma-delta-modulaattori synnyttää mallinnettua kohinaa paljestääkseen tulosignaalin pienet muutosinkrementit.
Ennestään tunnettuihin menetelmiin, joilla eliminoitiin ei-10 toivottuja ääniä päästökaistalla, kuuluivat värinämenette-lyt. Värinämenettelyn toteuttaminen datamuunnoksessa on kuitenkin monimutkaista. Värinäsignaali vaikuttaa lisäksi datamuuntimen kokonaissuorituskykyyn niin, että datamuuntimen signaali-kohina-suhde heikkenee.
15 Näin ollen olisi edullista saada sigma-delta-muunnin, joka vähentää tai eliminoi kokonaan päästökaistan ei-toivotut äänet, joita aiheuttaa mallinnettu kohina. Etua olisi edelleen siitä, että sigma-delta-muunnin olisi tilaa säästävä ja kus-20 tannustehokas.
Kuvio 1 kuvaa datamuuntimen osittaisessa lohkokaaviomuodossa ja osittain kaavakuvana.
• 9 t 1 j 25 Kuvio 2 esittää kuvion 1 kytkin-kondensaattoritoteutuksen ·...· kuvion 1 datamuuntimen digitaali-analogia-muuntimesta (DAC) .
» » • ·
Kuvio 3 on ajoituskaavio, joka kuvaa kuvion 1 datamuuntimen signaalit.
30 » · 3 114590
Kuvio 4 on käyrä kuvion 1 datamuuntimen lähtösignaalissa esiintyvästä kohinasta taajuusalueella.
Nyt kyseessä oleva keksintö antaa yleisesti datamuunnospii-5 rin ja -menetelmän datanmuuntimen lähtösignaaliinsa synnyttämän kohinan vaimentamiseksi. Tarkemmin lausuttuna nyt kyseessä oleva keksintö antaa sigma-delta-digitaali-analogia-muuntimen (DAC) monibittisen digitaalisen signaalin muuntamiseksi analogiseksi signaaliksi, missä piirissä ja menetel-10 mässä analogisen signaalin spektriä vaimennetaan ennalta määritetyllä taajuudella lähtösignaalin kohinan vähentämiseksi. Analoginen signaali on ajallisesti jatkuvasti muuttuva signaali tai diskreetti signaali, joka vaihtelee ajan myötä kolmen tai useamman tilan välillä informaation esittä-15 miseksi.
Edullisessa suoritusmuodossa sigma-delta-DAC sisältää sigma-delta-modulaattorin, DACin kytkettynä sigma-delta-modulaat-toriin, kellogeneraattorin kytkettynä DACiin sekä kellonoh-* ; 20 jauspiirin kytkettynä sigma-delta-modulaattoriin ja kello- . generaattoriin. Sigma-delta-modulaattori muuntaa monibitti- [!!.’ sen digitaalisen signaalin yksibittiseksi digitaaliseksi signaaliksi. Kellonohjauspiiri aktivoi tai estää kellogene-,···, raattorin yksibittisen digitaalisen signaalin mukaan. Tar- 25 kemmin lausuttuna kellonohjauspiiri vapauttaa tai estää kel-losignaalin siirron DACiin yksibittisen digitaalisen signaa-Iin mukaan kohinan vaimentamiseksi analogiasignaalin taa-juusspektrissä. Tässä suoritusmuodossa sigma-delta-DACin taajuusvaste vaimennetaan lähellä arvoa Fs/2, joka on sama t 30 taajuus kuin sigma-delta-DACin näytekellotaajuuden puolikas.
I t »Il : Vaimentamalla lähtösignaalin energiaa Fs/2:n ympärillä, sig- » · 4 114590 ma-delta-DAC eliminoi lähes tyystin äänet, joita aiheuttaa mallinnettu kohina.
Kuvio 1 kuvaa osittain lohkokaaviomuodossa ja osittain kaa-5 vakuvana datamuuntimen 10, joka soveltuu valmistettavaksi integroituna piirinä (IC) tavanomaisia IC-valmistusproses-seja käyttäen. Datamuuntimessa 10 on tuloliitin 11 monibit-tisen digitaalisen signaalin nimeltään MONIBITTINEN DATA ottamiseksi vastaan ja lähtöliitin 12 analogisen signaalin 10 lähtö antamiseksi. Datamuunnin 10, jota kutsutaan myös nimellä sigma-delta-DAC, sisältää sigma-delta-modulaattorin 16, DACin 17, kellonohjauspiirin 18 ja kellogeneraattorin 19. Sigma-delta-modulaattorissa 16 on datatuloliitin digitaalisen signaalin MONIBITTINEN DATA ottamiseksi vastaan ja 15 kellotuloliitin signaalin nimeltä NÄYTEKELLO ottamiseksi vastaan sekä lähtöliitin yksibittisen digitaalisen signaalin nimeltä YKSIBITTINEN DATA antamiseksi.
DAC 17 on yksibittinen DAC, jolla on tuloliitin signaalin 20 YKSIBITTINEN DATA ottamiseksi vastaan, kellotuloliitin signaalin nimeltä KELLO ottamiseksi vastaan ja lähtöliitin signaalin LÄHTÖ antamiseksi. Kellonohjauspiirillä 18 on datatu-loliitin, joka on myös kytketty yhteisesti sigma-delta-modu-laattorin 16 lähtöliittimeen ja DACin 17 datatuloliittimeen, t t 1,1 · 25 kellotuloliitin signaalin NÄYTEKELLO ottamiseksi vastaan ja :,,,· lähtöliitin signaalin nimeltä OHJAUS antamiseksi. Kello- generaattorilla 19 on ohjaustuloliitin kytkettynä kellonoh-*...· jauspiirin 18 lähtöliittimeen, kellotuloliitin signaalin NÄYTEKELLO ottamiseksi vastaan ja DACin 17 kellotuloliitti-30 meen kytketty lähtöliitin signaalin KELLO antamiseksi.
I · 5 114590
Kun kellogeneraattorin 19 ohjaustuloliitintä ohjataan, kel-logeneraattori 19 aktivoidaan, so. kellogeneraattorin 19 lähtöliitin aktivoidaaan ja kellosignaali saadaan DACin 17 kellotuloliittimeen. Toisin sanoen signaali KELLO vapaute-5 taan ja yksi tai useampia pulsseja lähetetään kellogeneraattorin 19 lähtöliittimestä DACin 17 kellotuloliittimeen. Toisaalta, kun kellogeneraattorin 19 ohjaustuloliitintä ei ohjata, kellogeneraattori 19 on estetty, so. kellogeneraattorin 19 lähtöliitin on estetty. Kun kellogeneraattori 19 on 10 estetty, loogisen tilan LOW mukainen jännite lähetetään DACin 17 kellotuloliittimeen, so. signaali KELLO pysäytetään. Kellogeneraattorin 19 ohjaustuloliitin on ohjattuna, kun signaali OHJAUS on loogisen tilan LOW mukaisessa jännitteessä. Ja päinvastoin, kellogeneraattorin 19 ohjaustulolii-15 tin ei ole ohjattuna, kun signaali OHJAUS on loogisen tilan HIGH mukaisessa jännitteessä. Loogisen tilan LOW jännite voi olla esimerkiksi nolla volttia ja se voidaan määritellä loogiseksi nollaksi. Loogisen tilan HIGH jännite voi olla esimerkiksi viisi volttia ja se voidaan määritellä loogiseksi * ; 20 ykköseksi. On ymmärrettävä, että loogisen nollan ja loogisen . , ykkösen määrittely on vapaavalintainen. Toisin sanoen loogi- nen ykkönen voidaan määritellä nollaksi voltiksi ja looginen !!! nolla voidaan määritellä viideksi voltiksi.
t » 25 Sigma-delta-demodulaattori 16 voi olla tavanomainen sigma-delta-demodulaattori, joka on toteutettu käyttäen summaus-,···, laitteita, kertojia ja viive-elimiä. Kellonohjauspiiri 18 ( voi olla toteutettu käyttäen viive-elintä kuten esimerkiksi muistielintä tai salpapiiriä kytkettynä summauslaitteeseen *; 30 eli summaimeen. Koska signaali YKSIBITTINEN DATA on yksibit- : tinen digitaalinen signaali, kellonohjauspiiri 18 toteute- 6 114590 taan esimerkiksi käyttäen D-tyypin kiikkua 21, joka on kytketty eksklusiiviseen OR-porttipiiriin (XOR) 22.
Kiikulla 21 on D:llä nimetty datatuloliitin, joka on kytket-5 ty yhteisesti kellonohjauspiirin 18 datatuloliittimeen ja XOR-porttipiirin 22 ensimmäiseen tuloliittimeen, CK:lla nimetty kellotuloliitin, joka on kytketty kellonohjauspiirin kellotuloliittimeen, ja Q:lla nimetty todellisen arvon läh-töliitin , joka on kytketty XOR-porttipiirin 22 toiseen tulo loliittimeen. XOR-porttipiirin 22 lähtöliitin on kytketty kellonohjauspiirin 18 lähtöliittimeen.
Datamuunnin 10 on toteutettu mieluiten komplementaarisilla metallioksidipuolijohdelogiikkapiireillä (CMOS), jonka te-15 honkulutus on suhteellisen pieni ja nopeus suhteellisen suuri, mutta se voidaan toteuttaa yhtä hyvin myös muilla tran-sistoritekniikoilla.
Kuvio 2 esittää kytkentäkondensaattorein toteutetun DACin 17 * * ' * 20 (kuvio 1). Tässä esimerkissä DAC 17 on toteutettu käyttäen kytkin-kondensaattoripiiriä, joka sisältää kytkimet 31-38, ·;;/ kondensaattorit 41-46 ja vahvistimen 51. DACissa 17 on li-
;;; säksi tuloliittimet 26 ja 27 vertailusignaalien +REF ja -REF
saamiseksi ja lähtöliittimet 28 ja 29 signaalien Vo+ ja Vo- 25 antamiseksi. DACin 17 lähtöliittimiin 28 ja 29 muodostettava differentiaalinen lähtösignaali, so. signaali Vo+ - Vo-, lä- ^ hetetään lähtöliittimeen 12 (kuvio 1) signaalin LÄHTÖ muo- • dostamiseksi.
»
I I
*;· 30 Viitataan nyt kuvioihin 1 ja 2; toiminnassa datamuunnin 10 : muuntaa monibittisen digitaalisen signaalin, so. signaalin I ( 7 114590 MONIBITTINEN DATA, analogiseksi signaaliksi, so. signaaliksi LÄHTÖ. Tarkemmin lausuttuna: sigma-delta-modulaattori 16 muuntaa digitaalisen signaalin MONIBITTINEN DATA digitaaliseksi signaaliksi YKSIBITTINEN DATA. Signaalin YKSIBITTINEN 5 DATA muodostamisen yhteydessä sigma-delta-modulaattori 16 synnyttää kohinaa, kuten kvantisointikohinaa, joka ilmenee signaalissa LÄHTÖ taajuudella, joka on jokseenkin yhtä kuin puolet signaalin NÄYTEKELLO taajuudesta.
10 Kellonohjauspiiri 18 aktivoi tai estää kellogeneraattorin 19 signaalin YKSIBITTINEN DATA mukaan kohinan vaimentamiseksi signaalissa LÄHTÖ. Kun signaali YKSIBITTINEN DATA vaihtelee kahden loogisen tason välillä signaalin NÄYTEKELLO kahden peräkkäisen kellojakson aikana, signaali OHJAUS on loogisen 15 tilan HIGH mukaisessa jännitteessä. Kellogeneraattorin 19 lähtöliitin on tällön estetty ja kellogeneraattorin 19 läh- töliittimestä lähetetään loogisen tilan LOW mukainen jännite
DACin 17 kellotuloliittimeen. Kun signaali YKSIBITTINEN DATA
. . Pysyy samassa loogisessa tasossa signaalin NÄYTEKELLO kahden ! 20 peräkkäisen kellojakson ajan, signaali OHJAUS on loogisen . . tilan LOW mukaisessa jännitteessä. Kellogeneraattorin 19 ’!.V lähtöliitin aktivoidaan siksi, ja kellosignaali lähetetään kellogeneraattorin 19 lähtöliittimestä DACin 17 kellotulo- .···. liittimeen.
* * 25 DACin 17 kytkimet 35-38 ovat kytkettynä jatkuvasti toiminnan .···. aikana. Kytkimet 31, 32, 33 ja 34 ovat kytkettynä silloin, kun signaali OHJAUS on loogisen tilan LOW mukaisessa jännit- ’!!! teessä, so. silloin, kun kellosignaali lähetetään kello- > » ’’’ 30 generaattorista 19 DACiin 17. Lisäksi kytkimiä 31-34 ohjaa-
* I
* i I
8 114590 van ohjaussignaalin kaksi vaihetta (ei näy kuvassa) määritetään signaalilla YKSIBITTINEN DATA.
Datamuuntimen 10 toimintaa kuvataan vielä kuvioon 3 viita-5 ten. Kuvio 3 on ajoituskaavio, joka kuvaa datamuuntimen 10 (kuvio 1) signaalit. Datamuuntimen 10 kaikkia signaaleja ei esitetä kuvion 3 ajoituskaaviossa, selkeyden vuoksi. Signaali YKSIBITTINEN DATA on yksibittinen digitaalinen signaali, jonka looginen arvo on joko looginen nolla (esitetty nume-10 rolla "0" kuviossa 3) tai looginen 1 (esitetty numerolla "1" kuviossa 3). Signaali LÄHTÖ on kolmiarvoinen signaali, so. signaali, jolla on kolme tasoa, jotka nimetty seuraavasti kuviossa 3: +REF, 0 ja -REF. Signaalilla NÄYTEKELLO on taajuus Fs.
15 DAC 17 muodostaa signaalin LÄHTÖ käsittelemällä signaalit YKSIBITTINEN DATA ja KELLO. Signaali LÄHTÖ on tasossa +REF, kun signaali YKSIBITTINEN DATA on loogisen tilan HIGH mukai- , . sessa jännitteessä signaalin NÄYTEKELLO kahden peräkkäisen 1 20 kellojakson ajan, ja signaali LÄHTÖ on tasossa -REF, kun • « » · signaali YKSIBITTINEN DATA on loogisen tilan LOW mukaisessa jännitteessä kahden peräkkäisen kellojakson ajan. Signaali LÄHTÖ on tasossa 0, kun signaali YKSIBITTINEN DATA vaihtelee ,···. loogisen HIGH-tilan ja LOW-tilan mukaisen jännitteen välillä * · 25 signaalin NÄYTEKELLO kahden peräkkäisen kellojakson välillä.
.’*·. Kellonohjauspiiri 18 käsittelee signaalin YKSIBITTINEN DATA
ja muodostaa signaalin OHJAUS ohjatakseen signaalia KELLO, jonka kellogeneraattori 19 lähettää DACiin 17. Suurtaajuista 30 kvantisointikohinaa esiintyy signaalissa YKSIBITTINEN DATA, > * * j kun se vaihtaa tilaa loogisen nollan ja loogisen ykkösen vä- • ( 9 114590
Iillä signaalin NÄYTEKELLO kahden peräkkäisen kellojakson aikana. Nyt kyseessä olevan keksinnön mukaisesti kellonoh-jauspiiri 18 pysäyttää muunnosprosessin digitaalisesta analogiseksi DACissa 17 pysäyttämällä DACille annettavan kel-5 losignaalin, kun signaali YKSIBITTINEN DATA vaihtaa tilaansa loogisen nollan ja loogisen ykkösen välillä signaalin NÄYTEKELLO kahden peräkkäisen kellojakson aikana. Toisin sanoen muunnosprosessi digitaalisesta analogiseksi, jonka DAC 17 suorittaa, estetään estämällä kellosignaalin lähetys kello logeneraattorista 19 DACiin 17. Tämä vaimentaa signaalin LÄHTÖ energian jotakuinkin taajuudella Fs/2 ja vaimentaa siten kvantisointikohinan signaalissa LÄHTÖ taajuudella Fs/2. DACin prosessi digitaalisesta analogiseksi aktivoidaan, kun signaali YKSIBITTINEN DATA pysyy samassa loogisessa tasossa 15 signaalin NÄYTEKELLO kahden peräkkäisen kellojakson ajan.
Toisin sanoen DACin 17 suorittama muunnosprosessi digitaalisesta analogiseksi aktivoidaan vapauttamalla kellosignaalin lähetys kellogeneraattorista 19 DACiin 17. Täten kellosignaali lähetetään DACin 17 kellotuloliittimeen, yksi tai use-; 20 ampia pulsseja lähetetään DACiin 17 kellogeneraattorista 19.
Viitataan nyt kuvioihin 1 ja 3; ajanhetkien To ja Ti välillä « · signaali YKSIBITTINEN DATA vaihtelee loogisen nollan ja loo- « ·
gisen ykkösen välillä taajuudella Fs/2, ja signaali OHJAUS
* · 25 on loogisen tilan HIGH mukaisessa jännitteessä. Kun signaali OHJAUS on loogisen tilan HIGH mukaisessa jännitteessä, kel-,·*. logeneraattorin 19 lähtöliitin estetään ja signaali KELLO on loogisen LOW-tilan mukaisessa jännitteessä. Signaali LÄHTÖ *;;; on tasossa 0 ajanhetkien To ja Ti välilllä.
I 1 ’ :* ’ 30 I « 114590 ίο
Ajanhetkien Ti ja T2 välillä signaali YKSIBITTINEN DATA on looginen ykkönen signaalin NÄYTEKELLO kahden peräkkäisen kellojakson ajan, ja signaalin OHJAUS siirtyy loogisen tilan HIGH mukaisesta jännitteestä loogisen LOW-tilan mukaiseeen 5 jännitteeseen ja aktivoi siten kellogeneraattorin 19 lähtö-liittimen. Toisin sanoen DACiin 17 syötettävä kellosignaali vapautetaan. Signaali LÄHTÖ siirtyy tasoon +REF tasosta 0, koska signaali YKSIBITTINEN DATA on looginen ykkönen signaalin NÄYTEKELLO kahden peräkkäisen kellojakson ajan.
10
Ajanhetkien T2 ja T3 välillä signaali YKSIBITTINEN DATA vaihtelee loogisen nollan ja loogisen ykkösen välillä signaalin NÄYTEKELLO peräkkäisten kellojaksojen aikana, ja signaali ohjaus on loogisen tilan HIGH mukaisessa jännitteessä.
15 Kun signaali OHJAUS on loogisen tilan HIGH mukaisessa jännitteessä, kellogeneraattorin 19 lähtöliitin on estetty ja signaali KELLO on loogisen tilan LOW mukaisessa jännitteessä. Toisin sanoen DACiin 17 syötettävä kellosignaali on pysäytetty. Signaali LÄHTÖ on tasossa 0, koska signaali * ; 20 YKSIBITTINEN DATA vaihtelee loogisen nollan ja loogisen yk- . . kösen välillä signaalin NÄYTEKELLO peräkkäisten kellojakso- • 1 · ' .*!. ’ j en aikana.
• » > t * * » l ·
Ajanhetkien T3 ja T4 välillä signaali YKSIBITTINEN DATA on * · 25 loogisessa nollassa signaalin NÄYTEKELLO kahden peräkkäisen kellojakson aikana, ja signaali OHJAUS siirtyy loogisen ti-,·*·. lan HIGH mukaisesta jännitteestä loogisen tilan LOW mukai seen jännitteeseen ja aktivoi siten kellogeneraattorin 19 lähtöliittimen. Signaali LÄHTÖ siirtyy tasoon -REF tasosta ν’ 30 0.
* » 114590
Xl
Ajanhetkien T4 ja T5 välillä signaali YKSIBITTINEN DATA on looginen ykkönen signaalin NÄYTEKELLO kahden peräkkäisen kellojakson ajan. Signaali OHJAUS siirtyy loogisen tilan HIGH mukaisesta jännitteestä loogisen tilan LOW mukaiseen 5 jännitteeseen. Signaali LÄHTÖ siirtyy tasosta 0 tasoon +REF.
Kuvio 4 on käyrä kvantisointikohinasta, jota esiintyy datamuuntimen 10 (kuvio 1) signaalin LÄHTÖ taajuusalueella. Vaaka-akseli edustaa taajuutta ja pystyakseli signaalin LÄHTÖ 10 amplitudia desibeleissä (dB). Kuten kuviossa 4 on esitetty, signaalissa LÄHTÖ esiintyvän kohinan ominaiskäyrässä on kuoppa taajuudessa Fs/2, joka on puolet signaalin NÄYTEKELLO taajuudesta. Toisin sanoen kuvion 1 datamuunnin 10 antaa taajuusvasteen sin(x) / (x) kohdassa Fs/2. Ominaiskäyrän 15 kuoppa on tulosta DACiin 17 syötettävän kellosignaalin pysäyttämisestä signaalin YKSIBITTINEN DATA mukaan, kuten edellä on kuvattu. Vaimentamalla signaali lähtö KOHDASSA Fs/2 datamuunnin 10 saadaan vaimentamaan signaalin LÄHTÖ ko-. . hinaa taajuudessa, joka on jotakuinkin Fs/2. Näin saadaan , 20 parannetuksi datamuuntimen 10 signaali-kohina-suhdetta ; (SNR) .
» * < · ,···, Tässä vaiheessa on korostettava, että näin saadaan datamuun- » · ninpiiri ja -menetelmä datamuuntimen synnyttämän kohinan * t » * * 25 vaimentamiseksi lähtösignaalissa. Nyt kyseessä olevan kek-·'·. sinnön etuna on se, että se käyttää yksinkertaista kellonoh- jauspiiriä ja yksibittistä DACia kohinan vaimentamiseksi ’;t lähtösignaalissa. Yksinkertainen kellonohjauspiiri tekee mahdolliseksi yksibittisen DACin käytön kuviollisen näyteko-30 hinan suodattamiseksi taajuuden Fs/2 ympärillä lisäämättä
I I
; sanakokoa DACille. Nyt kyseessä oleva keksintö antaa lisäksi 12 114590 datamuunninpiirin ja -menetelmän kolmiarvoisen signaalin muodostamiseksi pysäyttämällä datamuunninpiirin DACin kello.
5 * i · i * • * · * * » » » < » « i 4
- : I ' I
» *
Claims (10)
13 114590
1. Piiri (10) digitaalisen signaalin muuntamiseksi analogiseksi, tunnettu siitä, että piiri käsittää: 5 muuntimen (17), jossa on datatulo kytketty digitaalisen signaalin vastaanottamiseksi sekä lähtö kellosignaalin vasteena, digitaalisesta signaalista muunnetun analogisen signaalin muodostamiseksi, 10 kellogeneraattorin (19), jossa on lähtö kellosignaalin toimittamiseksi muuntimen (17) kellotulolle ja ohjauspiirin (18), jossa on tulo kytketty digitaalisen sig-15 naalin vastaanottamiseksi ja lähtö on kytketty kello- generaattorin (19) tuloon kellosignaalin käyttöönottamiseksi muuntimellä (17). '.j 2. Patenttivaatimuksen 1 mukainen piiri, tunnettu siitä, et- » · 20 tä se käsittää edelleen sigma-delta-modulaattorin (16) , jos-; sa on tulo toisen digitaalisen signaalin saamiseksi ja lähtö kytketty ohjauspiirin tuloon ja edelleen kytketty muuntimen (17) datatuloon. * ·
3. Patenttivaatimuksen 1 mukainen piiri, tunnettu siitä, et- tä muunnin (17) on yksibittinen digitaali-analogia-muunnin (DAC) .
4. Patenttivaatimuksen 1 mukainen piiri, tunnettu siitä, et-; **, 30 tä muunnin (17) sisältää kytkin-kondensaattori-piirin, jossa • t 14 114590 on tulo kytketty digitaalisen signaalin saamiseksi ja lähtö kytketty analogisen signaalin antamiseksi.
5. Patenttivaatimuksen 1 mukainen piiri, tunnettu siitä, et-5 tä ohjauspiiri (18) käsittää: loogisen portin (22), jossa on ensimmäinen tulo kytketty digitaalisen signaalin saamiseksi ja lähtö kytketty kello-generaattorin (19) tuloon ja 10 muistielimen (21), jossa on ensimmäinen tulo kytketty digitaalisen signaalin saamiseksi ja lähtö kytketty loogisen portin (22) toiseen tuloon.
6. Menetelmä digitaalisen signaalin analogiseksi signaaliksi muuntavan datamuuntimen (10) lähtösignaalissa esiintyvän kohinan vaimentamiseksi, tunnettu siitä, että menetelmä käsittää vaiheena seuraavan: 20 vaimennetaan energia lähtösignaalissa ennalta määritellyssä taajuudessa niin, että vaimennusvaihe sisältää vaiheina seu-•;; · raavan: t t • · ;;; estetään datamuuntimen (10) muunnosprosessi digitaali- • · 25 sesta analogiseksi, kun digitaalinen signaali vaihte- . lee ensimmäisen ja toisen loogisen tason välillä datani muuntimen (10) näytekellon kahden peräkkäisen jakson ’ ’ aikana j a t % ·;·' 30 aktivoidaan muunnosprosessi digitaalisesta analogisek- : si, kun digitaalinen signaali pysyy ensimmäisessä loo- 15 114590 gisessa tasossa näytekellon kahden peräkkäisen jakson ajan.
7. Patenttivaatimuksen 6 mukainen menetelmä, tunnettu siitä, 5 että digitaalisesta analogiseksi muuntavan muunnosprosessin keskeytysvaihe sisältää sen, että estetään datamuuntimen (10) kellogeneraattori (19), kun digitaalinen signaali vaih-telee ensimmäisen ja toisen loogisen tason välillä näytekellon kahden peräkkäisen jakson aikana. 10
8. Patenttivaatimuksen 6 mukainen menetelmä, tunnettu siitä, että digitaalisesta analogiseksi muuntavan muunnosprosessin aktivointivaihe sisältää datamuuntimen (10) kellogeneraatto-rin aktivoimisen, kun digitaalinen signaali pysyy ensimmäi- 15 sessä loogisessa tasossa näytekellon kahden peräkkäisen jakson ajan.
9. Menetelmä kolmiarvoisen signaalin (LÄHTÖ) muodostamiseksi, tunnettu siitä, että menetelmä käsittää vaiheina seuraa- 20 van: * * I muunnetaan digitaalinen signaali (YKSIBITTINEN DATA) kol-.···, miarvoiseksi signaaliksi (LÄHTÖ) käyttäen kellosignaalia ,··, (KELLO) niin, että muunnosvaihe sisältää vaiheina seuraavan: 25 estetään kellosignaali (KELLO) , kun digitaalinen sig-naali (YKSIBITTINEN DATA) vaihtelee ensimmäisen ja toisen loogisen tason välillä näytekellon (NÄYTEKELLO) kahden peräkkäisen jakson aikana ja . 30 16 114590 aktivoidaan kellosignaali (KELLO), kun digitaalinen signaali (YKSIBITTINEN DATA) pysyy ensimmäisessä loogisessa tasossa näytekellon (NÄYTEKELLO) kahden peräkkäisen jakson ajan. 5
10. Patenttivaatimuksen 9 mukainen menetelmä, tunnettu siitä, että muuntovaihe digitaalisesta signaalista (YKSIBITTINEN DATA) kolmiarvoiseksi signaaliksi (LÄHTÖ) käyttäen kellosignaalia (KELLO) sisältää vaiheina seuraavan: 10 siirretään kolmiarvoinen signaali (LÄHTÖ) toiselta tasolta ensimmäiselle tasolle, kun digitaalinen signaali (YKSIBITTINEN DATA) on ensimmäisellä loogisella tasolla ja kellosignaali on aktivoitu ja 15 siirretään kolmiarvoinen signaali (LÄHTÖ) toiselta tasolta kolmannelle tasolle, kun digitaalinen signaali (YKSIBITTINEN DATA) on toisella loogisella tasolla ja kellosignaali (KELLO) on aktivoitu. *: 20 i * » 114590 π
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/265,238 US6137429A (en) | 1999-03-08 | 1999-03-08 | Circuit and method for attenuating noise in a data converter |
| US26523899 | 1999-03-08 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| FI20000512A0 FI20000512A0 (fi) | 2000-03-06 |
| FI20000512A FI20000512A (fi) | 2000-09-08 |
| FI114590B true FI114590B (fi) | 2004-11-15 |
Family
ID=23009606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI20000512A FI114590B (fi) | 1999-03-08 | 2000-03-06 | Virtapiiri ja menetelmä kohinan vaimentamiseksi datamuuntimessa |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6137429A (fi) |
| JP (1) | JP4514881B2 (fi) |
| CN (1) | CN1269641A (fi) |
| FI (1) | FI114590B (fi) |
| SE (1) | SE514843C2 (fi) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791404B1 (en) * | 1999-07-01 | 2004-09-14 | Broadcom Corporation | Method and apparatus for efficient mixed signal processing in a digital amplifier |
| US6278394B1 (en) * | 1999-09-21 | 2001-08-21 | Motorola, Inc. | Signal processing circuit and method of operation |
| SE0104403D0 (sv) * | 2001-12-21 | 2001-12-21 | Bang & Olufsen Powerhouse As | Attenuation control for digital power converters |
| US7042378B2 (en) * | 2002-01-30 | 2006-05-09 | Koninklijke Philips Electronics N.V. | Circuit with a digital to analog converter |
| DE102004039725A1 (de) * | 2004-08-11 | 2006-02-23 | Micronas Gmbh | Rauschformerschaltung und Verfahren zum Reduzieren eines Schaltgeräusches |
| CN100512014C (zh) * | 2005-04-05 | 2009-07-08 | 中兴通讯股份有限公司 | 一种降低模拟数字转换系统工作噪声的电路 |
| US7116257B1 (en) * | 2005-09-26 | 2006-10-03 | Ess Technology, Inc. | Low noise digital to analog converter with audio applications |
| US7138935B1 (en) * | 2005-09-26 | 2006-11-21 | Ess Technology, Inc. | Low noise digital to signal interval converter with audio applications |
| US7724792B2 (en) * | 2006-03-03 | 2010-05-25 | Mindspeed Technologies, Inc. | Driving laser diodes with immunity to temperature changes, aging, and other effects |
| US7890684B2 (en) * | 2006-08-31 | 2011-02-15 | Standard Microsystems Corporation | Two-cycle return path clocking |
| US7693493B2 (en) * | 2007-06-29 | 2010-04-06 | Intel Corporation | Reducing amplitude modulated noise for a wireless transceiver |
| GB2507332B (en) * | 2012-10-26 | 2016-09-14 | Cirrus Logic Int Semiconductor Ltd | Digital/analogue conversion |
| US9141339B2 (en) * | 2012-12-12 | 2015-09-22 | Djuro Zrilic | Delta-modulation signal processors: linear, nonlinear and mixed |
| US9575729B1 (en) * | 2015-12-03 | 2017-02-21 | Djuro G. Zrilic | Digital architecture for delta-sigma RMS-to-DC converter |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03143027A (ja) * | 1989-10-27 | 1991-06-18 | Fujitsu Ltd | ３値出力形ｄ／ａ変換器 |
| JPH07118652B2 (ja) * | 1990-10-12 | 1995-12-18 | ヤマハ株式会社 | Ｄａ変換装置 |
| JPH04243326A (ja) * | 1991-01-18 | 1992-08-31 | Nec Corp | オーバサンプリングｄ−ａ変換器 |
| JP2777291B2 (ja) * | 1991-04-30 | 1998-07-16 | 株式会社東芝 | アナログ・ディジタル混在集積回路 |
| JPH0537385A (ja) * | 1991-07-08 | 1993-02-12 | Yokogawa Electric Corp | Σδｄ／ａ変換器およびσδ変調器 |
| US5323157A (en) * | 1993-01-15 | 1994-06-21 | Motorola, Inc. | Sigma-delta digital-to-analog converter with reduced noise |
| US5357252A (en) * | 1993-03-22 | 1994-10-18 | Motorola, Inc. | Sigma-delta modulator with improved tone rejection and method therefor |
| JP3145860B2 (ja) * | 1994-04-27 | 2001-03-12 | 旭化成マイクロシステム株式会社 | Ｄａ変換器 |
| JP3238587B2 (ja) * | 1994-12-27 | 2001-12-17 | バー−ブラウン・コーポレーション | 自動ミューティング機能を備えたオーバーサンプリング型デジタル−アナログ変換器 |
| US5608401A (en) * | 1994-12-28 | 1997-03-04 | Lucent Technologies Inc. | Three-level digital-to-analog converter for low-power consumption |
| KR0170720B1 (ko) * | 1995-12-29 | 1999-03-30 | 김광호 | 디지탈/아날로그 변환기 인터페이스 장치 |
| JPH1013232A (ja) * | 1996-06-24 | 1998-01-16 | Kokusai Electric Co Ltd | Ｄａｃ用クロック位相調整回路 |
-
1999
- 1999-03-08 US US09/265,238 patent/US6137429A/en not_active Expired - Lifetime
-
2000
- 2000-03-01 JP JP2000055147A patent/JP4514881B2/ja not_active Expired - Lifetime
- 2000-03-03 SE SE0000699A patent/SE514843C2/sv not_active IP Right Cessation
- 2000-03-06 FI FI20000512A patent/FI114590B/fi active IP Right Grant
- 2000-03-07 CN CN00103740A patent/CN1269641A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| SE514843C2 (sv) | 2001-04-30 |
| SE0000699L (sv) | 2000-09-09 |
| JP2000269818A (ja) | 2000-09-29 |
| JP4514881B2 (ja) | 2010-07-28 |
| FI20000512A0 (fi) | 2000-03-06 |
| CN1269641A (zh) | 2000-10-11 |
| US6137429A (en) | 2000-10-24 |
| FI20000512A (fi) | 2000-09-08 |
| SE0000699D0 (sv) | 2000-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI114590B (fi) | Virtapiiri ja menetelmä kohinan vaimentamiseksi datamuuntimessa | |
| KR100276790B1 (ko) | 개선된 신호음 제거 기능과 그 방법을 지닌 시그마-델타 변조기 | |
| US10141948B2 (en) | Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure | |
| Trakimas et al. | An adaptive resolution asynchronous ADC architecture for data compression in energy constrained sensing applications | |
| US7576671B2 (en) | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters | |
| US6426714B1 (en) | Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator | |
| Geerts et al. | A high-performance multibit/spl Delta//spl Sigma/CMOS ADC | |
| US7006028B2 (en) | Digital background cancellation of digital to analog converter mismatch noise in analog to digital converters | |
| KR100367339B1 (ko) | 디지탈논리게이트코어를갖는시그마-델타변환기 | |
| KR100993155B1 (ko) | 오프셋을 이용한 시그마-델타 변조 | |
| US5196853A (en) | Sigma delta converter insensitive to asymmetrical switching times | |
| KR0162112B1 (ko) | 신호 처리 회로 | |
| US8400340B2 (en) | Achieving high dynamic range in a sigma delta analog to digital converter | |
| US6940438B2 (en) | Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator | |
| Vadipour | Techniques for preventing tonal behavior of data weighted averaging algorithm in/spl Sigma/-/spl Delta/modulators | |
| US7158063B2 (en) | High-resolution sigma-delta converter | |
| GB2266204A (en) | Low noise transmission of output data from a delta-sigma modulator | |
| Colodro et al. | New continuous-time multibit sigma–delta modulators with low sensitivity to clock jitter | |
| US9859916B1 (en) | Multistage noise shaping sigma-delta modulator | |
| Nys et al. | A monolithic 19-bit 800 Hz low power multi-bit sigma delta CMOS ADC using data weighted averaging | |
| EP3641136A1 (en) | Analog-to-digital multi-bit delta-sigma modulator, method for converting an analog input signal into a digital multi-bit output signal, and analog-to-digital converter | |
| CN107919871B (zh) | 一种过采样模数转换器 | |
| Fiez et al. | Delta-sigma A/D converters: the next generation | |
| Jones et al. | The application of delta-sigma ADCs to V32 modems | |
| CN116647238A (zh) | 一种自适应伪随机扰动注入方法和自扰动σ-δ调制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PC | Transfer of assignment of patent |
Owner name: FREESCALE SEMICONDUCTOR, INC. |
|
| FG | Patent granted |
Ref document number: 114590 Country of ref document: FI |