FI114590B - Strömkrets och förfarande för dämpning av brus i en datakonverter - Google Patents

Strömkrets och förfarande för dämpning av brus i en datakonverter Download PDF

Info

Publication number
FI114590B
FI114590B FI20000512A FI20000512A FI114590B FI 114590 B FI114590 B FI 114590B FI 20000512 A FI20000512 A FI 20000512A FI 20000512 A FI20000512 A FI 20000512A FI 114590 B FI114590 B FI 114590B
Authority
FI
Finland
Prior art keywords
signal
clock
output
digital
data
Prior art date
Application number
FI20000512A
Other languages
English (en)
Finnish (fi)
Other versions
FI20000512A (sv
FI20000512A0 (sv
Inventor
Joseph Chan
David Yatim
Kiyoshi Kase
Paul Astrachan
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of FI20000512A0 publication Critical patent/FI20000512A0/sv
Publication of FI20000512A publication Critical patent/FI20000512A/sv
Application granted granted Critical
Publication of FI114590B publication Critical patent/FI114590B/sv

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Claims (10)

1. Krets (10) för att konvertera en digital signal till en analog signal, kännetecknad av att kretsen omfattar: en konverter (17) med en dataingäng kopplad för att motta 5 den digitala signalen samt en utgäng för att som svar pä en klocksignal generera den analoga signalen konverterad frän den digitala signalen, en klockgenerator (19) med en utgäng för att leverera klocksignalen till konverterns (17) klockingäng, och 10 en styrkrets (18) med en ingäng kopplad för att motta den digitala signalen och en utgäng kopplad till klock-generators (19) ingäng för att ta i bruk klocksignalen medelst konvertern (17).
2. Krets i enlighet med patentkrav 1, kännetecknad av att ·,· 15 den vidare omfattar en sigma-delta-modulator (16) med en ;··· ingäng för att erhälla en andra digital signal och en util’: gäng kopplad till styrkretsens ingäng och vidare kopplad • * · till konverterns (17) dataingäng. * ♦
3. Förfarande i enlighet med patentkrav 1, kännetecknat 20 av att konvertern (17) utgörs av en en-bits-digital- analog-konverter (DAC) .
,:, 4. Krets i enlighet med patentkrav 1, kännetecknad av att konvertern (17) innehäller en kopplingskondensatorkrets .med en ingäng kopplad för att erhälla den digitala ’’’ i 25 signalen och en utgäng kopplad för att avgiva den analoga * » signalen. 18 114590
5. Krets i enlighet med patentkrav 1, kännetecknad av att styrkretsen (18) omfattar: en logisk port (22) med en första ingäng kopplad för att erhälla den digitala signalen ooh en utgäng kopplad till 5 klockgenerators (19) ingäng, och ett minnesorgan (21) med en första ingäng kopplad för att erhälla den digitala signalen och en utgäng kopplad till den logiska portens (22) andra ingäng.
6. Förfarande för dämpning av brus i en utsignal frän en 10 datakonverter (10), som konverterar en digital signal till en analog signal, kannetecknat av att förfarandet omfattar följande steg: dämpning av energi i utsignalen pä en förutbestämd frekvens pä sä sätt, att dämpningssteget omfattar 15 följande steg: datakonverterns (10) konverteringsprocess frän · digital till analog förhindras, dä den digitala ·...· signalen växlar mellan en första och andra logisk nivä under tvä pä varandra följande perioder av en 20 samplingsklocka i datakonvertern (10), och konverteringsprocessen frän digital till analog ’··* aktiveras, dä den digitala signalen förblir pä den första logiska nivän för tvä pä varandra följande perioder av samplingsklockan. 25
7. Förfarande i enlighet med patentkrav 6, kännetecknat av att steget för avbrytning av konverteringsprocessen, 1 1 4590 19 som konverterar frän digital till analog, innehäller det att en klockgenerator (19) i datakonvertern (10) hammas, da den digitala signalen växlar mellan den första och andra logiska nivan under samplingsklockans tvä pä 5 varandra följande perioder.
8. Förfarande i enlighet med patentkrav 6, kannetecknat av att steget för aktivering av konverteringsprocessen, som konverterar frän digital till analog, innehäller det att en klockgenerator i datakonvertern (10) aktiveras, 10 dä den digitala signalen förblir pä den första logiska nivän under samplingsklockans tvä pä varandra följande perioder.
9. Förfarande för att generera en ternär signal (UTGÄNG), kännetecknat av att förfarandet omfattar följande steg: 15 en digital signal (EN-BITS-DATA) konverteras till den trenära signalen (UTGÄNG), dä en klocksignal (KLOCKA) Λ; används sä att konverteringssteget innehäller följande steg: klocksignalen (KLOCKA) hammas, dä den digitala 20 signalen (EN-BITS-DATA) växlar mellan en första och ...* andra logisk nivä under en samplingsklockas (SAMPLINGSKLOCKA) tvä pä varandra följande • i perioder, och ;· klocksignalen (KLOCKA) aktiveras, dä den digitala 25 signalen (EN-BITS-DATA) förblir pä den första logiska nivän under samplingsklockans .: (SAMPLINGSKLOCKA) tvä pä varandra följande perioder. 20 114590
10. Förfarande i enlighet med patentkrav 9, kännetecknat av att steget för konvertering frän en digital signal (EN-BITS-DATA) till den ternära signalen (UTGÄNG) under användning av en klocksignal (KLOCKA) innehäller följande 5 steg: den ternära signalen (UTGÄNG) förflyttas frän en andra niva tili en första, da den digitala signalen (EN-BITS-DATA) är pä den första logiska nivan och klocksignalen är aktiverad, och 10 den ternära signalen (UTGÄNG) förflyttas frän den andra nivän tili en tredje, dä den digitala signalen (EN-BITS-DATA) är pä den andra logiska nivän och klocksignalen (KLOCKA) är aktiverad. i
FI20000512A 1999-03-08 2000-03-06 Strömkrets och förfarande för dämpning av brus i en datakonverter FI114590B (sv)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26523899 1999-03-08
US09/265,238 US6137429A (en) 1999-03-08 1999-03-08 Circuit and method for attenuating noise in a data converter

Publications (3)

Publication Number Publication Date
FI20000512A0 FI20000512A0 (sv) 2000-03-06
FI20000512A FI20000512A (sv) 2000-09-08
FI114590B true FI114590B (sv) 2004-11-15

Family

ID=23009606

Family Applications (1)

Application Number Title Priority Date Filing Date
FI20000512A FI114590B (sv) 1999-03-08 2000-03-06 Strömkrets och förfarande för dämpning av brus i en datakonverter

Country Status (5)

Country Link
US (1) US6137429A (sv)
JP (1) JP4514881B2 (sv)
CN (1) CN1269641A (sv)
FI (1) FI114590B (sv)
SE (1) SE514843C2 (sv)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791404B1 (en) * 1999-07-01 2004-09-14 Broadcom Corporation Method and apparatus for efficient mixed signal processing in a digital amplifier
US6278394B1 (en) * 1999-09-21 2001-08-21 Motorola, Inc. Signal processing circuit and method of operation
SE0104403D0 (sv) * 2001-12-21 2001-12-21 Bang & Olufsen Powerhouse As Attenuation control for digital power converters
US7042378B2 (en) * 2002-01-30 2006-05-09 Koninklijke Philips Electronics N.V. Circuit with a digital to analog converter
DE102004039725A1 (de) * 2004-08-11 2006-02-23 Micronas Gmbh Rauschformerschaltung und Verfahren zum Reduzieren eines Schaltgeräusches
CN100512014C (zh) * 2005-04-05 2009-07-08 中兴通讯股份有限公司 一种降低模拟数字转换系统工作噪声的电路
US7138935B1 (en) * 2005-09-26 2006-11-21 Ess Technology, Inc. Low noise digital to signal interval converter with audio applications
US7116257B1 (en) * 2005-09-26 2006-10-03 Ess Technology, Inc. Low noise digital to analog converter with audio applications
US7724792B2 (en) * 2006-03-03 2010-05-25 Mindspeed Technologies, Inc. Driving laser diodes with immunity to temperature changes, aging, and other effects
US7890684B2 (en) * 2006-08-31 2011-02-15 Standard Microsystems Corporation Two-cycle return path clocking
US7693493B2 (en) * 2007-06-29 2010-04-06 Intel Corporation Reducing amplitude modulated noise for a wireless transceiver
GB2507332B (en) * 2012-10-26 2016-09-14 Cirrus Logic Int Semiconductor Ltd Digital/analogue conversion
US9141339B2 (en) * 2012-12-12 2015-09-22 Djuro Zrilic Delta-modulation signal processors: linear, nonlinear and mixed
US9575729B1 (en) * 2015-12-03 2017-02-21 Djuro G. Zrilic Digital architecture for delta-sigma RMS-to-DC converter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03143027A (ja) * 1989-10-27 1991-06-18 Fujitsu Ltd ３値出力形ｄ／ａ変換器
JPH07118652B2 (ja) * 1990-10-12 1995-12-18 ヤマハ株式会社 Ｄａ変換装置
JPH04243326A (ja) * 1991-01-18 1992-08-31 Nec Corp オーバサンプリングｄ−ａ変換器
JP2777291B2 (ja) * 1991-04-30 1998-07-16 株式会社東芝 アナログ・ディジタル混在集積回路
JPH0537385A (ja) * 1991-07-08 1993-02-12 Yokogawa Electric Corp Σδｄ／ａ変換器およびσδ変調器
US5323157A (en) * 1993-01-15 1994-06-21 Motorola, Inc. Sigma-delta digital-to-analog converter with reduced noise
US5357252A (en) * 1993-03-22 1994-10-18 Motorola, Inc. Sigma-delta modulator with improved tone rejection and method therefor
JP3145860B2 (ja) * 1994-04-27 2001-03-12 旭化成マイクロシステム株式会社 Ｄａ変換器
JP3238587B2 (ja) * 1994-12-27 2001-12-17 バー−ブラウン・コーポレーション 自動ミューティング機能を備えたオーバーサンプリング型デジタル−アナログ変換器
US5608401A (en) * 1994-12-28 1997-03-04 Lucent Technologies Inc. Three-level digital-to-analog converter for low-power consumption
KR0170720B1 (ko) * 1995-12-29 1999-03-30 김광호 디지탈/아날로그 변환기 인터페이스 장치
JPH1013232A (ja) * 1996-06-24 1998-01-16 Kokusai Electric Co Ltd Ｄａｃ用クロック位相調整回路

Also Published As

Publication number Publication date
SE514843C2 (sv) 2001-04-30
FI20000512A (sv) 2000-09-08
FI20000512A0 (sv) 2000-03-06
SE0000699D0 (sv) 2000-03-03
US6137429A (en) 2000-10-24
JP4514881B2 (ja) 2010-07-28
SE0000699L (sv) 2000-09-09
JP2000269818A (ja) 2000-09-29
CN1269641A (zh) 2000-10-11

Similar Documents

Publication Publication Date Title
FI114590B (sv) Strömkrets och förfarande för dämpning av brus i en datakonverter
KR100276790B1 (ko) 개선된 신호음 제거 기능과 그 방법을 지닌 시그마-델타 변조기
US5323157A (en) Sigma-delta digital-to-analog converter with reduced noise
US10141948B2 (en) Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure
Trakimas et al. An adaptive resolution asynchronous ADC architecture for data compression in energy constrained sensing applications
US7576671B2 (en) Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US6426714B1 (en) Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
US7006028B2 (en) Digital background cancellation of digital to analog converter mismatch noise in analog to digital converters
KR100367339B1 (ko) 디지탈논리게이트코어를갖는시그마-델타변환기
KR100993155B1 (ko) 오프셋을 이용한 시그마-델타 변조
US5196853A (en) Sigma delta converter insensitive to asymmetrical switching times
KR0162112B1 (ko) 신호 처리 회로
US8400340B2 (en) Achieving high dynamic range in a sigma delta analog to digital converter
US6940438B2 (en) Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator
Vadipour Techniques for preventing tonal behavior of data weighted averaging algorithm in/spl Sigma/-/spl Delta/modulators
US7158063B2 (en) High-resolution sigma-delta converter
GB2266204A (en) Low noise transmission of output data from a delta-sigma modulator
Colodro et al. New continuous-time multibit sigma–delta modulators with low sensitivity to clock jitter
US9859916B1 (en) Multistage noise shaping sigma-delta modulator
Nys et al. A monolithic 19-bit 800 Hz low power multi-bit sigma delta CMOS ADC using data weighted averaging
EP3641136A1 (en) Analog-to-digital multi-bit delta-sigma modulator, method for converting an analog input signal into a digital multi-bit output signal, and analog-to-digital converter
CN107919871B (zh) 一种过采样模数转换器
Fiez et al. Delta-sigma A/D converters: the next generation
Jones et al. The application of delta-sigma ADCs to V32 modems
Hong et al. Scheme for 6 1Modulators

Legal Events

Date Code Title Description
PC Transfer of assignment of patent

Owner name: FREESCALE SEMICONDUCTOR, INC.

FG Patent granted

Ref document number: 114590

Country of ref document: FI