JP5582100B2 - 電子制御装置 - Google Patents

Description

本発明は、電子制御装置に関する。

従来、マイクロコンピュータ（以下、適宜「マイコン」という）の動作クロックが異常となる故障を検出し、システムの信頼性向上を図る電子制御装置が知られている。例えば特許文献１には、マイコンから動作クロックに同期した信号を出力し、これを別クロックで動作するマイコンなどで監視する「クロック監視」の方法が開示されている。
ところが、一般に動作クロックなどの高周波デジタル信号は、その付近に実装された入力信号にパルス性のノイズを重畳させることが良く知られており、問題となっている。

そこで、このような重畳ノイズの影響を低減するために様々な手法が提案されている。例えば、サンプリングした入力信号をソフトウェアで演算により平滑化する。あるいは、高周波デジタル出力の信号線とその他の信号線とを分離して実装することでノイズの重畳レベルを低減する。また、特許文献２に開示されたノイズ検出装置は、入力信号に含まれるパルス性ノイズを検出するノイズ検波回路を設け、ノイズ検波回路によってノイズ検出された期間はパルス性ノイズを除去するものである。

特開２００９−２０２６１２号公報 特開２００８−２７７９６９号公報

しかし、上述の手法について、ソフトウェア演算による平滑化は、信号の応答性を低下させるとともに、マイコンの処理能力や演算に用いるＲＯＭ／ＲＡＭの圧迫を引き起こす問題がある。また、信号線の分離実装は、レイアウトの自由度を奪うことから電子制御装置の小型化を阻害する要因となりうる。さらに、特許文献２のノイズ除去装置では、ノイズ検波回路を設けるためコストアップするという問題がある。

本発明は、このような点に鑑みて創作されたものであり、その目的は、パルス信号を出力しつつ入力信号を取得する電子制御装置において、パルス出力によって生ずる重畳ノイズが入力信号のサンプリングに及ぼす影響を回避することにある。

請求項１〜６に記載の電子制御装置は、マイクロコンピュータと、マイクロコンピュータから出力されるパルス信号を伝送する出力信号線と、マイクロコンピュータへ入力信号を伝送する入力信号線とを備える。
マイクロコンピュータは、パルス信号の周期的な「立ち上がり及び立ち下がりタイミング」であるエッジタイミングを生成する第１タイミング生成手段、及び、入力信号の値を周期的に取得するためのサンプリングタイミングを生成する第２タイミング生成手段を有する。第１タイミング生成手段および第２タイミング生成手段は、パルス信号のエッジタイミングと入力信号のサンプリングタイミングとに時間差をもたらすタイミング不一致処理を実行する。

このタイミング不一致処理によって、パルス信号のエッジタイミングと入力信号のサンプリングタイミングとを意図的にずらすため、入力信号のサンプリングにおいて、パルス出力によって生ずる重畳ノイズの影響を回避することができる。
この処理は、マイコンの処理能力やＲＯＭ／ＲＡＭをほとんど圧迫することなく実現可能である。また、新たな回路の追加や信号の平滑化が不要であるため、素子の増加によるコストアップや信号応答性の低下を招くこともない。さらに、出力信号線と入力信号線とを分離実装しないので、電子制御装置の小型化が阻害されることもない。

また、請求項１、２に記載の電子制御装置は、第１タイミング生成手段によってパルス信号の出力が開始され当該パルス信号による処理が実行された後、第２タイミング生成手段が入力信号のサンプリングを「開始する前」に、タイミング不一致処理を実行する。
このようにパルス信号による任意の処理が一旦実行されると、その後の処理において、パルス信号のエッジタイミングは既知情報から「静的」に定まらない。そこで、請求項２に記載の発明では、「既に出力されているエッジタイミングと、これから生成しようとするサンプリングタイミングとの時間的関係が不明な状態」から、「動的なタイミング不一致処理」を実行する。
また、ここで「開始する前」とは例えば「μｓ」オーダーの時間をいい、現実的には、限りなく「開始と同時に」に近い意味である。

さらに、「動的なタイミング不一致処理」を具体的に示す。
請求項１に記載の発明では、第１タイミング生成手段が出力するタイマ値を入力信号のサンプリングタイミングに対応して所定の値に書き換える。
ここで、「所定の値」は、例えばパルス周期の（１／４）に相当する時間差値である。これにより、入力信号のサンプリング開始と同時に、パルス信号は、エッジタイミングがサンプリングタイミングに対しパルス周期の１／４周期分進んだ信号として書き換えられる。すなわち、サンプリングタイミングは、パルス信号の「ある立ち上がりタイミングと次の立ち下がりタイミングとの間のタイミング」、あるいは「ある立ち下がりタイミングと次の立ち上がりタイミングとの間のタイミング」に生成されることとなる。この処理を「書き換え型処理」という。

「書き換え型処理」では、第２タイミング生成手段がそれ自身の生成するタイミングを変更するのでなく、相手方である第１タイミング生成手段のタイミングのみを変更する。また、第１タイミング生成手段のタイミングを変更するとき、第１タイミング生成手段の現在値に関係なく、常に、決まった「所定の値」に画一的に書き換えるので、演算負荷を軽減することができる。さらに、後述する「待機型処理」のように入力信号のサンプリング開始が遅れることがないため、迅速な処理が可能である。

請求項２に記載の発明では、第２タイミング生成手段は、第１タイミング生成手段が出力するタイマ値が所定の値になるのを待って起動する。
ここで、「所定の値」は、例えば請求項１に記載の「所定の値」と同じ値、すなわち、パルス周期の（１／４）に相当する値を採用することができる。これにより、パルス信号のエッジタイミングが所定の値だけずれるのを待って、第２タイミング生成手段は、サンプリングタイミングの生成を開始する。この処理を「待機型処理」という。
「待機型処理」では、既に出力しているパルス信号を変更することなく、安定したパルス出力を継続させることができる。また、マイコンの演算が簡素となる。

別の参考発明では、第２タイミング生成手段は、第１タイミング生成手段が出力するタイマ値の現在値に基づいて、特定回のサンプリング周期を所定の周期に変更する。ここで、「特定回」は、例えば起動１回目の周期である。第２タイミング生成手段は、エッジタイミングの現在値を取得し、それに基づいて、サンプリングタイミングの周期を起動１回目のみ特別に変更することで、２回目以降のサンプリングタイミングをエッジタイミングに対してずらす。この処理を「周期変更型処理」という。
「周期変更型処理」では、第２タイミング生成手段は、第１タイミング生成手段の生成するエッジタイミングの現在値に基づき、「特定回」のサンプリングタイミングの周期を演算する。既に出力しているパルス信号を変更することがないため、安定したパルス出力を継続させることができる。

請求項３に記載の電子制御装置は、第１タイミング生成手段によってパルス信号の出力が開始され当該パルス信号による処理が実行された後、さらに第２タイミング生成手段が入力信号のサンプリングを「開始した後」に、タイミング不一致処理を実行する。
すなわち、動的な処理をするという点で請求項１、２に記載の発明と同じである。しかし、処理実行時にサンプリングタイミングが既に出力されており、請求項１、２に記載の発明に対し第１タイミング生成手段と第２タイミング生成手段との役割を逆転させるものである。
よって、請求項３に記載の発明は、「既に出力されているサンプリングタイミングと、これから改めて生成しようとするエッジタイミングとの時間的関係が不明な状態」から、「動的なタイミング不一致処理」を実行する。ここでも、「開始した後」とは例えば「μｓ」オーダーの時間をいい、現実的には、限りなく「開始と同時に」に近い意味である。

請求項４〜６に記載の発明は、それぞれ請求項１、２に記載の発明、及び、上記の参考発明に対応し、請求項３に記載の「動的なタイミング不一致処理」を具体的に示す。
請求項４に記載の発明では、第２タイミング生成手段が出力するタイマ値をパルス信号のエッジタイミングに対応して所定の値に書き換える。
請求項５に記載の発明では、第１タイミング生成手段は、第２タイミング生成手段が出力するタイマ値が所定の値になるのを待って出力する。
請求項６に記載の発明では、第１タイミング生成手段は、第２タイミング生成手段が出力するタイマ値の現在値に基づいて、特定回のパルス周期を所定の周期に変更する。
これらの発明の技術的特徴は、請求項１、２に記載の発明及び参考発明と同様である。

以上、請求項１〜６に記載の電子制御装置が「動的なタイミング不一致処理」を実行するのに対し、本発明とは別の態様の電子制御装置は、「静的なタイミング不一致処理」を実行する。すなわち、第１タイミング生成手段および第２タイミング生成手段は、パルス信号のエッジタイミングと入力信号のサンプリングタイミングとを、予め所定の時間ずらして起動される。

請求項７に記載の電子制御装置は、請求項１〜６に記載の電子制御装置に対し、第２タイミング生成手段が生成するサンプリングタイミングが、入力信号の値を「周期的に」取得するためのものでなく、入力信号の値を「都度」取得するためのものである点が異なる。

この場合のタイミング不一致処理において、第２タイミング生成手段によってサンプリングタイミングが生成された後、第１タイミング生成手段が出力するタイマ値が所定の値になるのを待って入力信号の値を取得する。ここで、「所定の値」の考え方は、上述の請求項１または２に準ずる。
このように、入力信号のサンプリングが周期的に実行されるのでなく都度実行される場合であっても、「パルス出力によって生ずる重畳ノイズの影響を回避する」効果は同様に発揮される。

本発明の第１〜第３実施形態によるＥＣＵ（電子制御装置）を適用した電動パワーステアリング装置の概略構成図。 本発明の第１〜第３実施形態によるＥＣＵのシステム図。 （ａ）パルス出力信号、（ｂ）入力信号の波形図。 本発明の第１〜第３実施形態によるＥＣＵのサンプリングタイミングを説明するタイミングチャート。 本発明の第１実施形態によるＥＣＵのタイミング不一致処理のフローチャート。 本発明の第２実施形態によるＥＣＵのタイミング不一致処理のフローチャート。 本発明の第３実施形態によるＥＣＵのタイミング不一致処理のフローチャート。 本発明の第４実施形態によるＥＣＵのサンプリングタイミングを説明するタイミングチャート。

自動車等のハンドル操作をアシストするための電動パワーステアリング装置に本発明の電子制御装置（以下「ＥＣＵ」という）を適用した実施形態を図面に基づいて説明する。
（第１実施形態）
図１は、電動パワーステアリング装置を備えたステアリングシステムの全体構成を示す。ステアリングシステム９０に備えられる電動パワーステアリング装置１は、ハンドル９１に接続されたステアリングシャフト９２に操舵トルクを検出するためのトルクセンサ９４を設置している。ステアリングシャフト９２の先端にはピニオンギア９６が設けられており、ピニオンギア９６はラック軸９７に噛み合っている。ラック軸９７の両端には、タイロッド等を介して一対の車輪９８が回転可能に連結されている。

これにより、運転者がハンドル９１を回転させると、ハンドル９１に接続されたステアリングシャフト９２が回転し、ステアリングシャフト９２の回転運動は、ピニオンギア９６によってラック軸９７の直線運動に変換され、ラック軸９７の直線運動変位に応じた角度について一対の車輪９８が操舵される。

電動パワーステアリング装置１は、操舵アシストトルクを発生するモータ８０、モータ８０の回転を減速してステアリングシャフト９２に伝える減速ギア８９、及び、モータ駆動装置２を備える。モータ８０は３相ブラシレスモータであり、減速ギア８９を正逆回転させる。モータ駆動装置２は、ＥＣＵ１０を備える。モータ駆動装置２は、また、モータ８０の回転角を検出する回転角センサ８５、上述のトルクセンサ９４、車速を検出する車速センサ９５を含む。
この構成により、電動パワーステアリング装置１は、ハンドル９１の操舵を補助するための操舵アシストトルクを発生し、ステアリングシャフト９２に伝達する。

図２にＥＣＵのシステム概略図を示す。ＥＣＵ１０は、マイコン１１、クロック監視回路３１、駆動回路３２等を備えている。マイコン１１は、上述の回転角センサ８５、トルクセンサ９４および車速センサ９５等から入力した信号に基づいてプログラムを実行し、モータ８０を駆動するための駆動回路３２を制御する。また、駆動回路３２からは、入力信号線２２を経由してマイコン１１へ入力信号が入力される。

また、マイコン１１は、動作クロックに同期したパルス信号を、出力信号線２１を経由してクロック監視回路３１に出力する。クロック監視回路３１は、マイコン１１から出力されるパルス信号に基づいて、マイコン１１の動作クロックが正常であるか否かを監視する。このパルス信号は、高周波デジタル信号である。

マイコン１１は、プログラムを実行するＣＰＵ（中央演算処理装置）１２、ＣＰＵ１２によって実行されるプログラムを記憶するＲＯＭ１３、ＣＰＵ１２による演算結果等を記憶するためのＲＡＭ１４、入力信号が入力される入力回路１７の他、第１タイマ１５および第２タイマ１６を備えている。これらの構成要素は、バスライン１９によって互いに通信されている。

「第１タイミング生成手段」としての第１タイマ１５は、クロック監視回路３１に出力するパルス信号のパルス周期、すなわち、信号のＨＩ／ＬＯが周期的に切り替わる「立ち上がり及び立ち下がりタイミング」に相当するエッジタイミングを生成する。
「第２タイミング生成手段」としての第２タイマ１６は、入力回路１７に入力される入力信号の値を周期的に取得するためのサンプリングタイミングを生成する。

ここで、入力信号線２２と出力信号線２１とは、マイコン１１付近で互いに近接して実装されるため、高周波デジタル信号であるパルス信号から入力信号にパルス性ノイズが重畳することが避けられない。図３および図４（ａ）、（ｂ）に示すように、重畳ノイズは、特にパルス信号のエッジタイミングに発生する。
なお、図３（ｂ）および図４（ｂ）では、入力信号は正弦波信号で例示されているが、これに限らず、入力信号は、どのような波形の信号であってもよい。

そして、図４（ｃ）に示す比較例のように、入力信号のサンプリングタイミングがパルス信号のエッジタイミングに一致する場合、入力信号は、重畳ノイズの影響を強く受けることとなる。一方、図４（ｄ）に示す本実施形態では、入力信号のサンプリングタイミングがパルス信号のエッジタイミングに一致しないため、重畳ノイズの影響を回避することができる。すなわち、重畳ノイズは、一般的なノイズ源からのノイズとは異なり、タイミングを調整することで影響を回避することが可能である。
また、本実施形態では、サンプリング周期Ｔｓはパルス周期Ｔｐの２倍に設定されている。この技術的意義については、第４実施形態のところで対比しつつ説明する。

このように、ＥＣＵ１０は、第１タイマ１５が生成するパルス信号のエッジタイミングと、第２タイマ１６が生成する入力信号のサンプリングタイミングとを意図的にずらす処理を実行する。この処理を、「タイミング不一致処理」という。
次に、第１実施形態のタイミング不一致処理のフローについて、図５のフローチャートを参照して説明する。以下のフローチャートの説明で記号Ｓは「ステップ」を示す。

Ｓ１では、第１タイマ１５を起動してパルス信号の出力を開始する。続くＳ２では、任意の「処理Ｘ」が実行される。処理Ｘは、例えばデバイスの初期化等の処理である。
処理Ｘ実行後のＳ３１にて、マイコン１１は、第１タイマ１５のカウンタ値を所定の値Ｋに書き換えるとともに、Ｓ４にて、第２タイマ１６が起動開始し、入力信号のサンプリングを開始する。以下、本実施形態の処理を「書き換え型処理」という。
ここで、「カウンタ値」は、特許請求の範囲に記載の「タイマ値」と相関のある値である。すなわち、直接「タイマ値」を書き換えてもよく、「カウンタ値」を書き換えることによって間接的に「タイマ値」を書き換えるようにしてもよい。

また、「値Ｋ」は、入力信号のサンプリングタイミングに対しパルス信号のエッジタイミングが先行する「時間差値」を意味する。言い換えれば、エッジタイミングから値Ｋに相当する時間が経過した時刻にサンプリングが実行されることとなる。
ところで、パルス周期の１周期には、立ち上がり及び立ち下がりの２つのエッジタイミングが含まれるため、エッジタイミングの周期は、パルス周期の半分（Ｔｐ／２）で表される。そこで、値Ｋを、０でなく（Ｋ≠０）、かつ下式１に示すように「Ｎ×（Ｔｐ／２）（Ｎは自然数）と異なる値（望ましくは、可及的に近似しない値）」に設定することにより、エッジタイミングとサンプリングタイミングとの一致を回避することができる。
Ｋ≠±Ｎ×（Ｔｐ／２）＝±Ｔｐ／２，±Ｔｐ，±３Ｔｐ／２，±２Ｔｐ・・・
・・・（式１）
具体的には、値Ｋを、例えば「０．２５Ｔｐ」に設定すればよい。あるいは、値Ｋを、「０．２５Ｔｐ」を「中間値」としつつ、重畳ノイズの影響を受けない範囲で、所定の幅（本例では「±０．１Ｔｐ」）を持たせ、下式２のように設定することができる。
０．１５Ｔｐ≦Ｋ≦０．３５Ｔｐ ・・・（式２）

このフローでは、処理Ｘが途中（Ｓ２）に実行されることにより、第２タイマ１６の起動時に、第１タイマ１５のカウンタ値の現在値が静的に定まらない。したがって、第１タイマ１５と第２タイマ１６との時間的な関係を「動的」に調整し、エッジタイミングとサンプリングタイミングとの一致を回避する必要がある。これにより、入力信号のサンプリングにおいて、パルス出力によって生ずる重畳ノイズの影響を回避することができる。

特に本実施形態の「書き換え型処理」では、第２タイマ１６自身のタイミングを変更するのでなく、相手方である第１タイマ１５のタイミングのみを変更する。また、第１タイマ１５のタイミングを変更するとき、第１タイマ１５の現在値に関係なく、常に、決まった値Ｋに画一的に書き換えるので、演算負荷を軽減することができる。さらに、後述する「待機型処理」のように入力信号のサンプリング開始が遅れることがないため、迅速な処理が可能である。

（第２、第３実施形態）
タイミング不一致処理の別の形態を第２、第３実施形態として説明する。以下の実施形態において、ＥＣＵ１０のシステム構成（図２参照）は、第１実施形態と同様である。なお、第３実施形態は、特許請求の範囲に係る発明を実施するための形態とは別の参考形態に相当する。
第１実施形態では、第２タイマ１６自身のタイミングを変更せず、相手方である第１タイマ１５のタイミングを変更する。それに対し、第２、第３実施形態では、第２タイマ１６自身のタイミングを変更することを特徴とする。

第２実施形態のタイミング不一致処理のフローについて、図６のフローチャートを参照して説明する。ここで、第１実施形態と実質的に同一のステップには同一のステップ記号を付す。図６に示すように、Ｓ１、Ｓ２、Ｓ４は、第１実施形態（図５）と実質的に同一であり、処理Ｘ実行（Ｓ２）後の「Ｓ３２」のみが、第１実施形態の「Ｓ３１」に対して異なる。

Ｓ３２にて、マイコン１１は、第１タイマ１５のカウンタ値が所定の値Ｋであるか否かを判断する。ＹＥＳの場合、次のＳ４に移行し、ＮＯの場合、Ｓ３２の前に戻り、再度Ｓ３２の判断を行う。つまり、第１タイマ１５のカウンタ値が所定の値Ｋになるのを待ってＳ４に移行する。以下、本実施形態の処理を「待機型処理」という。
なお、「カウンタ値」は、第１実施形態と同様、「タイマ値」と相関のある値である。
「待機型処理」では、既に出力しているパルス信号を変更することなく、安定したパルス出力を継続させることができる。また、マイコン１１の演算が簡素となる。

第３実施形態のタイミング不一致処理のフローについて、図７のフローチャートを参照して説明する。ここで、Ｓ１、Ｓ２、Ｓ４は、第１、第２実施形態と実質的に同一であり、処理Ｘ実行（Ｓ２）後の「Ｓ３３」のみが、第１、第２実施形態に対して異なる。
Ｓ３３にて、マイコン１１は、第１タイマ１５のカウンタ現在値Ｖｐを取得する。そして、取得した現在値Ｖｐに基づき、第２タイマ１６は、エッジタイミングとサンプリングタイミングとをずらすように、特定回のサンプリング周期を変更しつつ起動する（Ｓ４）。「特定回のサンプリング周期を変更する」とは、例えば起動１回目の周期のみ、サンプリング周期を通常周期に対して特別に変更することをいう。以下、本実施形態の処理を「周期変更型処理」という。
「周期変更型処理」では、取得したカウンタ現在値Ｖｐに基づく演算により、起動１回目のサンプリングタイミングを決定する。既に出力しているパルス信号を変更することがないため、安定したパルス出力を継続させることができる。

（第４実施形態）
次に、パルス周期Ｔｐとサンプリング周期Ｔｓとの関係について説明する。
図４（ｃ）に示すように、第１実施形態では、サンプリング周期Ｔｓはパルス周期Ｔｐの２倍に設定される。Ｎを自然数とすると、このようにサンプリング周期Ｔｓがパルス周期ＴｐのＮ倍の場合には、毎回のサンプリングタイミングにおいて、パルス立ち上がりのエッジタイミングとの時間差（Ｋ値）が一定になる。

また、サンプリング周期Ｔｓがパルス周期Ｔｐの（Ｎ／２）倍の場合であっても、毎回のサンプリングタイミングにおいて、パルス立ち上がりまたは立ち下がりのエッジタイミングとの時間差（Ｋ値）が交互に一定になる。

「サンプリング周期Ｔｓがパルス周期Ｔｐの（Ｎ／２）倍」を言い換えると、「サンプリング周期Ｔｓがパルス周期の半分（Ｔｐ／２）の（Ｎ／１）倍」となる。ここで、「Ｎ倍」をあえて「（Ｎ／１）倍」というのは、倍数の分母が「１」であることを強調するためである。倍数の分母が「１」である場合、上述のように、値Ｋを「（１／４）Ｔｐ」すなわち「０．２５Ｔｐ」に設定すれば、あるいは「０．２５Ｔｐ」を中間値とする所定の範囲の値に設定すれば、毎回のサンプリングタイミングにおいてエッジタイミングとの時間差を略一定に維持し、タイミングの一致を回避することができる。

それに対し、図８（ｃ）に示す比較例、及び図８（ｄ）に示す第４実施形態では、サンプリング周期Ｔｓは、パルス周期Ｔｐの１．２５倍、言い換えれば、「パルス周期の半分（Ｔｐ／２）の（５／２）倍」に設定される。すなわち、倍数の分母が「２」である。
この場合、値Ｋを「（１／８）Ｔｐ」すなわち「０．１２５Ｔｐ」に設定すれば、あるいは「０．１２５Ｔｐ」を中間値とする所定の範囲の値に設定すれば、毎回のサンプリングタイミングにおいて、エッジタイミングとの一致を回避することが可能となる。

以上の内容を一般化すると、Ｑを、Ｑ＝Ｎ／Ｍ（Ｎ、Ｍは自然数、かつＮ／Ｍは既約分数）で表される有理数とすれば、サンプリング周期Ｔｓがパルス周期の半分（Ｔｐ／２）のＱ倍の場合、下式３が成り立つことが、エッジタイミングとの一致を回避するための十分条件となる。
Ｋ＝（１／４Ｍ）Ｔｐ ・・・（式３）

つまり、上記実施形態によるタイミング不一致処理は、サンプリング周期Ｔｓがパルス周期Ｔｐの有理数倍に設定される限り、理論的に適用可能である。言い換えれば、上記実施形態によるタイミング不一致処理が適用できない場合とは、サンプリング周期Ｔｓがパルス周期Ｔｐの無理数倍に設定される場合ということになる。しかし、無理数の周期を設定するということは現実的でない。
したがって、サンプリング周期Ｔｓおよびパルス周期Ｔｐが変動せず、一定であれば、上記実施形態によるタイミング不一致処理は、実質的にあらゆる場合に適応可能である。

以上、複数の実施形態を通じて説明したように、「処理Ｘ」を実行後、マイコン１１から出力されるパルス信号のエッジタイミングについては、第１タイマ１５のカウンタ値を調べることにより知ることができる。そして、エッジタイミングとサンプリングタイミングとを動的に調整することは容易であり、マイコン１１の処理能力やＲＯＭ１３／ＲＡＭ１４をほとんど圧迫することなく実現可能である。
また、新たな回路の追加や信号の平滑化が不要であるため、素子の増加によるコストアップや信号応答性の低下を招くこともない。さらに、出力信号線２１と入力信号線２２とを分離実装しないので、ＥＣＵ１０の小型化が阻害されることもない。

特に、パルス出力がクロック信号のような固定デューティ出力であり、入力信号のサンプリングタイミングもまた第２タイマ１６によって周期的に生成される場合には、上記のタイミング不一致処理をシステム起動時に一回だけ行えばよい。したがって、本発明は、マイコン１１の定常的な処理能力を抑えつつノイズの影響を低減する手法として極めて有効である。

（その他の実施形態）
（ア）上記第１〜第３実施形態は、いずれも、第１タイマ１５によりパルス信号の出力を開始し「処理Ｘ」が実行された後、入力信号をサンプリングするための第２タイマ１６を起動する場面でのタイミング不一致処理を示している（図５〜７参照）。すなわち、第２タイマ１６を主体とし、先行する第１タイマ１５が生成するエッジタイミングに対し、遅れて起動する第２タイマ１６が実行する処理を対象としている。

これに対し、他の実施形態では、第１タイマ１５を主体とし、既に作動中の第２タイマ１６のサンプリングタイミングに応じて第１タイマ１５が同様のタイミング不一致処理を実行することとしてもよい。具体的には、第１〜第３実施形態に対応して、下記の第１〜第３変形例のタイミング不一致処理を挙げることができる。

（第１変形例）
第２タイマ１６が出力するカウンタ値をパルス信号のエッジタイミングに対応して所定の値に書き換える（書き換え型処理）。
（第２変形例）
第１タイマ１５は、第２タイマ１６が出力するカウンタ値が所定の値になるのを待って出力する（待機型処理）。
（第３変形例）
第１タイマ１５は、第２タイマ１６が出力するカウンタ現在値に基づいて、特定回のパルス出力（例えば、起動１回目）の周期を所定の周期に変更する（周期変更型処理）。

（イ）（削除）

（ウ）パルス出力信号は、上記実施形態で例示したクロック監視に用いられる信号に限らず、例えば、他のＥＣＵとの通信等に用いられる信号等でもよい。
（エ）入力信号は、ＥＣＵ１０の内部（上記実施形態では駆動回路３２）から入力される場合に限らず、ＥＣＵ１０の外部から入力されてもよい。
（オ）第１タイミング生成手段および第２タイミング生成手段は、必ずしも「第１タイマ１５および第２タイマ１６」のように物理的に独立した２つのタイマ素子で構成される必要はない。２つのタイミング生成手段の機能を１つのタイマ素子が兼ね備えてもよい。
また、ＣＰＵ１２がタイミング生成手段として機能してもよい。

（カ）上記実施形態では、入力信号のサンプリングは周期的に実行された。この場合、サンプリングの開始時にタイミング不一致処理を一度実行すれば、パルス出力が一定のパルス周期Ｔｐで継続される限り、重畳ノイズを回避し続けることとなった。
これに対し、入力信号のサンプリングが周期的でなく、都度実行されてもかまわない。この場合、第２タイマ１６は、サンプリングの都度、タイミング不一致処理を実行する。具体例としては、第２タイマ１６によってサンプリングタイミングが生成された後、第１タイマ１５が出力するカウンタ値が所定の値になるのを待って入力信号の値を取得する。
このように、入力信号のサンプリングが都度実行される場合であっても、「パルス出力によって生ずる重畳ノイズの影響を回避する」効果は同様に発揮される。

（キ）本発明の電子制御装置は、電動パワーステアリング装置の他、例えば、ＶＧＲＳ（ギア比可変ステアリング）、ＡＲＳ（アクティブリアステアリング）等、様々な用途に適用することができる。
以上、本発明はこのような実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲において、種々の形態で実施することができる。

１ ・・・電動パワーステアリング装置、
１０ ・・・ＥＣＵ（電子制御装置）、
１１ ・・・マイコン（マイクロコンピュータ）、
１５ ・・・第１タイマ（第１タイミング生成手段）、
１６ ・・・第２タイマ（第２タイミング生成手段）、
２１ ・・・出力信号線、
２２ ・・・入力信号線、
Ｔｐ ・・・パルス周期、
Ｔｓ ・・・サンプリング周期。

Claims (7)

1. マイクロコンピュータと、
   前記マイクロコンピュータから出力されるパルス信号を伝送する出力信号線と、
   前記マイクロコンピュータへ入力信号を伝送する入力信号線と、を備え、
   前記マイクロコンピュータは、前記パルス信号の周期的な立ち上がり及び立ち下がりタイミングであるエッジタイミングを生成する第１タイミング生成手段、及び、前記入力信号の値を周期的に取得するためのサンプリングタイミングを生成する第２タイミング生成手段を有し、
   前記第１タイミング生成手段および前記第２タイミング生成手段は、前記パルス信号のエッジタイミングと前記入力信号のサンプリングタイミングとに時間差をもたらすタイミング不一致処理を実行し、
   前記第１タイミング生成手段によって前記パルス信号の出力が開始され当該パルス信号による処理が実行された後、前記第２タイミング生成手段が前記入力信号のサンプリングを開始する前に、前記タイミング不一致処理を実行し、
   前記タイミング不一致処理において、前記第１タイミング生成手段が出力するタイマ値を前記入力信号のサンプリングタイミングに対応して所定の値に書き換えることを特徴とする電子制御装置。
2. マイクロコンピュータと、
   前記マイクロコンピュータから出力されるパルス信号を伝送する出力信号線と、
   前記マイクロコンピュータへ入力信号を伝送する入力信号線と、を備え、
   前記マイクロコンピュータは、前記パルス信号の周期的な立ち上がり及び立ち下がりタイミングであるエッジタイミングを生成する第１タイミング生成手段、及び、前記入力信号の値を周期的に取得するためのサンプリングタイミングを生成する第２タイミング生成手段を有し、
   前記第１タイミング生成手段および前記第２タイミング生成手段は、前記パルス信号のエッジタイミングと前記入力信号のサンプリングタイミングとに時間差をもたらすタイミング不一致処理を実行し、
   前記第１タイミング生成手段によって前記パルス信号の出力が開始され当該パルス信号による処理が実行された後、前記第２タイミング生成手段が前記入力信号のサンプリングを開始する前に、前記タイミング不一致処理を実行し、
   前記タイミング不一致処理において、前記第２タイミング生成手段は、前記第１タイミング生成手段が出力するタイマ値が所定の値になるのを待って起動することを特徴とする電子制御装置。
3. マイクロコンピュータと、
   前記マイクロコンピュータから出力されるパルス信号を伝送する出力信号線と、
   前記マイクロコンピュータへ入力信号を伝送する入力信号線と、を備え、
   前記マイクロコンピュータは、前記パルス信号の周期的な立ち上がり及び立ち下がりタイミングであるエッジタイミングを生成する第１タイミング生成手段、及び、前記入力信号の値を周期的に取得するためのサンプリングタイミングを生成する第２タイミング生成手段を有し、
   前記第１タイミング生成手段および前記第２タイミング生成手段は、前記パルス信号のエッジタイミングと前記入力信号のサンプリングタイミングとに時間差をもたらすタイミング不一致処理を実行し、
   前記第１タイミング生成手段によって前記パルス信号の出力が開始され当該パルス信号による処理が実行された後、さらに前記第２タイミング生成手段が前記入力信号のサンプリングを開始した後に、前記タイミング不一致処理を実行することを特徴とする電子制御装置。
4. 前記タイミング不一致処理において、前記第２タイミング生成手段が出力するタイマ値を前記パルス信号のエッジタイミングに対応して所定の値に書き換えることを特徴とする請求項３に記載の電子制御装置。
5. 前記タイミング不一致処理において、前記第１タイミング生成手段は、前記第２タイミング生成手段が出力するタイマ値が所定の値になるのを待って出力することを特徴とする請求項３に記載の電子制御装置。
6. 前記タイミング不一致処理において、前記第１タイミング生成手段は、前記第２タイミング生成手段が出力するタイマ値の現在値に基づいて、特定回のパルス周期を所定の周期に変更することを特徴とする請求項３に記載の電子制御装置。
7. マイクロコンピュータと、
   前記マイクロコンピュータから出力されるパルス信号を伝送する出力信号線と、
   前記マイクロコンピュータへ入力信号を伝送する入力信号線と、を備え、
   前記マイクロコンピュータは、前記パルス信号の周期的な立ち上がり及び立ち下がりタイミングであるエッジタイミングを生成する第１タイミング生成手段、及び、前記入力信号の値を都度取得するためのサンプリングタイミングを生成する第２タイミング生成手段を有し、
   前記第１タイミング生成手段および前記第２タイミング生成手段は、前記パルス信号のエッジタイミングと前記入力信号のサンプリングタイミングとに時間差をもたらすタイミング不一致処理を実行し、
   前記タイミング不一致処理において、前記第２タイミング生成手段によってサンプリングタイミングが生成された後に、前記第１タイミング生成手段が出力するタイマ値が所定の値になるのを待って前記入力信号の値を取得することを特徴とする電子制御装置。

Images