JP2009254107A - ブラシレスdcモータの制御装置 - Google Patents
ブラシレスdcモータの制御装置 Download PDFInfo
- Publication number
- JP2009254107A JP2009254107A JP2008098239A JP2008098239A JP2009254107A JP 2009254107 A JP2009254107 A JP 2009254107A JP 2008098239 A JP2008098239 A JP 2008098239A JP 2008098239 A JP2008098239 A JP 2008098239A JP 2009254107 A JP2009254107 A JP 2009254107A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- phase
- stator winding
- brushless
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
【課題】ステータ巻線への通電がオフからオンに変化する時の端子電圧のリンギングに起因する位置信号の誤検出を、従来よりも簡易な構成により防止する。
【解決手段】PWM信号のオフ期間とPWMオンに伴うリンギングが消滅するまでの期間、トランジスタ18をオン駆動し、端子電圧Vu、Vv、Vwの取り得る電圧範囲を超える高い電圧レベルを持つ基準電圧Vrを生成する。それ以外の期間ではトランジスタ18をオフ駆動し、基準電圧Vrを仮想中性点電圧とする。制御部20は、比較信号Cu、Cv、Cwの論理が、モータ2の回転に伴い次に予定されている正規の論理に一致しない場合には当該論理変化を採用しない。
【選択図】図1
【解決手段】PWM信号のオフ期間とPWMオンに伴うリンギングが消滅するまでの期間、トランジスタ18をオン駆動し、端子電圧Vu、Vv、Vwの取り得る電圧範囲を超える高い電圧レベルを持つ基準電圧Vrを生成する。それ以外の期間ではトランジスタ18をオフ駆動し、基準電圧Vrを仮想中性点電圧とする。制御部20は、比較信号Cu、Cv、Cwの論理が、モータ2の回転に伴い次に予定されている正規の論理に一致しない場合には当該論理変化を採用しない。
【選択図】図1
Description
本発明は、ブラシレスDCモータの各相のステータ巻線に少なくとも1相の開放相を確保しながら順次通電するブラシレスDCモータの制御装置に関する。
ロータの位置検出器例えばホール素子を具備することなく、ステータ巻線の端子電圧に現れる誘起電圧を検出することによりロータ位置を検出するセンサレス駆動方式が用いられている。例えば3相ブラシレスDCモータを120度通電方式により駆動する場合、開放相の端子電圧と基準電圧との比較に基づいて位置信号を検出する。この場合、モータへの印加電圧またはモータに流れる電流を制御するために、PWM(パルス幅変調)制御や電流制限制御などが行われている。
特許文献1にも記載されているように、PWM制御や電流制限制御においてステータ巻線への通電がオフからオンに変化する時、端子電圧にリンギングが発生することが知られている。端子電圧にリンギングが発生すると、端子電圧と基準電圧との比較により得られる位置信号にずれが生じ、回転むら、騒音、脱調などの原因となる。
特許第3308680号公報
上記特許文献1に記載されたブラシレスDCモータの駆動装置は、端子電圧と基準電圧との比較結果信号をPWM信号のオンからオフへの立下りのタイミングでラッチするので、端子電圧に生じるリンギングに影響されることなく位置信号を得ることができる。しかし、従来から採用しているマイコンや論理回路に新たな機能回路としてラッチ回路を付加したり、マイコンが具備しているリソースの1つであるラッチ回路を他の用途から融通してくる必要があるため、回路が複雑化したり、設計の自由度が低下するなどの不都合があった。
本発明は上記事情に鑑みてなされたもので、その目的は、ステータ巻線への通電がオフからオンに変化する時の端子電圧のリンギングに起因する位置信号の誤検出を、従来よりも簡易な構成により防止できるブラシレスDCモータの制御装置を提供することにある。
請求項1に記載した手段によれば、ブラシレスDCモータの各相のステータ巻線に少なくとも1相の開放相を確保しながら順次通電することによりセンサレス駆動を行う。本制御装置では、PWM信号がオンからオフに変化するのと同時にまたは先立ってマスク信号を有効化し、PWM信号がオフからオンに変化してから所定の遅延時間(具体的にはステータ巻線の端子に現れるリンギングが十分に低減するのに要する時間)だけ経過した後マスク信号を無効化する。
各相の検出端子電圧と基準電圧とを比較して転流信号を得る際に、マスク信号が無効化されている期間では、開放相のステータ巻線の端子に現れる誘起電圧の変化範囲内のレベルを持つ通常の基準電圧を用いる。一方、マスク信号が有効化されている期間では、ステータ巻線の端子電圧の取り得る範囲外のレベルを持つ基準電圧を用いる。これにより、ステータ巻線の端子にリンギングが生じている過渡期間中に、検出端子電圧と基準電圧とが交わることがなくなり、リンギングをマスクでき、ブラシレスDCモータの誘起電圧に基づく正しい転流タイミングを得られる。
ただし、上記基準信号を用いると、比較手段から出力される各相の比較信号には、マスク信号に同期した論理変化が現れる期間が生じる。そこで、比較手段から出力される各相の比較信号の論理が、ブラシレスDCモータの回転に伴い次に予定されている正規の論理に一致したことを条件として、当該論理を正規な論理として採用した転流信号を得る。基準電圧生成手段は、通常の基準電圧を他のレベルに変更する例えば1つの半導体スイッチ回路のみで構成できるので、従来構成に比べて簡易な構成となる。
請求項2に記載した手段は、請求項1に記載した構成におけるPWM信号を電流制御信号に替えたものである。この電流制御信号は、通電相のステータ巻線に流れる電流が所定の制限値以下となるようにステータ巻線に対し電源電圧を印加するオンの状態と遮断するオフの状態とを指示するものである。本手段によっても請求項1記載の手段と同様の効果が得られる。
請求項3に記載した手段によれば、ブラシレスDCモータの各相のステータ巻線に少なくとも1相の開放相を確保しながら順次通電することによりセンサレス駆動を行う。比較手段は、ステータ巻線の各相の端子電圧と、開放相のステータ巻線の端子に現れる誘起電圧の変化範囲内のレベルを持つ基準電圧とを比較し、その比較手段から出力される各相の比較信号をマスク信号によりマスク処理する。
マスク信号は、PWM信号がオンからオフに変化するのと同時にまたは先立って有効化され、PWM信号がオフからオンに変化してから所定の遅延時間(具体的にはステータ巻線の端子に現れるリンギングが十分に低減するのに要する時間)を経過した後無効化される。これにより、ステータ巻線の端子にリンギングが生じても、ブラシレスDCモータの誘起電圧に基づく正しい転流タイミングを得られる。
ただし、上記マスク信号を用いると、マスク処理された各相の比較信号には、マスク信号に同期した論理変化が現れる期間が生じる。そこで、マスク処理された比較信号の論理が、ブラシレスDCモータの回転に伴い次に予定されている正規の論理に一致したことを条件として、当該論理を正規な論理として採用した転流信号を得る。マスク処理手段は、例えばゲート回路のみで構成できるので、従来構成に比べ簡易な構成となる。
請求項4に記載した手段によれば、請求項3に記載した構成におけるPWM信号を電流制御信号に替えたものである。この電流制御信号は、通電相のステータ巻線に流れる電流が所定の制限値以下となるようにステータ巻線に対し電源電圧を印加するオンの状態と遮断するオフの状態とを指示するものである。本手段によっても請求項3記載の手段と同様の効果が得られる。
(第1の実施形態)
以下、本発明の第1の実施形態について図1ないし図4を参照しながら説明する。
図1は、ブラシレスDCモータの制御装置の構成を示している。この制御装置1は、3相のブラシレスDCモータ2(以下、単にモータ2と称す)のステータ巻線2u、2v、2wに120度通電方式により1相の開放相を確保しながら順次通電し、開放相の端子電圧Vu、Vv、Vwに現れる誘起電圧に基づいてロータ位置を検出してセンサレス駆動を行うものである。図1においてロータは省略している。
以下、本発明の第1の実施形態について図1ないし図4を参照しながら説明する。
図1は、ブラシレスDCモータの制御装置の構成を示している。この制御装置1は、3相のブラシレスDCモータ2(以下、単にモータ2と称す)のステータ巻線2u、2v、2wに120度通電方式により1相の開放相を確保しながら順次通電し、開放相の端子電圧Vu、Vv、Vwに現れる誘起電圧に基づいてロータ位置を検出してセンサレス駆動を行うものである。図1においてロータは省略している。
通電手段としてのインバータ3は、スイッチング素子として上アームを構成するMOSFET4、5、6と下アームを構成するMOSFET7、8、9とから構成されている。MOSFET4〜9にはそれぞれ還流ダイオード4d〜9dが設けられている。インバータ3の直流電源線10はダイオード11を介して電源線12に接続されており、インバータ3の直流電源線13は電源線14(グランド)に接続されている。電源線12、14には、電源電圧VBを供給する図示しない車載バッテリが接続されている。
抵抗15、16、17は仮想中性点電圧を生成するもので、各一端はそれぞれインバータ3の出力端子に接続されており、各他端は共通に接続されて仮想中性点N′を形成している。仮想中性点電圧は、端子電圧Vu、Vv、Vwに現れる誘起電圧の変化範囲内のレベルを持っており、誘起電圧の変化タイミングの検出に好適となる。電源線12と仮想中性点N′との間には、PNP形トランジスタ18が接続されている。これら抵抗15、16、17、トランジスタ18および後述する制御部20により基準電圧生成手段19が構成されている。
比較手段としてのコンパレータ21、22、23は、それぞれインバータ3の出力端子から直接検出された端子電圧Vu、Vv、Vwと、仮想中性点N′に生成される基準電圧Vr(仮想中性点電圧またはVB)とを比較して比較信号Cu、Cv、Cwを出力する。本実施形態では、インバータ3の出力端子から各コンパレータ21、22、23への検出線が電圧検出手段24として機能する。インバータ3の出力電圧を分圧して端子電圧Vu、Vv、Vwを検出する構成とする場合は、分圧回路が電圧検出手段24となる。
制御部20は、マイクロコンピュータから構成されており、図示しないメモリに記憶されている制御プログラムを実行することにより、PWM信号生成手段、マスク信号生成手段、基準電圧生成手段(の一部)、制御手段および通電手段(の一部)として動作する。制御部20から出力された通電信号は、ドライバ25を介してMOSFET4〜9のゲートに与えられる。
次に、本実施形態の作用および効果について図2ないし図4も参照しながら説明する。
図2はU相、V相、W相についての波形図であり、基準電圧Vr(各相共通)、端子電圧Vu、Vv、Vw、比較信号Cu、Cv、Cw、位置信号Pu、Pv、Pwを示している。制御部20は、例えば速度制御演算を実行し、出力電圧の大きさに応じたデューティ比を持つPWM信号を生成する。このPWM信号は、ステータ巻線2u、2v、2wに対し電源電圧を印加するオンの状態(Hレベル)と遮断するオフの状態(Lレベル)とからなる。
図2はU相、V相、W相についての波形図であり、基準電圧Vr(各相共通)、端子電圧Vu、Vv、Vw、比較信号Cu、Cv、Cw、位置信号Pu、Pv、Pwを示している。制御部20は、例えば速度制御演算を実行し、出力電圧の大きさに応じたデューティ比を持つPWM信号を生成する。このPWM信号は、ステータ巻線2u、2v、2wに対し電源電圧を印加するオンの状態(Hレベル)と遮断するオフの状態(Lレベル)とからなる。
制御手段および通電手段としての制御部20は、後述する位置信号Pu、Pv、Pwをそれぞれ30度ずらして転流信号を生成し、その転流信号に基づいて各相の下アームを120度ずつ順に通電するとともに、転流信号とPWM信号とのAND演算から生成される通電信号に基づいて各相の上アームを120度ずつ順にPWM駆動する。この120度通電方式では3相のうちの1相が60度の幅で開放相となり、その開放相の端子電圧に誘起電圧が現れる。
PWM信号がオン(Hレベル)の期間では、上アームと下アームのMOSFETを通して何れか2相のステータ巻線の端子間に電源電圧VB−Vf(Vfはダイオードの順方向電圧)が印加される。一方、PWM信号がオフ(Lレベル)の期間では、電源が遮断され、下アームのMOSFETと還流ダイオードを通して何れか2相のステータ巻線に電流が還流する。
PWM信号がオフ(Lレベル)からオン(Hレベル)に変化すると、端子電圧にリンギングが発生する。図3は、PWM信号、マスク信号および開放相の端子電圧の波形を示している。リンギングによる影響を明確に示すため、リンギングの継続時間およびマスク期間を長く誇張して表している。このリンギングが重畳した開放相の端子電圧をそのまま仮想中性点電圧と比較すると、開放相の端子電圧が仮想中性点電圧に達していないにもかかわらず比較信号が反転し、位置信号Pu、Pv、Pwの検出タイミングにずれが生じる。また、PWM信号がオフの期間では、電流が還流して開放相の端子電圧がグランドレベル付近に固定されるので、誘起電圧の変化を検出できない。
そこで、PWM信号のオフ期間とリンギングの発生期間ではマスク信号をHレベルとして有効化し、それ以外の期間ではマスク信号をLレベルとして無効化する。より具体的には、PWM信号がオンからオフに変化するのと同時にマスク信号をHレベルにし、PWM信号がオフからオンに変化してからリンギングが十分に低減するのに必要な遅延時間を経過した後マスク信号をLレベルにする。必要な遅延時間は、予め実測したリンギングの発生から消滅までのリンギング継続時間に基づいて設定し、遅延動作は例えばタイマを用いればよい。
制御部20は、マスク信号がLレベルの期間、トランジスタ18に対してオフ駆動電圧(VB)を出力し、マスク信号がHレベルの期間、トランジスタ18に対してオン駆動電圧(VB−Vf以下の電圧)を出力する。その結果、基準電圧生成手段19は、図2に示すようにマスク信号に同期して仮想中性点電圧とVBとを交互に繰り返す基準電圧Vrを生成する。このようなマスク処理を行うと、PWM信号のオフ期間とリンギングの発生期間における基準電圧Vrが、端子電圧Vu、Vv、Vwの取り得る最大電圧VB−Vfよりも高い電圧VBとなるので、この期間で位置信号Pu、Pv、Pwを検出することがなくなる。
ところで、マスク処理を行うと、図2に示すように比較信号Cu、Cv、Cwは、本来Hレベル一定となるべき半周期の期間で、マスク信号に同期してHレベルとLレベルの間で変化する。これに対処するため、制御部20は、比較信号Cu、Cv、Cwの論理が、モータ2の回転に伴い次に予定されている正規の論理に一致したことを条件として、当該一致したレベルを正規の論理と見なして位置信号Pu、Pv、Pwを生成する。
図4は、正転時における比較信号Cu、Cv、Cwの正規の論理の出現順序を示している。逆転時にはこの逆になる。例えば図2に示す時刻t1において、比較信号(Cu、Cv、Cw)が(L、L、H)から(H、L、H)に変化している。この変化は、図4において1から2への正規の変化であるため、制御部20は位置信号PuをLレベルからHレベルに変化させる。続く時刻t2では、マスク有効期間になったことにより、比較信号(Cu、Cv、Cw)が(H、L、H)から(L、L、L)に変化している。これは正規な論理ではないため、制御部20は引き続き位置信号PuをHレベルに維持する。その結果、マスク信号による影響が除かれた位置信号Pu、Pv、Pwが得られる。
以上説明したように、本実施形態によれば少なくともPWM信号のオフ期間とPWMオンに伴うリンギングが消滅するまでの期間、端子電圧Vu、Vv、Vwの取り得る電圧範囲を超える高い電圧レベルを持つ基準電圧Vrを用いて端子電圧Vu、Vv、Vwとの比較動作を行うので、リンギングの発生による比較信号Cu、Cv、Cwのタイミングのずれを防止することができる。
制御部20は、比較信号Cu、Cv、Cwの論理が、モータ2の回転に伴い次に予定されている正規の論理に一致しない場合には当該論理変化を採用しないので、マスク処理に伴い比較信号Cu、Cv、Cwに生じる不要なレベル変化を除去して正しい位置信号Pu、Pv、Pwを得ることができる。制御部20は、この位置信号Pu、Pv、Pwに基づいてモータ2をセンサレス駆動できる。
基準電圧Vrを生成する基準電圧生成手段19は、従来構成に対し1つのトランジスタ18を追加するだけで簡易に構成できるので、マイクロコンピュータが具備しているリソースを用いる必要がなく、低コストであって且つ従来構成への適用が容易となる。
(第2の実施形態)
次に、本発明の第2の実施形態について図5ないし図7を参照しながら説明する。
図5は、ブラシレスDCモータの制御装置の構成を示しており、図1と同一構成部分には同一符号を付している。この制御装置31の基準電圧生成手段32は、仮想中性点N′と電源線33との間にNPN形トランジスタ34を備えている。電源線33には、グランドレベルよりも低い電圧−Vaが与えられている。
次に、本発明の第2の実施形態について図5ないし図7を参照しながら説明する。
図5は、ブラシレスDCモータの制御装置の構成を示しており、図1と同一構成部分には同一符号を付している。この制御装置31の基準電圧生成手段32は、仮想中性点N′と電源線33との間にNPN形トランジスタ34を備えている。電源線33には、グランドレベルよりも低い電圧−Vaが与えられている。
図6は、図2に相当するU相、V相、W相についての波形図である。制御部20は、下アームをPWM駆動する。PWM信号がオフ(Lレベル)からオン(Hレベル)に変化すると、図7に示すように端子電圧にリンギングが発生する。そこで、第1の実施形態と同様にしてPWM信号のオフ期間とリンギングの発生期間においてマスク信号をHレベルとして有効化し、それ以外の期間ではマスク信号をLレベルとして無効化する。
制御部20は、マスク信号がLレベルの期間、トランジスタ34に対してオフ駆動電圧(−Va)を出力し、マスク信号がHレベルの期間、トランジスタ34に対してオン駆動電圧(−Va+Vf以上の電圧)を出力する。このようなマスク処理を行うと、PWM信号のオフ期間とリンギングの発生期間における基準電圧Vrが、端子電圧Vu、Vv、Vwの取り得る最小電圧0Vよりも低い電圧−Vaとなるので、この期間で位置信号Pu、Pv、Pwを検出することがなくなる。比較信号Cu、Cv、Cwに現れるマスク信号による影響は、第1の実施形態と同様にして除去される。このように、下アームをPWM駆動する本実施形態によっても、第1の実施形態と同様の作用および効果が得られる。
(第3の実施形態)
図8は、本発明の第3の実施形態を示す構成を示している。この制御装置41の基準電圧生成手段42は、マスク無効期間における基準電圧Vrとして、仮想中性点電圧に替えて直流電圧の分圧電圧を用いている。直流電源線10、13間には同じ抵抗値を持つ抵抗43、44が直列に接続されており、その共通接続点はコンパレータ21、22、23の反転入力端子とトランジスタ18のコレクタに接続されている。その他の構成は第1の実施形態で説明した制御装置1と同じであり、同様の作用および効果が得られる。
図8は、本発明の第3の実施形態を示す構成を示している。この制御装置41の基準電圧生成手段42は、マスク無効期間における基準電圧Vrとして、仮想中性点電圧に替えて直流電圧の分圧電圧を用いている。直流電源線10、13間には同じ抵抗値を持つ抵抗43、44が直列に接続されており、その共通接続点はコンパレータ21、22、23の反転入力端子とトランジスタ18のコレクタに接続されている。その他の構成は第1の実施形態で説明した制御装置1と同じであり、同様の作用および効果が得られる。
(第4の実施形態)
次に、本発明の第4の実施形態について図9および図10を参照しながら説明する。
図9は、ブラシレスDCモータの制御装置の構成を示しており、図1と同一構成部分には同一符号を付している。この制御装置51の基準電圧生成手段52は、仮想中性点電圧を常に基準電圧Vrとしてコンパレータ21、22、23に出力する。
次に、本発明の第4の実施形態について図9および図10を参照しながら説明する。
図9は、ブラシレスDCモータの制御装置の構成を示しており、図1と同一構成部分には同一符号を付している。この制御装置51の基準電圧生成手段52は、仮想中性点電圧を常に基準電圧Vrとしてコンパレータ21、22、23に出力する。
コンパレータ21、22、23から出力される比較信号Cu、Cv、Cwは、それぞれマスク処理手段であるORゲート53、54、55に入力され、制御部20から出力されるマスク信号との論理和信号である比較信号Cu′、Cv′、Cw′が生成される。制御部20は、比較信号Cu′、Cv′、Cw′の論理が、モータ2の回転に伴い次に予定されている正規の論理に一致したことを条件として、当該一致したレベルを正規の論理と見なして位置信号Pu、Pv、Pwを生成する。
図10は、120度通電方式であって上アームをPWM駆動する場合のU相、V相、W相についての波形図である。基準電圧Vrは(VB−Vf)/2であり、PWM信号がオフからオンに変化すると端子電圧にリンギングが発生するので、比較信号Cu、Cv、Cwの変化タイミングにはリンギングによるずれが生じる場合がある。そこで、PWM信号のオフ期間とリンギングの発生期間を含むマスク有効期間において比較信号Cu、Cv、Cwのレベルを強制的にHレベルとした比較信号Cu′、Cv′、Cw′を生成する。
本実施形態によれば、誘起電圧を検出できないPWM信号のオフ期間およびPWM信号がオフからオンに変化してからリンギングが十分に低減するのに必要な遅延期間において、比較信号Cu、Cv、Cwに対しマスク処理が行われる。その結果、ずれのない比較信号Cu′、Cv′、Cw′ひいては位置信号Pu、Pv、Pwが得られる。マスク処理手段は3つのORゲート53、54、55だけで構成できるので、マイクロコンピュータが具備しているリソースを用いる必要がなく、低コストであって且つ従来構成への適用が容易となる。
なお、マスク処理手段は、3つのORゲート53、54、55に替えて3つのANDゲートにより構成してもよい。この場合には、PWM信号のオフ期間とリンギングの発生期間を含むマスク有効期間において比較信号Cu、Cv、Cwのレベルを強制的にLレベルとした比較信号Cu′、Cv′、Cw′が生成される。制御部20は、上述したように比較信号Cu′、Cv′、Cw′の論理が正規の論理に一致した場合に当該一致したレベルを正規の論理と見なして位置信号Pu、Pv、Pwを生成する。
(第5の実施形態)
図11は、本発明の第5の実施形態を示す構成を示しており、図9と同一構成部分には同一符号を付している。この制御装置61も、比較信号Cu、Cv、Cwに対してマスク処理を行う。コンパレータ21、22、23の出力端子と電源線14との間には、それぞれマスク処理手段としてのNPN形トランジスタ62、63、64が接続されており、これらトランジスタ62、63、64のベースには制御部20からマスク信号が与えられている。
図11は、本発明の第5の実施形態を示す構成を示しており、図9と同一構成部分には同一符号を付している。この制御装置61も、比較信号Cu、Cv、Cwに対してマスク処理を行う。コンパレータ21、22、23の出力端子と電源線14との間には、それぞれマスク処理手段としてのNPN形トランジスタ62、63、64が接続されており、これらトランジスタ62、63、64のベースには制御部20からマスク信号が与えられている。
本実施形態は、第4の実施形態でANDゲートを用いた場合と同様に、PWM信号のオフ期間とリンギングの発生期間を含むマスク有効期間において比較信号Cu、Cv、Cwのレベルを強制的にLレベルとした比較信号Cu′、Cv′、Cw′を生成する。従って、第4の実施形態と同様の作用および効果が得られる。
(第6の実施形態)
次に、本発明の第6の実施形態について図12を参照しながら説明する。
本実施形態のブラシレスDCモータの制御装置は、PWM制御に替えて電流制限制御を実行する。電流制限制御とは、上アームのMOSFET4、5、6(図1参照)に流れる電流がそれぞれ所定の制限値以下となるようにMOSFET4、5、6のオンオフ状態を制御するものである。
次に、本発明の第6の実施形態について図12を参照しながら説明する。
本実施形態のブラシレスDCモータの制御装置は、PWM制御に替えて電流制限制御を実行する。電流制限制御とは、上アームのMOSFET4、5、6(図1参照)に流れる電流がそれぞれ所定の制限値以下となるようにMOSFET4、5、6のオンオフ状態を制御するものである。
図12は、MOSFET4をオンオフさせる電流制御信号生成回路71の構成図であり、MOSFET5、6についても同様の構成が用いられる。図中、下アームのMOSFET7は省略している。直流電源線10、13間には、センス用のNチャネル型MOSFET72、ダイオード73、NPN形トランジスタ74および抵抗75が直列に接続されている。MOSFET4とMOSFET72とは、ゲート同士、ドレイン同士が接続されている。オペアンプ76は、これらMOSFET4、72の各ソース電位を入力し、トランジスタ74を駆動するようになっている。コンパレータ77は、抵抗75と参照電圧生成回路78から出力される参照電圧Viとを入力して電流制御信号を出力する。
オペアンプ76は、MOSFET4、72のミラー比Nmが一定になるように、MOSFET4、72のソース電位を等しく制御する。ダイオード73は、電流の逆流防止のために挿入されている。抵抗75にはMOSFET4に流れる電流の1/Nmの検出電流が流れる。コンパレータ77は、検出電流が参照電圧Viに基づく制限電流以上の場合にHレベルの電流制御信号を出力し、検出電流が参照電圧Viに基づく制限電流未満の場合にLレベルの電流制御信号を出力する。制御部は、電流制御信号がHレベルの時にMOSFET4をオフし、電流制御信号がLレベルの時にMOSFET4をオンする。
電流制限制御を行う本実施形態においても、電流制御信号がオフの状態(Hレベル)からオンの状態(Lレベル)に変化した時に端子電圧にリンギングが生じる。これに対しては、上述した第1ないし第5の各実施形態の構成を採用でき、位置信号Pu、Pv、Pwのタイミングのずれを防止することができる。
(その他の実施形態)
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第3ないし第6の各実施形態においても、第2の実施形態と同様にして下アームをPWM駆動または電流制限駆動してもよい。
第1ないし第6の各実施形態において、モータ2の中性点Nの電圧を検出可能な場合には、仮想中性点電圧や直流電圧の分圧電圧に替えて実際の中性点電圧を用いて基準電圧Vrを生成してもよい。
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第3ないし第6の各実施形態においても、第2の実施形態と同様にして下アームをPWM駆動または電流制限駆動してもよい。
第1ないし第6の各実施形態において、モータ2の中性点Nの電圧を検出可能な場合には、仮想中性点電圧や直流電圧の分圧電圧に替えて実際の中性点電圧を用いて基準電圧Vrを生成してもよい。
制御部20は、PWM信号や電流制御信号がオンからオフに変化するのに先立ってマスク信号を有効化してもよい。
PNP形トランジスタ18に替えてNPN形トランジスタを採用してもよい。NPN形トランジスタ34に替えてPNP形トランジスタを採用してもよい。その他、FETなどのスイッチング素子やスイッチ回路を採用してもよい。
PNP形トランジスタ18に替えてNPN形トランジスタを採用してもよい。NPN形トランジスタ34に替えてPNP形トランジスタを採用してもよい。その他、FETなどのスイッチング素子やスイッチ回路を採用してもよい。
上アームおよび下アームをオンからオフに切り替える時、当該相の端子電圧にフライバック電圧が現れる。このフライバック電圧による誤検出を防止するため、位置信号Pu、Pv、Pwの変化時点から所定期間は、別のマスク信号を用いてマスク処理を行うとよい。
ブラシレスDCモータは3相に限られない。
ブラシレスDCモータは3相に限られない。
図面中、1、31、41、51、61は制御装置、2はブラシレスDCモータ、2u、2v、2wはステータ巻線、3はインバータ(通電手段)、19、32、42、52は基準電圧生成手段、20は制御部(PWM信号生成手段、マスク信号生成手段、基準電圧生成手段、制御手段、通電手段)、21、22、23はコンパレータ(比較手段)、24は電圧検出手段、53、54、55はORゲート(マスク処理手段)、62、63、64はトランジスタ(マスク処理手段)、71は電流制御信号生成回路(電流制御信号生成手段)である。
Claims (4)
- ブラシレスDCモータの各相のステータ巻線に少なくとも1相の開放相を確保しながら順次通電するブラシレスDCモータの制御装置において、
前記ステータ巻線の各相の端子電圧を検出する電圧検出手段と、
前記ステータ巻線に対し電源電圧を印加するオンの状態と遮断するオフの状態とを指示するPWM信号を生成するPWM信号生成手段と、
前記PWM信号がオンからオフに変化するのと同時にまたは先立ってマスク信号を有効化し、前記PWM信号がオフからオンに変化してから所定の遅延時間を経過した後マスク信号を無効化するマスク信号生成手段と、
前記マスク信号が無効化されている期間は、前記開放相のステータ巻線の端子に現れる誘起電圧の変化範囲内のレベルを持つ基準電圧を出力し、前記マスク信号が有効化されている期間は、前記ステータ巻線の端子電圧の取り得る範囲外のレベルを持つ基準電圧を出力する基準電圧生成手段と、
前記電圧検出手段により検出された各相の端子電圧と前記基準電圧生成手段により生成された基準電圧とを比較する比較手段と、
前記比較手段から出力される各相の比較信号の論理が、前記ブラシレスDCモータの回転に伴い次に予定されている正規の論理に一致したことを条件として当該論理の転流信号を得る制御手段と、
前記PWM信号と前記転流信号に基づいて前記ステータ巻線への通電を行う通電手段とを備えていることを特徴とするブラシレスDCモータの制御装置。 - ブラシレスDCモータの各相のステータ巻線に少なくとも1相の開放相を確保しながら順次通電するブラシレスDCモータの制御装置において、
前記ステータ巻線の各相の端子電圧を検出する電圧検出手段と、
通電相のステータ巻線に流れる電流が所定の制限値以下となるように前記ステータ巻線に対し電源電圧を印加するオンの状態と遮断するオフの状態とを指示する電流制御信号を生成する電流制御信号生成手段と、
前記電流制御信号がオンからオフに変化するのと同時にまたは先立ってマスク信号を有効化し、前記電流制御信号がオフからオンに変化してから所定の遅延時間を経過した後マスク信号を無効化するマスク信号生成手段と、
前記マスク信号が無効化されている期間は、前記開放相のステータ巻線の端子に現れる誘起電圧の変化範囲内のレベルを持つ基準電圧を出力し、前記マスク信号が有効化されている期間は、前記ステータ巻線の端子電圧の取り得る範囲外のレベルを持つ基準電圧を出力する基準電圧生成手段と、
前記電圧検出手段により検出された各相の端子電圧と前記基準電圧生成手段により生成された基準電圧とを比較する比較手段と、
前記比較手段から出力される各相の比較信号の論理が、前記ブラシレスDCモータの回転に伴い次に予定されている正規の論理に一致したことを条件として当該論理の転流信号を得る制御手段と、
前記電流制御信号と前記転流信号に基づいて前記ステータ巻線への通電を行う通電手段とを備えていることを特徴とするブラシレスDCモータの制御装置。 - ブラシレスDCモータの各相のステータ巻線に少なくとも1相の開放相を確保しながら順次通電するブラシレスDCモータの制御装置において、
前記ステータ巻線に対し電源電圧を印加するオンの状態と遮断するオフの状態とを指示するPWM信号を生成するPWM信号生成手段と、
前記ステータ巻線の各相の端子電圧を検出する電圧検出手段と、
前記開放相のステータ巻線の端子に現れる誘起電圧の変化範囲内のレベルを持つ基準電圧を出力する基準電圧生成手段と、
前記電圧検出手段により検出された各相の端子電圧と前記基準電圧生成手段により生成された基準電圧とを比較する比較手段と、
前記PWM信号がオンからオフに変化するのと同時にまたは先立ってマスク信号を有効化し、前記PWM信号がオフからオンに変化してから所定の遅延時間を経過した後マスク信号を無効化するマスク信号生成手段と、
前記比較手段から出力される各相の比較信号を前記マスク信号によりマスク処理するマスク処理手段と、
前記マスク処理手段から出力される比較信号の論理が、前記ブラシレスDCモータの回転に伴い次に予定されている正規の論理に一致したことを条件として当該論理の転流信号を得る制御手段と、
前記PWM信号と前記転流信号に基づいて前記ステータ巻線への通電を行う通電手段とを備えていることを特徴とするブラシレスDCモータの制御装置。 - ブラシレスDCモータの各相のステータ巻線に少なくとも1相の開放相を確保しながら順次通電するブラシレスDCモータの制御装置において、
通電相のステータ巻線に流れる電流が所定の制限値以下となるように前記ステータ巻線に対し電源電圧を印加するオンの状態と遮断するオフの状態とを指示する電流制御信号を生成する電流制御信号生成手段と、
前記ステータ巻線の各相の端子電圧を検出する電圧検出手段と、
前記開放相のステータ巻線の端子に現れる誘起電圧の変化範囲内のレベルを持つ基準電圧を出力する基準電圧生成手段と、
前記電圧検出手段により検出された各相の端子電圧と前記基準電圧生成手段により生成された基準電圧とを比較する比較手段と、
前記電流制御信号がオンからオフに変化するのと同時にまたは先立ってマスク信号を有効化し、前記電流制御信号がオフからオンに変化してから所定の遅延時間を経過した後マスク信号を無効化するマスク信号生成手段と、
前記比較手段から出力される各相の比較信号を前記マスク信号によりマスク処理するマスク処理手段と、
前記マスク処理手段から出力される比較信号の論理が、前記ブラシレスDCモータの回転に伴い次に予定されている正規の論理に一致したことを条件として当該論理の転流信号を得る制御手段と、
前記電流制御信号と前記転流信号に基づいて前記ステータ巻線への通電を行う通電手段とを備えていることを特徴とするブラシレスDCモータの制御装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008098239A JP2009254107A (ja) | 2008-04-04 | 2008-04-04 | ブラシレスdcモータの制御装置 |
DE102008054487A DE102008054487A1 (de) | 2008-01-09 | 2008-12-10 | Steuersystem für eine mehrphasige elektrische Drehmaschine |
US12/314,716 US8395338B2 (en) | 2008-01-09 | 2008-12-16 | Control system for multiphase electric rotating machine |
CN201310048124.2A CN103151976B (zh) | 2008-01-09 | 2009-01-09 | 用于多相旋转电机的控制系统 |
CN2009100026049A CN101483403B (zh) | 2008-01-09 | 2009-01-09 | 用于多相旋转电机的控制系统 |
US13/760,175 US8593092B2 (en) | 2008-01-09 | 2013-02-06 | Control system for multiphase electric rotating machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008098239A JP2009254107A (ja) | 2008-04-04 | 2008-04-04 | ブラシレスdcモータの制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009254107A true JP2009254107A (ja) | 2009-10-29 |
Family
ID=41314243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008098239A Pending JP2009254107A (ja) | 2008-01-09 | 2008-04-04 | ブラシレスdcモータの制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009254107A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012096274A1 (ja) * | 2011-01-12 | 2012-07-19 | 株式会社明電舎 | インバータ制御システム |
JP2014166097A (ja) * | 2013-02-27 | 2014-09-08 | Denso Corp | モータ制御装置及びモータ制御方法 |
CN104682825A (zh) * | 2015-03-24 | 2015-06-03 | 安徽理工大学 | 异步电动机的一种综合调速控制方法 |
JP2018107905A (ja) * | 2016-12-26 | 2018-07-05 | アイシン精機株式会社 | 電動機制御装置 |
-
2008
- 2008-04-04 JP JP2008098239A patent/JP2009254107A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012096274A1 (ja) * | 2011-01-12 | 2012-07-19 | 株式会社明電舎 | インバータ制御システム |
JP2012147561A (ja) * | 2011-01-12 | 2012-08-02 | Meidensha Corp | インバータ制御システム |
CN103299536A (zh) * | 2011-01-12 | 2013-09-11 | 株式会社明电舍 | 逆变器控制系统 |
US9065374B2 (en) | 2011-01-12 | 2015-06-23 | Meidensha Corporation | Inverter control system |
JP2014166097A (ja) * | 2013-02-27 | 2014-09-08 | Denso Corp | モータ制御装置及びモータ制御方法 |
CN104682825A (zh) * | 2015-03-24 | 2015-06-03 | 安徽理工大学 | 异步电动机的一种综合调速控制方法 |
JP2018107905A (ja) * | 2016-12-26 | 2018-07-05 | アイシン精機株式会社 | 電動機制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7402975B2 (en) | Motor drive device and drive method | |
US7622873B2 (en) | Motor drive device and drive method | |
US8203297B2 (en) | Motor control apparatus for controlling motor in accordance with rotational position of rotor thereof | |
JP2008141828A (ja) | モータ駆動装置及びモータ駆動方法 | |
JP2008043171A (ja) | 負荷駆動装置及びこれを用いた電気機器 | |
JP2008289048A (ja) | 半導体素子駆動回路 | |
JP2002119081A (ja) | ブラシレスモータ駆動回路 | |
US11088641B2 (en) | Motor driving device having lock protection mode | |
JP4965941B2 (ja) | モータ駆動装置、ブラシレスモータ及びその駆動方法 | |
JP2009254107A (ja) | ブラシレスdcモータの制御装置 | |
US9035585B2 (en) | Motor drive circuit | |
JP5534862B2 (ja) | センサレス同期モータ駆動装置 | |
JPH07284289A (ja) | ブラシレスモータの駆動制御装置 | |
JP6127895B2 (ja) | モータ制御装置及びモータ制御方法 | |
JP6173107B2 (ja) | ブラシレスモータの駆動装置、及び駆動方法 | |
JP2007195313A (ja) | ブラシレスモータの駆動装置 | |
JP5330728B2 (ja) | ブラシレスモータの駆動装置 | |
JP2007170868A (ja) | 電流検出回路 | |
JP2008259360A (ja) | ブラシレスモータ用通電制御回路 | |
JP2007074834A (ja) | センサレスモータの起動装置 | |
JP7249740B2 (ja) | モータ駆動装置、モータシステム、ファンモータ及びモータ駆動方法 | |
JP2008043073A (ja) | ブラシレスモータの回転数制御方法、ブラシレスモータの回転数制御装置 | |
JP5837547B2 (ja) | ステッピングモータの回路システムの異常検知装置 | |
JP2005287223A (ja) | センサレスモータの駆動装置 | |
JP2006034049A (ja) | ブラシレスモータの制御装置およびブラシレスモータ装置 |