JP2001275388A - ブラシレスモータ駆動回路 - Google Patents
ブラシレスモータ駆動回路Info
- Publication number
- JP2001275388A JP2001275388A JP2000090709A JP2000090709A JP2001275388A JP 2001275388 A JP2001275388 A JP 2001275388A JP 2000090709 A JP2000090709 A JP 2000090709A JP 2000090709 A JP2000090709 A JP 2000090709A JP 2001275388 A JP2001275388 A JP 2001275388A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- brushless motor
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【課題】 励磁コイルのフローティング相に発生する誘
起電圧のフライバック電圧成分およびＰＷＭ信号による
高周波成分を外付け素子を必要とせず、または、素子サ
イズをあまり大きくせずに除去可能とする。 【解決手段】 スター結線３相ブラシレスモータ１の励
磁コイル３，４，５に発生する誘起電圧を検出して回転
子の位置検出をするとき、励磁コイル３，４，５の端子
Ｕ，Ｖ，Ｗの電位と中点端子Ｃの電位とをフローティン
グ相への切替え直後の所定期間を除いてＰＷＭ信号のオ
ン信号に同期してトランスファゲート３６，３７，３
８，３９でサンプリングするとともにトランスファゲー
ト３６，３７，３８，３９のオフ制御期間に直前のサン
プリング電圧をコンデンサ４０，４１，４２，４３に保
持しながら比較器３３，３４，３５で比較するので、フ
ライバック電圧成分およびＰＷＭ信号による高周波成分
を含まない誘起電圧により位置検出が可能となり、外付
けの積分回路を使わずに、また、素子面積をあまり大き
くせずに、高精度の位置検出が可能となる。
起電圧のフライバック電圧成分およびＰＷＭ信号による
高周波成分を外付け素子を必要とせず、または、素子サ
イズをあまり大きくせずに除去可能とする。 【解決手段】 スター結線３相ブラシレスモータ１の励
磁コイル３，４，５に発生する誘起電圧を検出して回転
子の位置検出をするとき、励磁コイル３，４，５の端子
Ｕ，Ｖ，Ｗの電位と中点端子Ｃの電位とをフローティン
グ相への切替え直後の所定期間を除いてＰＷＭ信号のオ
ン信号に同期してトランスファゲート３６，３７，３
８，３９でサンプリングするとともにトランスファゲー
ト３６，３７，３８，３９のオフ制御期間に直前のサン
プリング電圧をコンデンサ４０，４１，４２，４３に保
持しながら比較器３３，３４，３５で比較するので、フ
ライバック電圧成分およびＰＷＭ信号による高周波成分
を含まない誘起電圧により位置検出が可能となり、外付
けの積分回路を使わずに、また、素子面積をあまり大き
くせずに、高精度の位置検出が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路か
らなるモータ駆動回路に関し、特に、ブラシレスモータ
の回転中に励磁コイルの端子が電源電位および接地電位
から開放されたときのその励磁コイル（以下、フローテ
ィング相という）の誘起電圧を検出することにより回転
子の位置を検出して相励磁タイミングを制御し、ＰＷＭ
方式（Pulse Width Modulation）の電流量制御によりモ
ータを回転制御するブラシレスモータ駆動回路に関す
る。
らなるモータ駆動回路に関し、特に、ブラシレスモータ
の回転中に励磁コイルの端子が電源電位および接地電位
から開放されたときのその励磁コイル（以下、フローテ
ィング相という）の誘起電圧を検出することにより回転
子の位置を検出して相励磁タイミングを制御し、ＰＷＭ
方式（Pulse Width Modulation）の電流量制御によりモ
ータを回転制御するブラシレスモータ駆動回路に関す
る。
【０００２】
【従来の技術】従来のモータ駆動用半導体集積回路１０
０は、図５に示すように、例えば、ハードディスクのス
ピンドルモータとして一方向に角速度が一定に制御され
て駆動されるスター結線３相ブラシレスモータ１と、モ
ータ１の期待回転周波数と同じ周波数の基本クロックＣ
ＬＫを生成する基準発振器２と、直流電源ＶDDと、接地
端子とが接続されて使用される。モータ１の励磁コイル
３，４，５は、Ｕ相，Ｖ相，Ｗ相としてスター結線され
ており、一端側がＵ相端子Ｕ，Ｖ相端子Ｖ，Ｗ相端子Ｗ
に接続され、他端側が中点として共通接続されて中点端
子Ｃに接続されている。
０は、図５に示すように、例えば、ハードディスクのス
ピンドルモータとして一方向に角速度が一定に制御され
て駆動されるスター結線３相ブラシレスモータ１と、モ
ータ１の期待回転周波数と同じ周波数の基本クロックＣ
ＬＫを生成する基準発振器２と、直流電源ＶDDと、接地
端子とが接続されて使用される。モータ１の励磁コイル
３，４，５は、Ｕ相，Ｖ相，Ｗ相としてスター結線され
ており、一端側がＵ相端子Ｕ，Ｖ相端子Ｖ，Ｗ相端子Ｗ
に接続され、他端側が中点として共通接続されて中点端
子Ｃに接続されている。
【０００３】半導体集積回路１００は、ＰＷＭ制御によ
り電流量が制御された相励磁のための電流を所定のタイ
ミングで励磁コイル３，４，５に供給するブリッジ出力
回路６と、励磁コイル３，４，５のフローティング相に
発生する誘起電圧を検出し、検出信号を生成する検出回
路７と、基準発振器２からの基本クロックＣＬＫおよび
検出回路７からの検出信号に基づいて、ブリッジ出力回
路６に対して通電タイミング制御およびＰＷＭ制御を行
う制御回路８とを具備している。
り電流量が制御された相励磁のための電流を所定のタイ
ミングで励磁コイル３，４，５に供給するブリッジ出力
回路６と、励磁コイル３，４，５のフローティング相に
発生する誘起電圧を検出し、検出信号を生成する検出回
路７と、基準発振器２からの基本クロックＣＬＫおよび
検出回路７からの検出信号に基づいて、ブリッジ出力回
路６に対して通電タイミング制御およびＰＷＭ制御を行
う制御回路８とを具備している。
【０００４】ブリッジ出力回路６は、各励磁コイル３，
４，５への通電タイミングを制御するＰチャネル型のＭ
ＯＳトランジスタＱ１，Ｑ２，Ｑ３と、各励磁コイル
３，４，５への電流量を所定のタイミングでＰＷＭ制御
するＮチャネル型のＭＯＳトランジスタＱ４，Ｑ５，Ｑ
６とを有している。ＭＯＳトランジスタＱ１，Ｑ２，Ｑ
３のゲートには通電タイミング制御信号が、および、Ｍ
ＯＳトランジスタＱ４，Ｑ５，Ｑ６のゲートには電流量
制御信号が制御回路８からそれぞれ供給される。トラン
ジスタＱ１とＱ４，Ｑ２とＱ５，及びＱ３とＱ６はそれ
ぞれ直列接続されており、トランジスタＱ１，Ｑ２，Ｑ
３のソース及びトランジスタＱ４，Ｑ５，Ｑ６のソース
はそれぞれ共通接続されており、電源端子ＶDDと接地間
に接続される。トランジスタＱ１とＱ４，Ｑ２とＱ５，
及びＱ３とＱ６の接続点はモータ１の端子Ｕ，Ｖ，Ｗに
それぞれ接続される。
４，５への通電タイミングを制御するＰチャネル型のＭ
ＯＳトランジスタＱ１，Ｑ２，Ｑ３と、各励磁コイル
３，４，５への電流量を所定のタイミングでＰＷＭ制御
するＮチャネル型のＭＯＳトランジスタＱ４，Ｑ５，Ｑ
６とを有している。ＭＯＳトランジスタＱ１，Ｑ２，Ｑ
３のゲートには通電タイミング制御信号が、および、Ｍ
ＯＳトランジスタＱ４，Ｑ５，Ｑ６のゲートには電流量
制御信号が制御回路８からそれぞれ供給される。トラン
ジスタＱ１とＱ４，Ｑ２とＱ５，及びＱ３とＱ６はそれ
ぞれ直列接続されており、トランジスタＱ１，Ｑ２，Ｑ
３のソース及びトランジスタＱ４，Ｑ５，Ｑ６のソース
はそれぞれ共通接続されており、電源端子ＶDDと接地間
に接続される。トランジスタＱ１とＱ４，Ｑ２とＱ５，
及びＱ３とＱ６の接続点はモータ１の端子Ｕ，Ｖ，Ｗに
それぞれ接続される。
【０００５】検出回路７は、コンデンサおよび抵抗から
なる積分回路９，１０，１１，１２と、比較器１３，１
４，１５とを有している。積分回路９，１０，１１，１
２は、入力側が端子Ｕ，Ｖ，Ｗ，Ｃにそれぞれ接続さ
れ、端子Ｕ，Ｖ，Ｗ，Ｃの電位をフィルタリングする。
比較器１３，１４，１５は、非反転入力側が積分回路
９，１０，１１の出力側に、および、反転入力側が積分
回路１２の出力側にそれぞれ接続されており、積分回路
１２の出力に対して積分回路９，１０，１１の出力を比
較し、検出信号Ｐ１，Ｐ２，Ｐ３を生成する。
なる積分回路９，１０，１１，１２と、比較器１３，１
４，１５とを有している。積分回路９，１０，１１，１
２は、入力側が端子Ｕ，Ｖ，Ｗ，Ｃにそれぞれ接続さ
れ、端子Ｕ，Ｖ，Ｗ，Ｃの電位をフィルタリングする。
比較器１３，１４，１５は、非反転入力側が積分回路
９，１０，１１の出力側に、および、反転入力側が積分
回路１２の出力側にそれぞれ接続されており、積分回路
１２の出力に対して積分回路９，１０，１１の出力を比
較し、検出信号Ｐ１，Ｐ２，Ｐ３を生成する。
【０００６】制御回路８は、基準発振器２から基本クロ
ックＣＬＫが、および、検出回路７から検出信号Ｐ１，
Ｐ２，Ｐ３が供給され、各励磁コイル３，４，５への通
電タイミングを設定するとともに、ＰＷＭ信号を生成し
て、ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のゲートに出
力する通電タイミング制御信号およびＭＯＳトランジス
タＱ４，Ｑ５，Ｑ６のゲートに出力する電流量制御信号
を生成する。
ックＣＬＫが、および、検出回路７から検出信号Ｐ１，
Ｐ２，Ｐ３が供給され、各励磁コイル３，４，５への通
電タイミングを設定するとともに、ＰＷＭ信号を生成し
て、ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のゲートに出
力する通電タイミング制御信号およびＭＯＳトランジス
タＱ４，Ｑ５，Ｑ６のゲートに出力する電流量制御信号
を生成する。
【０００７】以上の構成の半導体集積回路１００をモー
タ１に接続した場合の動作を図６および図７を併用して
説明する。各励磁コイル３，４，５への通電タイミング
および電流量の制御は後述するが、制御回路８で通電タ
イミングが図６（ａ）に示すように設定され、ＰＷＭ信
号が生成されると、制御回路８からＭＯＳトランジスタ
Ｑ１，Ｑ２，Ｑ３のゲートに通電タイミング制御信号
が、および、ＭＯＳトランジスタＱ４，Ｑ５，Ｑ６のゲ
ートに電流量制御信号が供給され、図６（ｂ）に示す順
に、トランジスタＱ１，Ｑ２，Ｑ３がオン制御されると
ともに，トランジスタＱ４，Ｑ５，Ｑ６がＰＷＭ制御さ
れ、モータ１は、３相のうちハイサイドに接続される相
とロウサイドに接続される相との２相ずつ、図６（ａ）
に示す相の順に、電流が流れ励磁されて回転子が回転
し、その電流方向は端子ＵからＶ、ＵからＷ、Ｖから
Ｗ、ＶからＵ、ＷからＵ、ＷからＶの順で切り替わる６
状態を繰り返す。このときの端子Ｕ，Ｖ，Ｗ，Ｃの電位
波形は、図６（ｃ）に示すようになる。
タ１に接続した場合の動作を図６および図７を併用して
説明する。各励磁コイル３，４，５への通電タイミング
および電流量の制御は後述するが、制御回路８で通電タ
イミングが図６（ａ）に示すように設定され、ＰＷＭ信
号が生成されると、制御回路８からＭＯＳトランジスタ
Ｑ１，Ｑ２，Ｑ３のゲートに通電タイミング制御信号
が、および、ＭＯＳトランジスタＱ４，Ｑ５，Ｑ６のゲ
ートに電流量制御信号が供給され、図６（ｂ）に示す順
に、トランジスタＱ１，Ｑ２，Ｑ３がオン制御されると
ともに，トランジスタＱ４，Ｑ５，Ｑ６がＰＷＭ制御さ
れ、モータ１は、３相のうちハイサイドに接続される相
とロウサイドに接続される相との２相ずつ、図６（ａ）
に示す相の順に、電流が流れ励磁されて回転子が回転
し、その電流方向は端子ＵからＶ、ＵからＷ、Ｖから
Ｗ、ＶからＵ、ＷからＵ、ＷからＶの順で切り替わる６
状態を繰り返す。このときの端子Ｕ，Ｖ，Ｗ，Ｃの電位
波形は、図６（ｃ）に示すようになる。
【０００８】モータ１の各励磁コイル３，４，５への通
電タイミングは以下のように制御される。端子Ｕ，Ｖ，
Ｗ，Ｃの電位を積分回路９，１０，１１，１２を介して
比較器１３，１４，１５で端子Ｕ，Ｖ，Ｗの電位と端子
Ｃの電位とをそれぞれ比較し、検出信号Ｐ１，Ｐ２，Ｐ
３として図６（ｄ）に示す波形の信号を制御回路８に供
給する。例えば、検出信号Ｐ２の波形は、図６（ｃ）に
示す端子Ｖの波形と端子Ｃの波形との合成波形で、端子
Ｖの電位＞端子Ｃの電位のとき“Ｈ（ハイ）”レベル、
および、端子Ｖの電位＜端子Ｃの電位のとき“Ｌ（ロ
ウ）”レベルとなる。検出信号Ｐ１，Ｐ２，Ｐ３が制御
回路８に供給されると、制御回路８にて検出信号Ｐ１，
Ｐ２，Ｐ３により通電タイミングが設定され、図６
（ｂ）に示すタイミングで、トランジスＱ１，Ｑ２，Ｑ
３がオン制御されるとともに、トランジスタＱ４，Ｑ
５，Ｑ６がＰＷＭ制御される。
電タイミングは以下のように制御される。端子Ｕ，Ｖ，
Ｗ，Ｃの電位を積分回路９，１０，１１，１２を介して
比較器１３，１４，１５で端子Ｕ，Ｖ，Ｗの電位と端子
Ｃの電位とをそれぞれ比較し、検出信号Ｐ１，Ｐ２，Ｐ
３として図６（ｄ）に示す波形の信号を制御回路８に供
給する。例えば、検出信号Ｐ２の波形は、図６（ｃ）に
示す端子Ｖの波形と端子Ｃの波形との合成波形で、端子
Ｖの電位＞端子Ｃの電位のとき“Ｈ（ハイ）”レベル、
および、端子Ｖの電位＜端子Ｃの電位のとき“Ｌ（ロ
ウ）”レベルとなる。検出信号Ｐ１，Ｐ２，Ｐ３が制御
回路８に供給されると、制御回路８にて検出信号Ｐ１，
Ｐ２，Ｐ３により通電タイミングが設定され、図６
（ｂ）に示すタイミングで、トランジスＱ１，Ｑ２，Ｑ
３がオン制御されるとともに、トランジスタＱ４，Ｑ
５，Ｑ６がＰＷＭ制御される。
【０００９】一方、モータ１の各励磁コイル３，４，５
への電流量は以下のように制御される。基準発振器２か
らモータ１の期待回転周波数と同じ周波数の基本クロッ
クＣＬＫが制御回路８に供給されると、検出回路７から
の検出信号Ｐ１と基本クロックＣＬＫとの位相差に基づ
いて、モータ１の回転数が上記期待回転周波数となるよ
うに電流制御するＰＷＭ信号が生成され、このＰＷＭ信
号によりＵ相，Ｖ相，Ｗ相の各相を上記で設定された通
電タイミングに基づき、図６（ｂ）に示すタイミングで
ＰＷＭ制御する電流量制御信号が生成され、トランジス
タＱ４，Ｑ５，Ｑ６のゲートに供給され、トランジスＱ
１，Ｑ２，Ｑ３のオン制御のタイミングとの組合せで端
子Ｕ，Ｖ，Ｗに図６（ｃ）に示すＰＷＭ出力が得られ、
モータ１は、上述の６状態の順に繰り返し電流の方向が
切り替わり回転する。
への電流量は以下のように制御される。基準発振器２か
らモータ１の期待回転周波数と同じ周波数の基本クロッ
クＣＬＫが制御回路８に供給されると、検出回路７から
の検出信号Ｐ１と基本クロックＣＬＫとの位相差に基づ
いて、モータ１の回転数が上記期待回転周波数となるよ
うに電流制御するＰＷＭ信号が生成され、このＰＷＭ信
号によりＵ相，Ｖ相，Ｗ相の各相を上記で設定された通
電タイミングに基づき、図６（ｂ）に示すタイミングで
ＰＷＭ制御する電流量制御信号が生成され、トランジス
タＱ４，Ｑ５，Ｑ６のゲートに供給され、トランジスＱ
１，Ｑ２，Ｑ３のオン制御のタイミングとの組合せで端
子Ｕ，Ｖ，Ｗに図６（ｃ）に示すＰＷＭ出力が得られ、
モータ１は、上述の６状態の順に繰り返し電流の方向が
切り替わり回転する。
【００１０】以上のようにして、基準発振器２からの基
本クロックＣＬＫと検出回路７からの検出信号Ｐ１の周
波数が一致するように、検出信号Ｐ１と基本クロックＣ
ＬＫとの位相差に基づいてＰＷＭ信号のデューティを決
定することでトランジスタＱ４，Ｑ５，Ｑ６のオンデュ
ーティを制御してモータ１に流れる電流量を制御するこ
とで、モータ１を角速度一定に定速制御する。尚、図６
（ｃ）中のＰＷＭ波形は実際は高周波発振状態で、例え
ば、図５（ｅ）中のＰ１が３００Ｈｚ程度に対し、ＰＷ
Ｍ波形は１００ｋＨｚ程度の周波数である。
本クロックＣＬＫと検出回路７からの検出信号Ｐ１の周
波数が一致するように、検出信号Ｐ１と基本クロックＣ
ＬＫとの位相差に基づいてＰＷＭ信号のデューティを決
定することでトランジスタＱ４，Ｑ５，Ｑ６のオンデュ
ーティを制御してモータ１に流れる電流量を制御するこ
とで、モータ１を角速度一定に定速制御する。尚、図６
（ｃ）中のＰＷＭ波形は実際は高周波発振状態で、例え
ば、図５（ｅ）中のＰ１が３００Ｈｚ程度に対し、ＰＷ
Ｍ波形は１００ｋＨｚ程度の周波数である。
【００１１】
【発明が解決しようとする課題】ところで、図６（ｃ）
に示すように、端子Ｕ，Ｖ，Ｗの波形において、フロー
ティング相の誘起電圧波形は、フローティング相への切
替わり直後はフライバック電圧による波形となり、この
電圧成分を積分回路９，１０，１１でフィルタリングす
ることにより減衰させてから比較器１３，１４，１５に
供給している。この減衰が、例えば、積分回路１０の出
力信号波形を図６（ｅ）に示すように、不十分である
と、図６（ｆ）に示すような検出信号Ｐ２’になり、位
置検出を誤検出する虞がある。また、図６（ｃ）に示す
端子Ｕ，Ｖ，Ｗの波形において、フローティング相の誘
起電圧波形は、例えば、○印で示した拡大位置を図７
（ａ）に拡大して示すように、ＰＷＭ信号による高周波
成分が重畳されており、積分回路９，１０，１１でフィ
ルタリングして図７（ｂ）に示すように高周波成分を減
衰させてから比較器１３，１４，１５に供給している。
この減衰が不十分であると、図７（ｃ）に示す位置検出
誤差ｔ１が大きくなる。従って、検出回路７からの検出
信号を精度よく出力するには、フライバック電圧成分お
よびＰＷＭ信号による高周波成分をできるだけ減衰させ
る必要がある。そのための時定数を有する積分回路を半
導体集積回路内に設計しようとすると、非現実的な素子
面積が必要となり、積分回路を外付け回路としなければ
ならないという問題がある。例えば、積分回路の時定数
１００μＳＥＣを実現するには、コンデンサ容量Ｃ＝５
ｐＦとすると、抵抗Ｒ＝２０ＭΩが必要となり、半導体
集積回路内に設計するのは非現実的である。本発明は上
記問題点に鑑み、積分回路を外付けする必要のない半導
体集積回路からなるブラシレスモータ駆動回路を提供す
ることを目的とする。
に示すように、端子Ｕ，Ｖ，Ｗの波形において、フロー
ティング相の誘起電圧波形は、フローティング相への切
替わり直後はフライバック電圧による波形となり、この
電圧成分を積分回路９，１０，１１でフィルタリングす
ることにより減衰させてから比較器１３，１４，１５に
供給している。この減衰が、例えば、積分回路１０の出
力信号波形を図６（ｅ）に示すように、不十分である
と、図６（ｆ）に示すような検出信号Ｐ２’になり、位
置検出を誤検出する虞がある。また、図６（ｃ）に示す
端子Ｕ，Ｖ，Ｗの波形において、フローティング相の誘
起電圧波形は、例えば、○印で示した拡大位置を図７
（ａ）に拡大して示すように、ＰＷＭ信号による高周波
成分が重畳されており、積分回路９，１０，１１でフィ
ルタリングして図７（ｂ）に示すように高周波成分を減
衰させてから比較器１３，１４，１５に供給している。
この減衰が不十分であると、図７（ｃ）に示す位置検出
誤差ｔ１が大きくなる。従って、検出回路７からの検出
信号を精度よく出力するには、フライバック電圧成分お
よびＰＷＭ信号による高周波成分をできるだけ減衰させ
る必要がある。そのための時定数を有する積分回路を半
導体集積回路内に設計しようとすると、非現実的な素子
面積が必要となり、積分回路を外付け回路としなければ
ならないという問題がある。例えば、積分回路の時定数
１００μＳＥＣを実現するには、コンデンサ容量Ｃ＝５
ｐＦとすると、抵抗Ｒ＝２０ＭΩが必要となり、半導体
集積回路内に設計するのは非現実的である。本発明は上
記問題点に鑑み、積分回路を外付けする必要のない半導
体集積回路からなるブラシレスモータ駆動回路を提供す
ることを目的とする。
【００１２】
【課題を解決するための手段】（１）本発明のブラシレ
スモータ駆動回路は、励磁コイルのフローティング相の
誘起電圧を検出することにより回転子の位置検出を行う
ＰＷＭ制御方式のブラシレスモータ駆動回路において、
前記ＰＷＭ制御のオン信号に同期して前記誘起電圧をサ
ンプリングするとともに非サンプリング時に直前のサン
プリング電圧をホールドして前記誘起電圧を検出するこ
とを特徴とする。上記構成のブラシレスモータ駆動回路
では、ＰＷＭ信号による高周波成分を含まない誘起電圧
により位置検出が可能となり、時定数の大きな積分回路
を必要としない。 （２）本発明のブラシレスモータ駆動回路は、上記
（１）において、前記誘起電圧の発生期間のうちフロー
ティング開始直後のフライバック電圧の発生期間を少な
くとも含む所定期間は前記サンプリングを停止すること
を特徴とする。これにより、フローティング相への切替
わり直後のフライバック電圧を含まない誘起電圧により
位置検出が可能となり、時定数の大きな積分回路を必要
としない。 （３）本発明のブラシレスモータ駆動回路は、上記
（２）において、前記所定期間は、前記誘起電圧の検出
周期に基づき指定されることを特徴とする。 （４）本発明のブラシレスモータ駆動回路は、スター結
線された励磁コイルの通電を制御する通電タイミング制
御用スイッチ素子と電流量制御用スイッチ素子とを含む
ブリッジ出力回路と、前記励磁コイルのフローティング
相の誘起電圧を検出し検出信号を生成する検出回路と、
前記検出信号に基づき前記通電タイミング制御用スイッ
チ素子と前記電流量制御用スイッチ素子への制御信号を
生成する制御回路とを具備したＰＷＭ制御方式のブラシ
レスモータ駆動回路において、前記検出回路は、前記励
磁コイルの一端側端子電位と中点電位である他端側端子
電位とをサンプリングするトランスファゲートと、非サ
ンプリング時に直前のサンプリング電圧をホールドする
コンデンサと、前記サンプリング電圧およびホールド電
圧を前記一端側端子電位と前記他端側端子電位とで比較
し、前記検出信号を生成する比較器とを含み、前記ＰＷ
Ｍ制御の信号に同期して前記サンプリングをすることを
特徴とする。 （５）本発明のブラシレスモータ駆動回路は、上記
（４）において、前記検出回路が、前記検出信号の１／
２周期をカウントするπ計数器と、このπ計数器のカウ
ント値に基づき、前記誘起電圧の発生期間のうちフロー
ティング開始直後のフライバック電圧の発生期間を少な
くとも含む所定期間、前記サンプリングを停止するマス
ク信号および通電タイミングを設定するための通電タイ
ミング信号を生成するマスク信号・通電タイミング信号
発生回路とを有し、前記ＰＷＭ制御の信号と前記マスク
信号とで論理処理した信号で前記サンプリングを行うこ
とを特徴とする。 （６）本発明のブラシレスモータ駆動回路は、上記
（５）において、前記所定期間が、前記検出信号の１／
２周期の８分の１であることを特徴とする。 （７）本発明のブラシレスモータ駆動回路は、上記
（６）において、前記所定期間が、前記検出信号の周期
に基づき、前記検出信号が生成された相の次の相に指定
されることを特徴とする。 （８）本発明のブラシレスモータ駆動回路は、上記
（７）において、前記励磁コイルが３相からなることを
特徴とする。 （９）本発明のブラシレスモータ駆動回路は、上記
（８）において、前記マスク信号・通電タイミング信号
発生回路が、前記π計数器のカウント値に基づきπ／８
ラディアンを演算し、前記所定期間を設定するための信
号を生成するπ／８演算回路と、前記π計数器のカウン
ト値に基づきπ／２ラディアンを演算し、位相シフト信
号および前記通電タイミング信号を生成するπ／２演算
回路と、前記π／８演算回路からの信号を前記π／２演
算回路からの信号により前記検出信号の立ち下がりおよ
び立ち上がりからπ／２ラディアンだけ位相シフトした
マスク信号を生成する位相シフト回路とを有することを
特徴とする。
スモータ駆動回路は、励磁コイルのフローティング相の
誘起電圧を検出することにより回転子の位置検出を行う
ＰＷＭ制御方式のブラシレスモータ駆動回路において、
前記ＰＷＭ制御のオン信号に同期して前記誘起電圧をサ
ンプリングするとともに非サンプリング時に直前のサン
プリング電圧をホールドして前記誘起電圧を検出するこ
とを特徴とする。上記構成のブラシレスモータ駆動回路
では、ＰＷＭ信号による高周波成分を含まない誘起電圧
により位置検出が可能となり、時定数の大きな積分回路
を必要としない。 （２）本発明のブラシレスモータ駆動回路は、上記
（１）において、前記誘起電圧の発生期間のうちフロー
ティング開始直後のフライバック電圧の発生期間を少な
くとも含む所定期間は前記サンプリングを停止すること
を特徴とする。これにより、フローティング相への切替
わり直後のフライバック電圧を含まない誘起電圧により
位置検出が可能となり、時定数の大きな積分回路を必要
としない。 （３）本発明のブラシレスモータ駆動回路は、上記
（２）において、前記所定期間は、前記誘起電圧の検出
周期に基づき指定されることを特徴とする。 （４）本発明のブラシレスモータ駆動回路は、スター結
線された励磁コイルの通電を制御する通電タイミング制
御用スイッチ素子と電流量制御用スイッチ素子とを含む
ブリッジ出力回路と、前記励磁コイルのフローティング
相の誘起電圧を検出し検出信号を生成する検出回路と、
前記検出信号に基づき前記通電タイミング制御用スイッ
チ素子と前記電流量制御用スイッチ素子への制御信号を
生成する制御回路とを具備したＰＷＭ制御方式のブラシ
レスモータ駆動回路において、前記検出回路は、前記励
磁コイルの一端側端子電位と中点電位である他端側端子
電位とをサンプリングするトランスファゲートと、非サ
ンプリング時に直前のサンプリング電圧をホールドする
コンデンサと、前記サンプリング電圧およびホールド電
圧を前記一端側端子電位と前記他端側端子電位とで比較
し、前記検出信号を生成する比較器とを含み、前記ＰＷ
Ｍ制御の信号に同期して前記サンプリングをすることを
特徴とする。 （５）本発明のブラシレスモータ駆動回路は、上記
（４）において、前記検出回路が、前記検出信号の１／
２周期をカウントするπ計数器と、このπ計数器のカウ
ント値に基づき、前記誘起電圧の発生期間のうちフロー
ティング開始直後のフライバック電圧の発生期間を少な
くとも含む所定期間、前記サンプリングを停止するマス
ク信号および通電タイミングを設定するための通電タイ
ミング信号を生成するマスク信号・通電タイミング信号
発生回路とを有し、前記ＰＷＭ制御の信号と前記マスク
信号とで論理処理した信号で前記サンプリングを行うこ
とを特徴とする。 （６）本発明のブラシレスモータ駆動回路は、上記
（５）において、前記所定期間が、前記検出信号の１／
２周期の８分の１であることを特徴とする。 （７）本発明のブラシレスモータ駆動回路は、上記
（６）において、前記所定期間が、前記検出信号の周期
に基づき、前記検出信号が生成された相の次の相に指定
されることを特徴とする。 （８）本発明のブラシレスモータ駆動回路は、上記
（７）において、前記励磁コイルが３相からなることを
特徴とする。 （９）本発明のブラシレスモータ駆動回路は、上記
（８）において、前記マスク信号・通電タイミング信号
発生回路が、前記π計数器のカウント値に基づきπ／８
ラディアンを演算し、前記所定期間を設定するための信
号を生成するπ／８演算回路と、前記π計数器のカウン
ト値に基づきπ／２ラディアンを演算し、位相シフト信
号および前記通電タイミング信号を生成するπ／２演算
回路と、前記π／８演算回路からの信号を前記π／２演
算回路からの信号により前記検出信号の立ち下がりおよ
び立ち上がりからπ／２ラディアンだけ位相シフトした
マスク信号を生成する位相シフト回路とを有することを
特徴とする。
【００１３】
【発明の実施の形態】以下、この発明の一実施例につい
て図１乃至図４を参照して説明する。図１において、２
００はモータ駆動用半導体集積回路で、例えば、ハード
ディスクのスピンドルモータとして一方向に角速度が一
定に制御されて駆動されるスター結線３相ブラシレスモ
ータ１と、モータ１の期待回転周波数と同じ周波数の基
本クロックＣＬＫを生成する基準発振器２と、直流電源
ＶDDと、接地端子とが接続されて使用される。モータ１
の励磁コイル３，４，５は、Ｕ相，Ｖ相，Ｗ相としてス
ター結線されており、一端側がＵ相端子Ｕ，Ｖ相端子
Ｖ，Ｗ相端子Ｗに接続され、他端側が中点として共通接
続されて中点端子Ｃに接続されている。
て図１乃至図４を参照して説明する。図１において、２
００はモータ駆動用半導体集積回路で、例えば、ハード
ディスクのスピンドルモータとして一方向に角速度が一
定に制御されて駆動されるスター結線３相ブラシレスモ
ータ１と、モータ１の期待回転周波数と同じ周波数の基
本クロックＣＬＫを生成する基準発振器２と、直流電源
ＶDDと、接地端子とが接続されて使用される。モータ１
の励磁コイル３，４，５は、Ｕ相，Ｖ相，Ｗ相としてス
ター結線されており、一端側がＵ相端子Ｕ，Ｖ相端子
Ｖ，Ｗ相端子Ｗに接続され、他端側が中点として共通接
続されて中点端子Ｃに接続されている。
【００１４】半導体集積回路２００は、ＰＷＭ制御によ
り電流量が制御された相励磁のための電流を所定のタイ
ミングで励磁コイル３，４，５に供給するブリッジ出力
回路２６と、励磁コイル３，４，５のフローティング相
に発生する誘起電圧を検出し、検出信号を生成する検出
回路２７と、基準発振器２からの基本クロックＣＬＫお
よび検出回路２７内の検出信号に基づいて、ブリッジ出
力回路２６に対して通電タイミング制御およびＰＷＭ制
御を行う制御回路２８とを具備している。
り電流量が制御された相励磁のための電流を所定のタイ
ミングで励磁コイル３，４，５に供給するブリッジ出力
回路２６と、励磁コイル３，４，５のフローティング相
に発生する誘起電圧を検出し、検出信号を生成する検出
回路２７と、基準発振器２からの基本クロックＣＬＫお
よび検出回路２７内の検出信号に基づいて、ブリッジ出
力回路２６に対して通電タイミング制御およびＰＷＭ制
御を行う制御回路２８とを具備している。
【００１５】ブリッジ出力回路２６は、各励磁コイル
３，４，５への通電タイミングを制御するスイッチ素子
としてのＰチャネル型のＭＯＳトランジスタＱ１，Ｑ
２，Ｑ３と、各励磁コイル３，４，５への電流量を所定
のタイミングでＰＷＭ制御するスイッチ素子としてのＮ
チャネル型のＭＯＳトランジスタＱ４，Ｑ５，Ｑ６とを
有している。ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のゲ
ートには通電タイミング制御信号が、および、ＭＯＳト
ランジスタＱ４，Ｑ５，Ｑ６のゲートには電流量制御信
号が制御回路２８からそれぞれ供給される。トランジス
タＱ１とＱ４，Ｑ２とＱ５，及びＱ３とＱ６はそれぞれ
直列接続されており、トランジスタＱ１，Ｑ２，Ｑ３の
ソース及びトランジスタＱ４，Ｑ５，Ｑ６のソースはそ
れぞれ共通接続されており、電源端子ＶDDと接地間に接
続される。トランジスタＱ１とＱ４，Ｑ２とＱ５，及び
Ｑ３とＱ６の接続点はモータ１の端子Ｕ，Ｖ，Ｗにそれ
ぞれ接続される。
３，４，５への通電タイミングを制御するスイッチ素子
としてのＰチャネル型のＭＯＳトランジスタＱ１，Ｑ
２，Ｑ３と、各励磁コイル３，４，５への電流量を所定
のタイミングでＰＷＭ制御するスイッチ素子としてのＮ
チャネル型のＭＯＳトランジスタＱ４，Ｑ５，Ｑ６とを
有している。ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のゲ
ートには通電タイミング制御信号が、および、ＭＯＳト
ランジスタＱ４，Ｑ５，Ｑ６のゲートには電流量制御信
号が制御回路２８からそれぞれ供給される。トランジス
タＱ１とＱ４，Ｑ２とＱ５，及びＱ３とＱ６はそれぞれ
直列接続されており、トランジスタＱ１，Ｑ２，Ｑ３の
ソース及びトランジスタＱ４，Ｑ５，Ｑ６のソースはそ
れぞれ共通接続されており、電源端子ＶDDと接地間に接
続される。トランジスタＱ１とＱ４，Ｑ２とＱ５，及び
Ｑ３とＱ６の接続点はモータ１の端子Ｕ，Ｖ，Ｗにそれ
ぞれ接続される。
【００１６】検出回路２７は、トランスファゲート３
６，３７，３８，３９と、コンデンサ４０，４１，４
２，４３と、比較器３３，３４，３５と、π計数器４
４，４５，４６と、マスク信号・通電タイミング信号発
生回路４７と、論理回路４８とを有している。トランス
ファゲート３６，３７，３８，３９は、入力側が端子
Ｕ，Ｖ，Ｗ，Ｃにそれぞれ接続されており、ゲートに論
理回路４８からサンプリング制御信号が供給され、各端
子Ｕ，Ｖ，Ｗの電位と励磁コイルの中点端子Ｃの電位と
をサンプリングする。コンデンサ４０，４１，４２，４
３は、トランスファゲート３６，３７，３８，３９の出
力側と接地間にそれぞれ接続されており、非サンプリン
グ時に直前のサンプリング電圧をホールドする。比較器
３３，３４，３５は、非反転入力側がトランスファゲー
ト３６，３７，３８の出力側に、および、反転入力側が
トランスファゲート３９の出力側にそれぞれ接続されて
おり、サンプリング電圧およびホールド電圧を端子Ｕ，
Ｖ，Ｗの電位と中点端子Ｃの電位とで比較し、検出信号
Ｐ１，Ｐ２，Ｐ３を生成する。π計数器４４，４５，４
６は、比較器３３，３４，３５から検出信号Ｐ１，Ｐ
２，Ｐ３が供給され、この検出信号Ｐ１，Ｐ２，Ｐ３の
１／２周期（πラディアン）をそれぞれ、“Ｈ（ハ
イ）”レベルおよび“Ｌ（ロウ）”レベルでカウントす
る。マスク信号・通電タイミング信号発生回路４７は、
π計数器４４，４５，４６からカウント値が供給され、
検出信号Ｐ１，Ｐ２，Ｐ３の “Ｈ（ハイ）”レベルで
のカウント値に基づき、検出信号Ｐ１，Ｐ２，Ｐ３が生
成されたＵ，Ｖ，Ｗ相の次の相であるＶ，Ｗ，Ｕ相のハ
イサイド通電からのフローティング相、および、“Ｌ
（ロウ）”レベルでのカウント値に基づき、検出信号Ｐ
１，Ｐ２，Ｐ３が生成されたＵ，Ｖ，Ｗ相の次の相であ
るＶ，Ｗ，Ｕ相のロウサイド通電からのフローティング
相への切替わり直後のフライバック電圧の検出をマスク
するためのＶ，Ｗ，Ｕ相マスク信号および制御回路２８
へ供給する通電タイミング信号を生成する。論理回路４
８は、マスク信号・通電タイミング信号発生回路４７か
らＵ，Ｖ，Ｗ相マスク信号が、および、制御回路２８か
らＰＷＭ信号が供給され、このＵ，Ｖ，Ｗ相マスク信号
とＰＷＭ信号とを論理処理してトランスファゲート３
６，３７，３８，３９にサンプリング制御信号を供給す
る。
６，３７，３８，３９と、コンデンサ４０，４１，４
２，４３と、比較器３３，３４，３５と、π計数器４
４，４５，４６と、マスク信号・通電タイミング信号発
生回路４７と、論理回路４８とを有している。トランス
ファゲート３６，３７，３８，３９は、入力側が端子
Ｕ，Ｖ，Ｗ，Ｃにそれぞれ接続されており、ゲートに論
理回路４８からサンプリング制御信号が供給され、各端
子Ｕ，Ｖ，Ｗの電位と励磁コイルの中点端子Ｃの電位と
をサンプリングする。コンデンサ４０，４１，４２，４
３は、トランスファゲート３６，３７，３８，３９の出
力側と接地間にそれぞれ接続されており、非サンプリン
グ時に直前のサンプリング電圧をホールドする。比較器
３３，３４，３５は、非反転入力側がトランスファゲー
ト３６，３７，３８の出力側に、および、反転入力側が
トランスファゲート３９の出力側にそれぞれ接続されて
おり、サンプリング電圧およびホールド電圧を端子Ｕ，
Ｖ，Ｗの電位と中点端子Ｃの電位とで比較し、検出信号
Ｐ１，Ｐ２，Ｐ３を生成する。π計数器４４，４５，４
６は、比較器３３，３４，３５から検出信号Ｐ１，Ｐ
２，Ｐ３が供給され、この検出信号Ｐ１，Ｐ２，Ｐ３の
１／２周期（πラディアン）をそれぞれ、“Ｈ（ハ
イ）”レベルおよび“Ｌ（ロウ）”レベルでカウントす
る。マスク信号・通電タイミング信号発生回路４７は、
π計数器４４，４５，４６からカウント値が供給され、
検出信号Ｐ１，Ｐ２，Ｐ３の “Ｈ（ハイ）”レベルで
のカウント値に基づき、検出信号Ｐ１，Ｐ２，Ｐ３が生
成されたＵ，Ｖ，Ｗ相の次の相であるＶ，Ｗ，Ｕ相のハ
イサイド通電からのフローティング相、および、“Ｌ
（ロウ）”レベルでのカウント値に基づき、検出信号Ｐ
１，Ｐ２，Ｐ３が生成されたＵ，Ｖ，Ｗ相の次の相であ
るＶ，Ｗ，Ｕ相のロウサイド通電からのフローティング
相への切替わり直後のフライバック電圧の検出をマスク
するためのＶ，Ｗ，Ｕ相マスク信号および制御回路２８
へ供給する通電タイミング信号を生成する。論理回路４
８は、マスク信号・通電タイミング信号発生回路４７か
らＵ，Ｖ，Ｗ相マスク信号が、および、制御回路２８か
らＰＷＭ信号が供給され、このＵ，Ｖ，Ｗ相マスク信号
とＰＷＭ信号とを論理処理してトランスファゲート３
６，３７，３８，３９にサンプリング制御信号を供給す
る。
【００１７】論理回路４８は、３入力ＡＮＤ回路４９
と、２入力ＡＮＤ回路５０，５１，５２，５３とを有し
ている。３入力ＡＮＤ回路４９は、マスク信号・通電タ
イミング信号発生回路４７からＵ，Ｖ，Ｗ相マスク信号
が供給され、Ｕ，Ｖ，Ｗ相マスク信号の論理積信号を生
成する。２入力ＡＮＤ回路５０，５１，５２は、一方の
入力側に制御回路２８からＰＷＭ信号が、および、他方
の入力側にマスク信号・通電タイミング信号発生回路４
７からＵ，Ｖ，Ｗ相マスク信号が供給され、両入力の論
理積信号を生成する。２入力ＡＮＤ回路５３は、一方の
入力側に制御回路２８からＰＷＭ信号が、および、他方
の入力側に３入力ＡＮＤ回路４９から論理積信号が供給
され、両入力の論理積信号を生成する。２入力ＡＮＤ回
路５０，５１，５２，５３からの論理積信号は、トラン
スファゲート３６，３７，３８，３９のゲートにサンプ
リング制御信号として供給される。
と、２入力ＡＮＤ回路５０，５１，５２，５３とを有し
ている。３入力ＡＮＤ回路４９は、マスク信号・通電タ
イミング信号発生回路４７からＵ，Ｖ，Ｗ相マスク信号
が供給され、Ｕ，Ｖ，Ｗ相マスク信号の論理積信号を生
成する。２入力ＡＮＤ回路５０，５１，５２は、一方の
入力側に制御回路２８からＰＷＭ信号が、および、他方
の入力側にマスク信号・通電タイミング信号発生回路４
７からＵ，Ｖ，Ｗ相マスク信号が供給され、両入力の論
理積信号を生成する。２入力ＡＮＤ回路５３は、一方の
入力側に制御回路２８からＰＷＭ信号が、および、他方
の入力側に３入力ＡＮＤ回路４９から論理積信号が供給
され、両入力の論理積信号を生成する。２入力ＡＮＤ回
路５０，５１，５２，５３からの論理積信号は、トラン
スファゲート３６，３７，３８，３９のゲートにサンプ
リング制御信号として供給される。
【００１８】マスク信号・通電タイミング信号発生回路
４７は、図２に示すように、π／８演算回路５４，５
５，５６と、π／２演算回路５７，５８，５９と、位相
シフト回路６０，６１，６２とを有している。π／８演
算回路５４，５５，５６は、π計数器４４，４５，４６
からカウント値がそれぞれ供給され、このカウント値に
基づきπ／８ラディアンを演算し、相切り替え直後のフ
ライバック電圧の検出をマスクする期間を設定するため
の信号を生成する。π／２演算回路５７，５８，５９
は、同じく、π計数器４４，４５，４６からカウント値
がそれぞれ供給され、このカウント値に基づきπ／２ラ
ディアンを演算し、π／８演算回路５４，５５，５６か
らの信号を検出信号Ｐ１，Ｐ２，Ｐ３の波形の立ち下が
りと立ち上がり時点からπ／２ラディアンだけ位相シフ
トさせるための位相シフト信号、および、制御回路２８
での通電タイミングを設定するための通電タイミング信
号を生成する。位相シフト回路６０，６１，６２は、π
／２演算回路５７，５８，５９から位相シフト信号が、
および、π／８演算回路５４，５５，５６からマスクす
る期間を設定するための信号が供給され、検出信号Ｐ
１，Ｐ２，Ｐ３の“Ｈ（ハイ）”レベルでのカウント値
に基づき検出信号Ｐ１，Ｐ２，Ｐ３の立ち下がりから、
および“Ｌ（ロウ）”レベルでのカウント値に基づき検
出信号Ｐ１，Ｐ２，Ｐ３の立ち上がりからπ／２ラディ
アンだけ位相シフトして、すなわち、“Ｈ（ハイ）”レ
ベルでのカウント値に基づき、検出信号Ｐ１，Ｐ２，Ｐ
３が生成されたＵ，Ｖ，Ｗ相の次の相であるＶ，Ｗ，Ｕ
相のハイサイド通電からのフローティング相、および、
“Ｌ（ロウ）”レベルでのカウント値に基づき、検出信
号Ｐ１，Ｐ２，Ｐ３が生成されたＵ，Ｖ，Ｗ相の次の相
であるＶ，Ｗ，Ｕ相のロウサイド通電からのフローティ
ング相への切替わり直後から、検出信号Ｐ１，Ｐ２，Ｐ
３の１／１６周期（π／８ラディアン）分のみ“Ｌ（ロ
ウ）”レベルのＶ，Ｗ，Ｕ相マスク信号をそれぞれ生成
する。位相シフト回路６０，６１，６２からのＶ，Ｗ，
Ｕ相マスク信号は、３入力ＡＮＤ回路４９と２入力ＡＮ
Ｄ回路５１，５２，５０の他方の入力側とに供給され
る。
４７は、図２に示すように、π／８演算回路５４，５
５，５６と、π／２演算回路５７，５８，５９と、位相
シフト回路６０，６１，６２とを有している。π／８演
算回路５４，５５，５６は、π計数器４４，４５，４６
からカウント値がそれぞれ供給され、このカウント値に
基づきπ／８ラディアンを演算し、相切り替え直後のフ
ライバック電圧の検出をマスクする期間を設定するため
の信号を生成する。π／２演算回路５７，５８，５９
は、同じく、π計数器４４，４５，４６からカウント値
がそれぞれ供給され、このカウント値に基づきπ／２ラ
ディアンを演算し、π／８演算回路５４，５５，５６か
らの信号を検出信号Ｐ１，Ｐ２，Ｐ３の波形の立ち下が
りと立ち上がり時点からπ／２ラディアンだけ位相シフ
トさせるための位相シフト信号、および、制御回路２８
での通電タイミングを設定するための通電タイミング信
号を生成する。位相シフト回路６０，６１，６２は、π
／２演算回路５７，５８，５９から位相シフト信号が、
および、π／８演算回路５４，５５，５６からマスクす
る期間を設定するための信号が供給され、検出信号Ｐ
１，Ｐ２，Ｐ３の“Ｈ（ハイ）”レベルでのカウント値
に基づき検出信号Ｐ１，Ｐ２，Ｐ３の立ち下がりから、
および“Ｌ（ロウ）”レベルでのカウント値に基づき検
出信号Ｐ１，Ｐ２，Ｐ３の立ち上がりからπ／２ラディ
アンだけ位相シフトして、すなわち、“Ｈ（ハイ）”レ
ベルでのカウント値に基づき、検出信号Ｐ１，Ｐ２，Ｐ
３が生成されたＵ，Ｖ，Ｗ相の次の相であるＶ，Ｗ，Ｕ
相のハイサイド通電からのフローティング相、および、
“Ｌ（ロウ）”レベルでのカウント値に基づき、検出信
号Ｐ１，Ｐ２，Ｐ３が生成されたＵ，Ｖ，Ｗ相の次の相
であるＶ，Ｗ，Ｕ相のロウサイド通電からのフローティ
ング相への切替わり直後から、検出信号Ｐ１，Ｐ２，Ｐ
３の１／１６周期（π／８ラディアン）分のみ“Ｌ（ロ
ウ）”レベルのＶ，Ｗ，Ｕ相マスク信号をそれぞれ生成
する。位相シフト回路６０，６１，６２からのＶ，Ｗ，
Ｕ相マスク信号は、３入力ＡＮＤ回路４９と２入力ＡＮ
Ｄ回路５１，５２，５０の他方の入力側とに供給され
る。
【００１９】制御回路２８は、基準発振器２から基本ク
ロックＣＬＫが、および、検出回路２７から通電タイミ
ング信号が供給され、各励磁コイル３，４，５への通電
タイミングを設定し、ＰＷＭ信号、通電タイミング制御
信号および電流量制御信号を生成する。制御回路２８か
らＰＷＭ信号が論理回路４８に、通電タイミング制御信
号がＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のゲートに、
および、電流量制御信号がＭＯＳトランジスタＱ４，Ｑ
５，Ｑ６のゲートに供給される。
ロックＣＬＫが、および、検出回路２７から通電タイミ
ング信号が供給され、各励磁コイル３，４，５への通電
タイミングを設定し、ＰＷＭ信号、通電タイミング制御
信号および電流量制御信号を生成する。制御回路２８か
らＰＷＭ信号が論理回路４８に、通電タイミング制御信
号がＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のゲートに、
および、電流量制御信号がＭＯＳトランジスタＱ４，Ｑ
５，Ｑ６のゲートに供給される。
【００２０】以上の構成の半導体集積回路２００をモー
タ１に接続した場合の動作を図３および図４を併用して
説明する。各励磁コイル３，４，５への通電タイミング
および電流量の制御は後述するが、制御回路２８で通電
タイミングが図３（ａ）に示すように設定され、ＰＷＭ
信号が生成されると、制御回路２８からＭＯＳトランジ
スタＱ１，Ｑ２，Ｑ３のゲートに通電タイミング制御信
号が、および、ＭＯＳトランジスタＱ４，Ｑ５，Ｑ６の
ゲートに電流量制御信号が供給され、図３（ｂ）に示す
順に、トランジスタＱ１，Ｑ２，Ｑ３がオン制御される
とともに，トランジスタＱ４，Ｑ５，Ｑ６がＰＷＭ制御
され、モータ１は、３相のうちハイサイドに接続される
相とロウサイドに接続される相との２相ずつ、図３
（ａ）に示す相の順に、電流が流れ励磁されて回転子が
回転し、その電流方向は端子ＵからＶ、ＵからＷ、Ｖか
らＷ、ＶからＵ、ＷからＵ、ＷからＶの順で切り替わる
６状態を繰り返す。このときの端子Ｕ，Ｖ，Ｗの電位波
形は、図３（ｃ）に示すようになる。
タ１に接続した場合の動作を図３および図４を併用して
説明する。各励磁コイル３，４，５への通電タイミング
および電流量の制御は後述するが、制御回路２８で通電
タイミングが図３（ａ）に示すように設定され、ＰＷＭ
信号が生成されると、制御回路２８からＭＯＳトランジ
スタＱ１，Ｑ２，Ｑ３のゲートに通電タイミング制御信
号が、および、ＭＯＳトランジスタＱ４，Ｑ５，Ｑ６の
ゲートに電流量制御信号が供給され、図３（ｂ）に示す
順に、トランジスタＱ１，Ｑ２，Ｑ３がオン制御される
とともに，トランジスタＱ４，Ｑ５，Ｑ６がＰＷＭ制御
され、モータ１は、３相のうちハイサイドに接続される
相とロウサイドに接続される相との２相ずつ、図３
（ａ）に示す相の順に、電流が流れ励磁されて回転子が
回転し、その電流方向は端子ＵからＶ、ＵからＷ、Ｖか
らＷ、ＶからＵ、ＷからＵ、ＷからＶの順で切り替わる
６状態を繰り返す。このときの端子Ｕ，Ｖ，Ｗの電位波
形は、図３（ｃ）に示すようになる。
【００２１】モータ１の各励磁コイル３，４，５への通
電タイミングは以下のように制御される。上述の動作に
おいて、論理回路４８からトランスファゲート３６，３
７，３８，３９に、後述するように、サンプリング制御
信号のオン信号が供給されると、トランスファゲート３
６，３７，３８，３９はオン制御され、端子Ｕ，Ｖ，
Ｗ，Ｃの電位をサンプリングするとともに、コンデンサ
４０，４１，４２，４３はトランスファゲート３６，３
７，３８，３９がオフ制御されている非サンプリング期
間はサンプリングされた直前の端子Ｕ，Ｖ，Ｗ，Ｃの電
位を保持する。トランスファゲート３６，３７，３８，
３９のサンプリング電圧およびコンデンサ４０，４１，
４２，４３の保持電位は比較器３３，３４，３５に供給
され、比較器３３，３４，３５で端子Ｕ，Ｖ，Ｗの電位
と端子Ｃの電位とを比較し、検出信号Ｐ１，Ｐ２，Ｐ３
として図３（ｄ）に示す波形の信号をπ計数器４４，４
５，４６に供給する。例えば、検出信号Ｐ２の波形は、
図３（ｃ）に示す端子Ｖの波形と端子Ｃの波形との合成
波形で、端子Ｖの電位＞端子Ｃの電位のとき“Ｈ（ハ
イ）”レベル、および、端子Ｖの電位＜端子Ｃの電位の
とき“Ｌ（ロウ）”レベルとなる。検出信号Ｐ１，Ｐ
２，Ｐ３がπ計数器４４，４５，４６に供給されると、
π計数器４４，４５，４６で検出信号Ｐ１，Ｐ２，Ｐ３
の１／２周期（πラディアン）が１／２周期ごと、すな
わち、“Ｈ（ハイ）”レベルおよび“Ｌ（ロウ）”レベ
ルのそれぞれの期間ごとにカウントされ、このカウント
値がマスク信号・通電タイミング信号発生回路４７に供
給される。このカウント値がマスク信号・通電タイミン
グ信号発生回路４７に供給されると、マスク信号・通電
タイミング信号発生回路４７を構成するπ／２演算回路
５７，５８，５９でπ／２ラディアンが演算されて通電
タイミング信号が生成され、この通電タイミング信号が
制御回路２８に供給される。この通電タイミング信号が
制御回路２８に供給されると、制御回路２８で通電タイ
ミングが設定され、図３（ｂ）に示すタイミングで、ト
ランジスＱ１，Ｑ２，Ｑ３がオン制御されるとともに、
トランジスタＱ４，Ｑ５，Ｑ６がＰＷＭ制御される。
電タイミングは以下のように制御される。上述の動作に
おいて、論理回路４８からトランスファゲート３６，３
７，３８，３９に、後述するように、サンプリング制御
信号のオン信号が供給されると、トランスファゲート３
６，３７，３８，３９はオン制御され、端子Ｕ，Ｖ，
Ｗ，Ｃの電位をサンプリングするとともに、コンデンサ
４０，４１，４２，４３はトランスファゲート３６，３
７，３８，３９がオフ制御されている非サンプリング期
間はサンプリングされた直前の端子Ｕ，Ｖ，Ｗ，Ｃの電
位を保持する。トランスファゲート３６，３７，３８，
３９のサンプリング電圧およびコンデンサ４０，４１，
４２，４３の保持電位は比較器３３，３４，３５に供給
され、比較器３３，３４，３５で端子Ｕ，Ｖ，Ｗの電位
と端子Ｃの電位とを比較し、検出信号Ｐ１，Ｐ２，Ｐ３
として図３（ｄ）に示す波形の信号をπ計数器４４，４
５，４６に供給する。例えば、検出信号Ｐ２の波形は、
図３（ｃ）に示す端子Ｖの波形と端子Ｃの波形との合成
波形で、端子Ｖの電位＞端子Ｃの電位のとき“Ｈ（ハ
イ）”レベル、および、端子Ｖの電位＜端子Ｃの電位の
とき“Ｌ（ロウ）”レベルとなる。検出信号Ｐ１，Ｐ
２，Ｐ３がπ計数器４４，４５，４６に供給されると、
π計数器４４，４５，４６で検出信号Ｐ１，Ｐ２，Ｐ３
の１／２周期（πラディアン）が１／２周期ごと、すな
わち、“Ｈ（ハイ）”レベルおよび“Ｌ（ロウ）”レベ
ルのそれぞれの期間ごとにカウントされ、このカウント
値がマスク信号・通電タイミング信号発生回路４７に供
給される。このカウント値がマスク信号・通電タイミン
グ信号発生回路４７に供給されると、マスク信号・通電
タイミング信号発生回路４７を構成するπ／２演算回路
５７，５８，５９でπ／２ラディアンが演算されて通電
タイミング信号が生成され、この通電タイミング信号が
制御回路２８に供給される。この通電タイミング信号が
制御回路２８に供給されると、制御回路２８で通電タイ
ミングが設定され、図３（ｂ）に示すタイミングで、ト
ランジスＱ１，Ｑ２，Ｑ３がオン制御されるとともに、
トランジスタＱ４，Ｑ５，Ｑ６がＰＷＭ制御される。
【００２２】一方、モータ１の各励磁コイル３，４，５
への電流量は以下のように制御される。基準発振器２か
らモータ１の期待回転周波数と同じ周波数の基本クロッ
クＣＬＫが制御回路２８に供給されると、検出信号Ｐ１
と基本クロックＣＬＫとの位相差に基づいて、モータ１
の回転数が上記期待回転周波数となるように電流制御す
るＰＷＭ信号が生成され、このＰＷＭ信号によりＵ相，
Ｖ相，Ｗ相の各相を上記で設定された通電タイミングに
基づき、図３（ｂ）に示すタイミングでＰＷＭ制御する
電流量制御信号が生成され、トランジスタＱ４，Ｑ５，
Ｑ６のゲートに供給され、トランジスＱ１，Ｑ２，Ｑ３
のオン制御のタイミングとの組合せで端子Ｕ，Ｖ，Ｗに
図３（ｃ）に示すＰＷＭ出力が得られ、モータ１は、上
述の６状態の順に繰り返し電流の方向が切り替わり回転
する。
への電流量は以下のように制御される。基準発振器２か
らモータ１の期待回転周波数と同じ周波数の基本クロッ
クＣＬＫが制御回路２８に供給されると、検出信号Ｐ１
と基本クロックＣＬＫとの位相差に基づいて、モータ１
の回転数が上記期待回転周波数となるように電流制御す
るＰＷＭ信号が生成され、このＰＷＭ信号によりＵ相，
Ｖ相，Ｗ相の各相を上記で設定された通電タイミングに
基づき、図３（ｂ）に示すタイミングでＰＷＭ制御する
電流量制御信号が生成され、トランジスタＱ４，Ｑ５，
Ｑ６のゲートに供給され、トランジスＱ１，Ｑ２，Ｑ３
のオン制御のタイミングとの組合せで端子Ｕ，Ｖ，Ｗに
図３（ｃ）に示すＰＷＭ出力が得られ、モータ１は、上
述の６状態の順に繰り返し電流の方向が切り替わり回転
する。
【００２３】論理回路４８からトランスファゲート３
６，３７，３８，３９へのサンプリング制御信号は以下
のように制御される。例えば、Ｖ相がフローティング相
→ハイサイド通電相→フローティング相と切替わったと
きに比較器３４から出力される検出信号Ｐ２、すなわ
ち、検出信号Ｐ２の１／２周期のうち、“Ｈ（ハイ）”
レベルの期間がπ計数器４５でカウントされると、この
カウント値がマスク信号・通電タイミング信号発生回路
４７に供給され、マスク信号・通電タイミング信号発生
回路４７のπ／８演算回路５５およびπ／２演算回路５
８でπ／８およびπ／２がそれぞれ演算され、位相シフ
ト回路６１から、図３（ｅ）に示すように、検出信号Ｐ
２のＨ（ハイ）”レベルの立ち下がり時点からπ／２ラ
ディアン遅れた時点、すなわち、Ｗ相がハイサイド通電
相からフローティング相に切替わる時点から検出信号Ｐ
２の１／１６周期（π／８ラディアン）分のみ“Ｌ（ロ
ウ）”レベルのＷ相マスク信号を論理回路４８に供給す
る。次に、Ｖ相がフローティング相→ロウサイド通電相
→フローティング相と切替わったときに比較器３４から
出力される検出信号Ｐ２、すなわち、検出信号Ｐ２の１
／２周期のうち、“Ｌ（ロウ）”レベルの期間がπ計数
器４５でカウントされると、このカウント値がマスク信
号・通電タイミング信号発生回路４７に供給され、同様
に、マスク信号・通電タイミング信号発生回路４７から
検出信号Ｐ２の“Ｌ（ロウ）”レベルの立ち上がり時点
からπ／２ラディアン遅れた時点、すなわち、Ｗ相がロ
ウサイド通電相からフローティング相に切替わる時点か
ら検出信号Ｐ２の１／１６周期（π／８ラディアン）分
のみ“Ｌ（ロウ）”レベルのＷ相マスク信号を論理回路
４８に供給する。同様に、図３（ｅ）に示すように、検
出信号Ｐ１に基づいてＶ相マスク信号を、および、検出
信号Ｐ３に基づいてＵ相マスク信号をマスク信号・通電
タイミング信号発生回路４７から論理回路４８に供給す
る。論理回路４８にＵ，Ｖ，Ｗ相マスク信号が供給され
ると、Ｕ，Ｖ，Ｗ相マスク信号は論理回路４８内の３入
力ＡＮＤ回路４９に供給されるとともに、２入力ＡＮＤ
回路５０，５１，５２の他方の入力側にそれぞれ供給さ
れ、３入力ＡＮＤ回路４９からの出力であるＵ，Ｖ，Ｗ
相マスク信号の論理積信号は２入力ＡＮＤ回路５３に供
給される。一方、制御回路２８からＰＷＭ信号が２入力
ＡＮＤ回路５０，５１，５２，５３の一方の入力側にそ
れぞれ供給される。２入力ＡＮＤ回路５０，５１，５
２，５３の出力であるマスク信号とＰＷＭ信号の論理積
信号がサンプリング制御信号として、トランスファゲー
ト３６，３７，３８，３９のゲートに供給される。トラ
ンスファゲート３６，３７，３８，３９にサンプリング
制御信号が供給されると、マスク信号が、図３（ｅ）に
示す“Ｌ（ロウ）”レベルの期間、トランスファゲート
３６，３７，３８，３９はオフ制御されて、図３（ｃ）
に示す端子波形のうち、フライバック電圧成分はサンプ
リングされないため、検出信号Ｐ１，Ｐ２，Ｐ３は、図
６（ｆ）のような波形にはならず、また、ＰＷＭ信号が
オフ信号の期間も、トランスファゲート３６，３７，３
８，３９はオフ制御されて、例えば、図４（ａ）に図３
（ｃ）の丸印で示した拡大位置を拡大して示す端子Ｖの
波形に重畳されているＰＷＭによる高周波成分は、図４
（ｂ）に示すように、サンプリングされないため、図４
（ｃ）に示すように、検出信号Ｐ２の立ち上がり位置の
誤差ｔ２が図７（ｃ）に示す誤差ｔ１より小さく、図３
（ｄ）に示す検出信号Ｐ１，Ｐ２，Ｐ３は、精度よく回
転子の位置を検出することができる。
６，３７，３８，３９へのサンプリング制御信号は以下
のように制御される。例えば、Ｖ相がフローティング相
→ハイサイド通電相→フローティング相と切替わったと
きに比較器３４から出力される検出信号Ｐ２、すなわ
ち、検出信号Ｐ２の１／２周期のうち、“Ｈ（ハイ）”
レベルの期間がπ計数器４５でカウントされると、この
カウント値がマスク信号・通電タイミング信号発生回路
４７に供給され、マスク信号・通電タイミング信号発生
回路４７のπ／８演算回路５５およびπ／２演算回路５
８でπ／８およびπ／２がそれぞれ演算され、位相シフ
ト回路６１から、図３（ｅ）に示すように、検出信号Ｐ
２のＨ（ハイ）”レベルの立ち下がり時点からπ／２ラ
ディアン遅れた時点、すなわち、Ｗ相がハイサイド通電
相からフローティング相に切替わる時点から検出信号Ｐ
２の１／１６周期（π／８ラディアン）分のみ“Ｌ（ロ
ウ）”レベルのＷ相マスク信号を論理回路４８に供給す
る。次に、Ｖ相がフローティング相→ロウサイド通電相
→フローティング相と切替わったときに比較器３４から
出力される検出信号Ｐ２、すなわち、検出信号Ｐ２の１
／２周期のうち、“Ｌ（ロウ）”レベルの期間がπ計数
器４５でカウントされると、このカウント値がマスク信
号・通電タイミング信号発生回路４７に供給され、同様
に、マスク信号・通電タイミング信号発生回路４７から
検出信号Ｐ２の“Ｌ（ロウ）”レベルの立ち上がり時点
からπ／２ラディアン遅れた時点、すなわち、Ｗ相がロ
ウサイド通電相からフローティング相に切替わる時点か
ら検出信号Ｐ２の１／１６周期（π／８ラディアン）分
のみ“Ｌ（ロウ）”レベルのＷ相マスク信号を論理回路
４８に供給する。同様に、図３（ｅ）に示すように、検
出信号Ｐ１に基づいてＶ相マスク信号を、および、検出
信号Ｐ３に基づいてＵ相マスク信号をマスク信号・通電
タイミング信号発生回路４７から論理回路４８に供給す
る。論理回路４８にＵ，Ｖ，Ｗ相マスク信号が供給され
ると、Ｕ，Ｖ，Ｗ相マスク信号は論理回路４８内の３入
力ＡＮＤ回路４９に供給されるとともに、２入力ＡＮＤ
回路５０，５１，５２の他方の入力側にそれぞれ供給さ
れ、３入力ＡＮＤ回路４９からの出力であるＵ，Ｖ，Ｗ
相マスク信号の論理積信号は２入力ＡＮＤ回路５３に供
給される。一方、制御回路２８からＰＷＭ信号が２入力
ＡＮＤ回路５０，５１，５２，５３の一方の入力側にそ
れぞれ供給される。２入力ＡＮＤ回路５０，５１，５
２，５３の出力であるマスク信号とＰＷＭ信号の論理積
信号がサンプリング制御信号として、トランスファゲー
ト３６，３７，３８，３９のゲートに供給される。トラ
ンスファゲート３６，３７，３８，３９にサンプリング
制御信号が供給されると、マスク信号が、図３（ｅ）に
示す“Ｌ（ロウ）”レベルの期間、トランスファゲート
３６，３７，３８，３９はオフ制御されて、図３（ｃ）
に示す端子波形のうち、フライバック電圧成分はサンプ
リングされないため、検出信号Ｐ１，Ｐ２，Ｐ３は、図
６（ｆ）のような波形にはならず、また、ＰＷＭ信号が
オフ信号の期間も、トランスファゲート３６，３７，３
８，３９はオフ制御されて、例えば、図４（ａ）に図３
（ｃ）の丸印で示した拡大位置を拡大して示す端子Ｖの
波形に重畳されているＰＷＭによる高周波成分は、図４
（ｂ）に示すように、サンプリングされないため、図４
（ｃ）に示すように、検出信号Ｐ２の立ち上がり位置の
誤差ｔ２が図７（ｃ）に示す誤差ｔ１より小さく、図３
（ｄ）に示す検出信号Ｐ１，Ｐ２，Ｐ３は、精度よく回
転子の位置を検出することができる。
【００２４】以上のようにして、基準発振器２からの基
本クロックＣＬＫと検出回路２７からの検出信号Ｐ１の
周波数が一致するように、検出信号Ｐ１と基本クロック
ＣＬＫとの位相差に基づいてＰＷＭ信号のデューティを
決定することでトランジスタＱ４，Ｑ５，Ｑ６のオンデ
ューティを制御してモータ１に流れる電流量を制御する
ことで、モータ１を角速度一定に定速制御する。従来の
半導体集積回路１００では、検出信号を精度よく出力す
るには、非現実的な素子面積が必要となり、積分回路を
外付け回路としなければならず、また、位置検出精度を
ある程度落として積分回路を半導体集積回路内に内臓す
る場合でも、素子面積をかなり大きくする必要があった
が、半導体集積回路２００では、比較器３３，３４，３
５に供給される端子Ｕ，Ｖ，Ｗ，Ｃの電位は、フローテ
ィング相への切替わり直後のフライバック電圧、およ
び、ＰＷＭ信号による高周波成分を含まないため、積分
回路によるフィルタリングが不要で、従って、コンデン
サ４０，４１，４２，４３の容量はトランスファゲート
３６，３７，３８，３９がオフ期間に直前の端子Ｕ，
Ｖ，Ｗ，Ｃの電位を保持できるのに必要な大きさであれ
ば、検出信号Ｐ１，Ｐ２，Ｐ３を高精度に生成でき、例
えば、３〜５ｐＦと小さくでき、半導体集積回路に内臓
しても、素子面積をあまり大きくする必要がない。
本クロックＣＬＫと検出回路２７からの検出信号Ｐ１の
周波数が一致するように、検出信号Ｐ１と基本クロック
ＣＬＫとの位相差に基づいてＰＷＭ信号のデューティを
決定することでトランジスタＱ４，Ｑ５，Ｑ６のオンデ
ューティを制御してモータ１に流れる電流量を制御する
ことで、モータ１を角速度一定に定速制御する。従来の
半導体集積回路１００では、検出信号を精度よく出力す
るには、非現実的な素子面積が必要となり、積分回路を
外付け回路としなければならず、また、位置検出精度を
ある程度落として積分回路を半導体集積回路内に内臓す
る場合でも、素子面積をかなり大きくする必要があった
が、半導体集積回路２００では、比較器３３，３４，３
５に供給される端子Ｕ，Ｖ，Ｗ，Ｃの電位は、フローテ
ィング相への切替わり直後のフライバック電圧、およ
び、ＰＷＭ信号による高周波成分を含まないため、積分
回路によるフィルタリングが不要で、従って、コンデン
サ４０，４１，４２，４３の容量はトランスファゲート
３６，３７，３８，３９がオフ期間に直前の端子Ｕ，
Ｖ，Ｗ，Ｃの電位を保持できるのに必要な大きさであれ
ば、検出信号Ｐ１，Ｐ２，Ｐ３を高精度に生成でき、例
えば、３〜５ｐＦと小さくでき、半導体集積回路に内臓
しても、素子面積をあまり大きくする必要がない。
【００２５】尚、上記実施例では、一方向に角速度が一
定に制御されて駆動されるスター結線３相ブラシレスモ
ータが接続される半導体集積回路で説明しているが、こ
の実施例に限定されることはない。請求項１乃至請求項
７の発明の実施例として、４相以上のブラシレスモータ
が接続される半導体集積回路であってもよい。また、請
求項１乃至請求項３の発明の実施例として、スター結線
の励磁コイルではなく３相デルタ結線のように励磁コイ
ルの一端側が他相の励磁コイルの他端側に接続された励
磁コイルを有するブラシレスモータが接続される半導体
集積回路であってもよい。また、請求項１乃至請求項９
の発明の実施例として、周速度が一定、または、正逆両
方向回転のブラシレスモータが接続される半導体集積回
路であってもよい。
定に制御されて駆動されるスター結線３相ブラシレスモ
ータが接続される半導体集積回路で説明しているが、こ
の実施例に限定されることはない。請求項１乃至請求項
７の発明の実施例として、４相以上のブラシレスモータ
が接続される半導体集積回路であってもよい。また、請
求項１乃至請求項３の発明の実施例として、スター結線
の励磁コイルではなく３相デルタ結線のように励磁コイ
ルの一端側が他相の励磁コイルの他端側に接続された励
磁コイルを有するブラシレスモータが接続される半導体
集積回路であってもよい。また、請求項１乃至請求項９
の発明の実施例として、周速度が一定、または、正逆両
方向回転のブラシレスモータが接続される半導体集積回
路であってもよい。
【００２６】
【発明の効果】以上のように、この発明のブラシレスモ
ータ駆動回路は、ブラシレスモータの励磁コイルのフロ
ーティング相に発生する誘起電圧を検出して回転子の位
置検出をするとき、励磁コイルの端子Ｕ，Ｖ，Ｗの電位
と中点端子Ｃの電位とをトランスファゲートでＰＷＭ制
御のオン信号に同期してサンプリングするとともに、フ
ローティング相への切替わり直後の所定期間は、サンプ
リングを停止し、サンプリング電圧をコンデンサに保持
しながら比較器で比較するので、フローティング相への
切替わり直後のフライバック電圧成分およびＰＷＭ信号
による高周波成分を含まない誘起電圧により位置検出が
可能となり、外付けの積分回路を使わずに、また、素子
面積をあまり大きくせずに、高精度の位置検出が可能と
なる。
ータ駆動回路は、ブラシレスモータの励磁コイルのフロ
ーティング相に発生する誘起電圧を検出して回転子の位
置検出をするとき、励磁コイルの端子Ｕ，Ｖ，Ｗの電位
と中点端子Ｃの電位とをトランスファゲートでＰＷＭ制
御のオン信号に同期してサンプリングするとともに、フ
ローティング相への切替わり直後の所定期間は、サンプ
リングを停止し、サンプリング電圧をコンデンサに保持
しながら比較器で比較するので、フローティング相への
切替わり直後のフライバック電圧成分およびＰＷＭ信号
による高周波成分を含まない誘起電圧により位置検出が
可能となり、外付けの積分回路を使わずに、また、素子
面積をあまり大きくせずに、高精度の位置検出が可能と
なる。
【図１】 本発明の一実施例のモータ駆動用半導体集積
回路のブロック図。
回路のブロック図。
【図２】 図１に示す半導体集積回路に使用されるマス
ク信号・通電タイミング信号発生回路のブロック図。
ク信号・通電タイミング信号発生回路のブロック図。
【図３】 図１に示す半導体集積回路の動作を説明する
ためのタイムチャート。
ためのタイムチャート。
【図４】 図３の一部拡大を含むタイムチャート。
【図５】 従来のモータ駆動用半導体集積回路のブロッ
ク図。
ク図。
【図６】 図５の半導体集積回路の動作を説明するため
のタイムチャート。
のタイムチャート。
【図７】 図６の一部拡大を含むタイムチャート。
１ ３相ブラシレスモータ ２ 基準発振器 ３，４，５ 励磁コイル ２６ ブリッジ出力回路 ２７ 検出回路 ２８ 制御回路 ３３，３４，３５ 比較器 ３６，３７，３８，３９ トランスファゲート ４０，４１，４２，４３ コンデンサ ４４，４５，４６ π計数器 ４７ マスク信号・通電タイミング信号発生回路 ４８ 論理回路 ４９ ３入力ＡＮＤ回路 ５０，５１，５２，５３ ２入力ＡＮＤ回路 ５４，５５，５６ π／８演算回路 ５７，５８，５９ π／２演算回路 ６０，６１，６２ 位相シフト回路 Ｑ１，Ｑ２，Ｑ３ Ｐチャネル型ＭＯＳトランジスタ Ｑ４，Ｑ５，Ｑ６ Ｎチャネル型ＭＯＳトランジスタ
Claims (9)
- 【請求項１】励磁コイルのフローティング相の誘起電圧
を検出することにより回転子の位置検出を行うＰＷＭ制
御方式のブラシレスモータ駆動回路において、 前記ＰＷＭ制御のオン信号に同期して前記誘起電圧をサ
ンプリングするとともに非サンプリング時に直前のサン
プリング電圧をホールドして前記誘起電圧を検出するこ
とを特徴とするブラシレスモータ駆動回路。 - 【請求項２】前記誘起電圧の発生期間のうちフローティ
ング開始直後のフライバック電圧の発生期間を少なくと
も含む所定期間は前記サンプリングを停止することを特
徴とする請求項１記載のブラシレスモータ駆動回路。 - 【請求項３】前記所定期間は、前記誘起電圧の検出周期
に基づき指定されることを特徴とする請求項２記載のブ
ラシレスモータ駆動回路。 - 【請求項４】スター結線された励磁コイルの通電を制御
する通電タイミング制御用スイッチ素子と電流量制御用
スイッチ素子とを含むブリッジ出力回路と、前記励磁コ
イルのフローティング相の誘起電圧を検出し検出信号を
生成する検出回路と、前記検出信号に基づき前記通電タ
イミング制御用スイッチ素子と前記電流量制御用スイッ
チ素子への制御信号を生成する制御回路とを具備したＰ
ＷＭ制御方式のブラシレスモータ駆動回路において、 前記検出回路は、前記励磁コイルの一端側端子電位と中
点電位である他端側端子電位とをサンプリングするトラ
ンスファゲートと、非サンプリング時に直前のサンプリ
ング電圧をホールドするコンデンサと、前記サンプリン
グ電圧およびホールド電圧を前記一端側端子電位と前記
他端側端子電位とで比較し、前記検出信号を生成する比
較器とを含み、前記ＰＷＭ制御の信号に同期して前記サ
ンプリングをすることを特徴とするブラシレスモータ駆
動回路。 - 【請求項５】前記検出回路が、前記検出信号の１／２周
期をカウントするπ計数器と、このπ計数器のカウント
値に基づき、前記誘起電圧の発生期間のうちフローティ
ング開始直後のフライバック電圧の発生期間を少なくと
も含む所定期間、前記サンプリングを停止するマスク信
号および通電タイミングを設定するための通電タイミン
グ信号を生成するマスク信号・通電タイミング信号発生
回路とを有し、前記ＰＷＭ制御の信号と前記マスク信号
とで論理処理した信号で前記サンプリングを行うことを
特徴とする請求項４記載のブラシレスモータ駆動回路。 - 【請求項６】前記所定期間が、前記検出信号の１／２周
期の８分の１であることを特徴とする請求項５記載のブ
ラシレスモータ駆動回路。 - 【請求項７】前記所定期間が、前記検出信号の周期に基
づき、前記検出信号が生成された相の次の相に指定され
ることを特徴とする請求項６記載のブラシレスモータ駆
動回路。 - 【請求項８】前記励磁コイルが３相からなることを特徴
とする請求項７記載のブラシレスモータ駆動回路。 - 【請求項９】前記マスク信号・通電タイミング信号発生
回路が、前記π計数器のカウント値に基づきπ／８ラデ
ィアンを演算し、前記所定期間を設定するための信号を
生成するπ／８演算回路と、前記π計数器のカウント値
に基づきπ／２ラディアンを演算し、位相シフト信号お
よび前記通電タイミング信号を生成するπ／２演算回路
と、前記π／８演算回路からの信号を前記π／２演算回
路からの信号により前記検出信号の立ち下がりおよび立
ち上がりからπ／２ラディアンだけ位相シフトしたマス
ク信号を生成する位相シフト回路とを有することを特徴
とする請求項８記載のブラシレスモータ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000090709A JP4447109B2 (ja) | 2000-03-27 | 2000-03-27 | ブラシレスモータ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000090709A JP4447109B2 (ja) | 2000-03-27 | 2000-03-27 | ブラシレスモータ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001275388A true JP2001275388A (ja) | 2001-10-05 |
| JP4447109B2 JP4447109B2 (ja) | 2010-04-07 |
Family
ID=18606282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000090709A Expired - Fee Related JP4447109B2 (ja) | 2000-03-27 | 2000-03-27 | ブラシレスモータ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4447109B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680593B2 (en) | 2001-03-02 | 2004-01-20 | Matsushita Electric Industrial Co., Ltd. | Disk drive apparatus and motor |
| JP2005198496A (ja) * | 2004-01-07 | 2005-07-21 | Agency For Science Technology & Research | Ｚｃｐ検知システムと方法 |
| WO2006069844A1 (de) * | 2004-12-27 | 2006-07-06 | Robert Bosch Gmbh | Verfahren und schaltungsanordnung zur geberlosen ermittlung der rotorposition eines bürstenlosen gleichstrommotors |
| EP2293430A1 (de) * | 2009-09-07 | 2011-03-09 | Technische Universität Darmstadt | Vorrichtung und Verfahren zur Rotorpositionsermittlung bei geringer Drehzahl oder bei Stillstand |
| JP2014515592A (ja) * | 2011-05-20 | 2014-06-30 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子整流型の電気機械を動作させるための方法および装置 |
-
2000
- 2000-03-27 JP JP2000090709A patent/JP4447109B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680593B2 (en) | 2001-03-02 | 2004-01-20 | Matsushita Electric Industrial Co., Ltd. | Disk drive apparatus and motor |
| JP2005198496A (ja) * | 2004-01-07 | 2005-07-21 | Agency For Science Technology & Research | Ｚｃｐ検知システムと方法 |
| WO2006069844A1 (de) * | 2004-12-27 | 2006-07-06 | Robert Bosch Gmbh | Verfahren und schaltungsanordnung zur geberlosen ermittlung der rotorposition eines bürstenlosen gleichstrommotors |
| JP2008526180A (ja) * | 2004-12-27 | 2008-07-17 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ブラシレス直流モータのロータ位置をセンサレスで検出するための方法および回路 |
| JP4653814B2 (ja) * | 2004-12-27 | 2011-03-16 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ブラシレス直流モータのロータ位置をセンサレスで検出するための方法および回路 |
| EP2293430A1 (de) * | 2009-09-07 | 2011-03-09 | Technische Universität Darmstadt | Vorrichtung und Verfahren zur Rotorpositionsermittlung bei geringer Drehzahl oder bei Stillstand |
| WO2011026988A3 (de) * | 2009-09-07 | 2011-05-19 | Technische Universität Darmstadt | Vorrichtung und verfahren zur rotorpositionsermittlung bei geringer drehzahl oder bei stillstand |
| JP2014515592A (ja) * | 2011-05-20 | 2014-06-30 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子整流型の電気機械を動作させるための方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4447109B2 (ja) | 2010-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7492113B2 (en) | Brushless motor drive control circuit and brushless motor device using the same | |
| JP3250599B2 (ja) | ブラシレスモ−タ | |
| JP4972439B2 (ja) | モータ拘束検出回路 | |
| JP2002119081A (ja) | ブラシレスモータ駆動回路 | |
| JP2007116858A (ja) | モータ駆動装置およびそれを用いた電子機器 | |
| JP2007014074A (ja) | 静止位置検出回路およびモータ駆動回路 | |
| KR100384682B1 (ko) | 센서리스모터구동회로 | |
| JP2002223583A (ja) | ブラシレスモータ駆動装置 | |
| JPH099675A (ja) | センサレスモータ駆動回路 | |
| JP2642357B2 (ja) | ブラシレスモータの制御装置 | |
| JPH10243678A (ja) | モータ制御用半導体集積回路 | |
| US7855523B2 (en) | Motor driving circuit and disc apparatus using the same | |
| JP2001275388A (ja) | ブラシレスモータ駆動回路 | |
| JP2004228860A (ja) | 半導体集積回路装置 | |
| US6979966B2 (en) | Method and device for detecting the motor position of an electric motor | |
| JP2009254107A (ja) | ブラシレスｄｃモータの制御装置 | |
| JP3766162B2 (ja) | ブラシレスモータの駆動装置 | |
| JP3308680B2 (ja) | ブラシレスモータの駆動装置 | |
| JPH077971A (ja) | モータの相電流検出装置 | |
| JP2005176457A (ja) | ブラシレスモータの位置検出回路 | |
| JP3363833B2 (ja) | Ｆｇ信号発生回路及びこれを有するｂｌｄｃモータ及びｂｌｄｃモータ駆動回路 | |
| JPH0591790A (ja) | ブラシレスモータ | |
| JP2006034049A (ja) | ブラシレスモータの制御装置およびブラシレスモータ装置 | |
| JP2004173360A (ja) | Ｄｃブラシレスモータの回転数検出回路 | |
| JP2000023481A (ja) | Ｐｗｍ制御回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050118 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050510 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070112 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |