JP3915455B2 - 半導体電力変換装置 - Google Patents
半導体電力変換装置 Download PDFInfo
- Publication number
- JP3915455B2 JP3915455B2 JP2001259120A JP2001259120A JP3915455B2 JP 3915455 B2 JP3915455 B2 JP 3915455B2 JP 2001259120 A JP2001259120 A JP 2001259120A JP 2001259120 A JP2001259120 A JP 2001259120A JP 3915455 B2 JP3915455 B2 JP 3915455B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- potential
- igbt
- voltage side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 238000001816 cooling Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子を用いた半導体電力変換装置に係り、特にスイッチング動作時の過電圧の抑制を行う半導体電力変換装置に関する。
【０００２】
【従来の技術】
ＩＧＢＴを電力変換装置に適用した場合、ターンオフ時に配線に蓄えられていたエネルギーによってサージ電圧が印加される。ターンオフ時のサージ電圧などの過電圧印加による素子破壊を防止する方法が、例えば、平成１２年度電気学会産業応用部門大会予稿集「スナバレスＩＧＢＴ直列接続」の図１に開示されている。この従来技術では、コレクタ電圧を抵抗などで分圧し、分圧した点の電位を基にゲート電圧指令値を決定し、過電圧を抑制するアクティブゲート制御方法を開示している。
【０００３】
この従来技術は、例えば図２に示すようにＩＧＢＴ１のゲート電圧が分圧点の電圧となるよう、分圧点とＩＧＢＴ１のゲート間をバッファ回路を介して接続する。ＩＧＢＴ１がオン状態の時にオンオフパルス発生器７が負電位を出力すると、ゲート抵抗８を介してＩＧＢＴのゲートに蓄えられた電荷が引き抜かれてゲート電圧が低下し始め、ターンオフ状態に移行しコレクタ電圧が上昇する。主配線の漏れインダクタンスに蓄えられたエネルギーにより、サージ過電圧が印加されるような状況においても、前記従来技術によれば、コレクタ電圧に応じた分圧点の電位の上昇に追随し、ゲート−エミッタ間電圧（ゲート電圧）も高くなり、
ＩＧＢＴ１のインピーダンスが低下するので、コレクタ電圧の上昇をクランプし、素子を過電圧破壊から保護することができる。
【０００４】
【発明が解決しようとする課題】
前記従来技術では、抵抗器によりＩＧＢＴ１のコレクタ電圧を分圧する場合、分圧に用いる抵抗器は、素子の漏れ電流より大きな電流を通流させ、かつ、抵抗体の発生損失を小さくする方が好ましいので、通常、分圧点より高圧側の抵抗器の抵抗値は５〜１００ｋΩが好ましく、低圧側の抵抗器は高圧側抵抗器の２０分の１以下（ゲート耐圧／コレクタ耐圧）の抵抗値のものを用いる。高圧側の抵抗器は、端子間に高電圧が印加され、且つ熱損失も大きいことから、通常、図４に示すような巻き線抵抗器や、図５に示す導電粒子３３を無機物３４中に分散させた構造の抵抗器を用いている。
【０００５】
図４の巻き線抵抗器や、図５の導電粒子を無機物中に分散させた構造の抵抗器の主導電経路には寄生容量がする。巻き線抵抗器は抵抗率が大きな配線３１を巻いて大きな抵抗値を得るが、巻き線間に浮遊容量（主導通経路に存在する浮遊容量）５０が存在する。高抵抗の場合は、インダクタンス成分によるインピーダンスは無視できる。また、図５の様に無機物３４中に導電粒子３３を分散させた抵抗器も、主導通経路に存在する浮遊容量５０が存在する。なお、符号３２は抵抗体の電極端子である。
【０００６】
前述の様に、高圧側の高抵抗の抵抗器３には、端子間に浮遊容量が存在するので、図２のように抵抗器３と抵抗器４でコレクタ電圧を分圧しても、現実には、図６のような抵抗体３８とコンデンサ５０の直並列体と抵抗器４で表される等価回路でＩＧＢＴ１のコレクタ電圧を分圧していることになる。従って、IGBT１のターンオフ時に、ＩＧＢＴ１のコレクタ電圧の電圧上昇率（ｄｖ／ｄｔ）が大きいと、高圧側の高抵抗の分圧抵抗器３のインピーダンスが低下し、分圧点の電圧が高くなり必要以上にＩＧＢＴのゲート電圧を増大させ、必要以上にＩＧＢＴのインピーダンスを低下させて、ターンオフ損失が増大する。
【０００７】
本発明は、ＩＧＢＴのコレクタ電圧の跳ね上がりをクランプして過電圧印加からＩＧＢＴを保護する電力変換器において、コレクタ電圧の電圧上昇率（ｄｖ／ｄｔ）が大きくなるとコレクタ電圧を過剰にクランプしてターンオフ損失が増加することを防止する手段を備えた半導体電力変換装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記、課題を解決するには、高圧側の抵抗器の筐体をＩＧＢＴのエミッタ電位に固定すればよい。すなわち、本発明の半導体電力変換装置は、ＩＧＢＴのコレクタ電圧を分圧する回路と、前記回路により分圧した分圧点の電位にＩＧＢＴのゲートの電位をコントロールし、コレクタへの過電圧印加からＩＧＢＴを保護する手段とを有し、前記分圧点より高圧側の抵抗器の筐体電位をエミッタ電位に固定し、前記ＩＧＢＴが複数個直列に接続され、該直列接続されたＩＧＢＴが同時にスイッチングされる。
【０００９】
本発明の半導体電力変換器は、前記ＩＧＢＴのコレクタ電圧を分圧する回路が高圧側抵抗器と低圧側抵抗器とを備えていて、前記高圧側抵抗器の端子間抵抗値と前記低圧側抵抗器の抵抗値の和を低圧側抵抗器の抵抗値で割った値が、前記高圧側抵抗器の端子間の浮遊容量によるインピーダンスを高圧側抵抗器の高圧側端子と筐体間の浮遊容量によるインピーダンスで割った値と等しい。
【００１０】
前述の様に、図４のような巻き線抵抗器や、図５のような導電粒子を無機物中に分散させた構造の抵抗器には抵抗器内の主導電経路と抵抗器の筐体間にも浮遊容量が存在する。高圧側の抵抗器の筐体を導電物としてＩＧＢＴのエミッタ電位に固定すれば、主導電回路に存在する浮遊容量を経由して低圧側の分圧抵抗器に流れ込む電流を、主導電経路と抵抗器の筐体間にも浮遊容量を経由してＩＧＢＴのエミッタにバイパスできる。従って、ＩＧＢＴのコレクタ電圧のｄｖ／ｄｔが大きくても、高圧側と低圧側の抵抗器の分圧点の電位の過剰な上昇を抑制できる。
【００１１】
高圧型抵抗器の筐体をＩＧＢＴのエミッタの電位に固定した場合、ＩＧＢＴとそのコレクタ電圧を分圧する抵抗器は、図７のような等価回路であらわすことができる。従って、抵抗器の端子間のインピーダンスと抵抗器の高圧側端子とエミッタ間のインピーダンスの比が、高圧側抵抗器の抵抗成分と低圧側抵抗器の抵抗値の比と等しくすると、より正確にコレクタ電圧を分圧できる。
【００１２】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明する図では、同一の機能を有するものには同一の符号をつけた。また、電位はエミッタを基準とする。なお、ＩＧＢＴのコレクタ−エミッタ間に過電圧が印加されるような条件では、コレクタ−エミッタ間電圧とコレクタ−ゲート間電圧はほぼ等しいので、以後、両者ともコレクタ電圧と呼ぶ。以下の実施例ではＩＧＢＴを例にとって説明するが、ＩＧＢＴをＭＯＳゲートデバイスに置き換えても同様である。
【００１３】
（実施例１）
図１と図３を用いて本実施例の電力変換装置の構成を説明する。図３は本発明を適用する電力変換装置の主要部を、図１は図３のアーム２０の主要部を示す。電力変換装置は、２直列接続されたアーム２０が３並列され、それぞれ直流電圧源２１に接続している。対となったアームの各中点は、負荷２２に接続している。
【００１４】
アームの構成は次の通りである。ＩＧＢＴ１に逆並列に環流ダイオード２を接続する。また、ＩＧＢＴ１のゲートには、ゲート抵抗８を経由し、スイッチング指令用のオンオフ信号を発生するオンオフパルス発生器７を接続する。パルス発生器７には電源１３より電力を供給する。ＩＧＢＴのコレクタ端子とゲートドライバ内の配線１３Ｎとの間には、高圧側分圧抵抗器３及び低圧側分圧抵抗器４が接続している。さらに、高圧側抵抗器３の筐体３６はＩＧＢＴ１のエミッタ電位に固定される。分圧点９はＩＧＢＴ１のゲートの間をバッファ回路６を介して接続される。
【００１５】
次に本実施例の電力変換器の動作を説明する。電源１３からパルス発生器７の動作に必要な電力を供給し、ＰＷＭやＰＡＭ制御により制御したドライブ信号をパルス発生器７より発生させる。通常は、他の上位回路からパルス発生器７に、ＰＷＭやＰＡＭ制御により制御したパルス信号を伝達し、伝達された信号に基づいてパルス発生器７がＰＷＭやＰＡＭ制御により制御したパルス信号を発生する。発生したドライブ信号をゲート抵抗８を介してＩＧＢＴのゲートに入力し、
ＩＧＢＴ１をオンもしくはオフさせることにより、アーム２０をオンオフし、交流電圧を作り出し、負荷２２に印加する。対となったアーム、例えば、アーム２０（Ｐ）とアーム２０（Ｎ）とは同時にオンにしない。
【００１６】
ここでアーム２０（Ｎ）とアーム２０（Ｐ）を交互にオンオフ制御し、アーム２０（Ｐ）へのドライブ信号がオン状態、アーム２０（Ｎ）がオフ状態である場合に着目する。アーム２０（Ｐ）がオン状態において電流が、直流電圧源２１からアーム２０（Ｐ）、インダクタス負荷２２という経路で流れる。アーム２０（Ｐ）をターンオフさせると、アーム２０（Ｐ）には、主回路（直流電圧源２１→アーム２０（Ｐ）→アーム２０（Ｎ）→直流電圧源２１）の経路に存在する配線インダクタンス２３に発生する電圧が、直流電圧源２１の電圧に重畳される。従ってアーム２０（Ｐ）を構成するＩＧＢＴ１のコレクタ−エミッタ間の電圧も跳ね上がる。
【００１７】
図８を使って、ターンオフ時のＩＧＢＴのコレクタ電圧及びゲート電圧波形をより詳細に説明する。ＩＧＢＴがオンしている状況において、パルス発生器７よりオフ信号を発生させる、すなわちパルス発生器７より負電位を出力すると、
ＩＧＢＴ１のゲートに蓄えられた電荷がゲート抵抗８を介して引き抜かれ、IGBT１はターンオフ状態に移行し、コレクタの電位２４が上昇する。コレクタ電圧に応じて分圧点９の電位２６も上昇する。
【００１８】
この場合、（数１）式のような関係が成立していれば、コレクタ電圧のｄｖ／ｄｔに関係なく、分圧点の分圧比を一定に保つことができる。
【００１９】
（Ｒｈ＋Ｒ１）／Ｒｌ＝Ｘｈ２／Ｘｈ１ …（数１）
（数１）式で、Ｒｈは直流電圧源を用いて測定した時の端子間の高圧側抵抗器３の抵抗値、Ｘｈ１は高圧側抵抗器３の端子間のインピーダンスがＲｈよりも十分小さくなるようなある特定の周波数において測定した、高圧側抵抗器３の端子間のインピーダンス（浮遊容量５０と浮遊容量５１による高圧側抵抗器３の端子間インピーダンス）、Ｘｈ２は高圧側抵抗器３の端子間のインピーダンスがＲｈよりも十分小さくなるようなある特定の周波数において測定した、高圧側抵抗器３の低圧側端子と筐体３６間のインピーダンス（浮遊容量５０と浮遊容量５１によるＩＧＢＴのコレクタ・エミッタ間のインピーダンス）、Ｒｌは低圧側の抵抗器４の抵抗値である。
【００２０】
ＩＧＢＴ１のゲート電位は、バッファ６により、分圧点９の電位に制御されるので、コレクタ電圧に過電圧、すなわち配線インダクタンス２３に発生する電圧に直流電圧源２１の電圧に重畳した電圧が印加され、ゲート電位２５がしきい値を超えるとＩＧＢＴ１のインピーダンスが低下し、コレクタ電圧２４をクランプするが、コレクタ電圧のｄｖ／ｄｔに関係なく、分圧点９の電位はＩＧＢＴのコレクタ電圧に比例して高くなるので、コレクタ電圧を過剰にクランプしてターンオフ損失の増加を防止できる。
【００２１】
また、（数１）式の関係から多少外れている範囲であっても、抵抗器の筐体３６をエミッタ電位に接続することにより分圧点の電位を、抵抗器の筐体３６の電位を浮かせていた場合よりも、抵抗分圧した場合の電位に近づけることができる。従って、抵抗器３の筐体３６をエミッタ電位に固定することにより、コレクタ電圧の過剰なクランプを抑制できるのでターンオフ時に発生する損失を少なくできる。このように、本実施例によれば、ターンオフ時に発生する損失を少なくできる。
【００２２】
（実施例２）
図９は本実施例のアームを示す。実施例１はアームが１直列のＩＧＢＴで構成されていたのに対し、本実施例ではＩＧＢＴが多直列に接続されたことが異なる。図９では、ＩＧＢＴ１とＩＧＢＴ１ｂを２直列に接続した。また、抵抗器３の筐体３６はそれぞれ、ＩＧＢＴ１とＩＧＢＴ１ｂのエミッタ電位に固定する。
【００２３】
ここで、ゲート容量などの素子特性に違いがある素子が直列に接続された場合、例えばゲート容量が小さい素子が接続された場合は、ターンオフ時のコレクタ電圧の立ち上がるタイミングが他の素子より早い。ターンオフのタイミングが早いと、他の素子よりもインピーダンスの増加が速度も速いので、直流電圧をより大きく分担することとなり、１直列でのターンオフと比べて急激にコレクタ電圧が上昇してしまうが、本実施例の回路では、コレクタ電圧をクランプして直列接続したＩＧＢＴ１の電圧分担を均等化できる。さらに本実施例では抵抗器３の筐体３６を各ＩＧＢＴ１のエミッタ電位に接続することにより、過剰なコレクタ電圧のクランプを抑制できるので、ターンオフ損失を比較的に小さくできる。さらに、ＩＧＢＴ１を、パワーＭＯＳＦＥＴなどＭＯＳゲートに印加する電圧によりオンオフを制御する半導体デバイスに置き換えても同様の効果を得ることができる。
【００２４】
図１０は図９の回路でＩＧＢＴ１を実装した場合の模式図を示す。ＩＧＢＴ１とダイオード２を内蔵したパッケージ１０を冷却フィン１０１で挟み込んで圧着する。パッケージ１０は冷却フィン１０１と接触した両面に電極があり、それぞれコレクタ端子，エミッタ端子用の電極であって、主配線４０（ｂ）側の面がコレクタ端子である。各冷却フィン１０１には、高圧側抵抗器の筐体３６を接触して取り付けることによりＩＧＢＴ１のエミッタ端子の電位に抵抗器の筐体３６を固定する。ＩＧＢＴ１のコレクタ電位である冷却フィン１０１と高圧側分圧抵抗器３との間は配線３７により電気的に接続しており、抵抗器３の他方の端子とゲートドライバ内の低圧側分圧抵抗器４は配線３８で電気的に接続している。ゲートドライバ内のゲート抵抗８とＩＧＢＴ１のゲートの間は、ゲート配線４２で接続され、直列に接続された電圧源１３の中点とＩＧＢＴ１エミッタ間は配線４３で接続している。ゲートドライバの筐体３９もエミッタ電位に電気的に接続することが好ましい。
【００２５】
なお、図１０では、ゲートドライバの筐体３９を配線４１でＩＧＢＴ１のエミッタ電位である冷却フィン１０１に電気的に接続している。本実施例では、抵抗器３を冷却フィンに取り付けているので、抵抗器３の温度上昇も抑制できる。
【００２６】
【発明の効果】
本発明の半導体電力変換装置はコレクタ電圧のｄｖ／ｄｔに関係なく、分圧点９の電位はＩＧＢＴのコレクタ電圧に比例して高くなるので、コレクタ電圧を過剰にクランプしてターンオフ損失の増加を防止できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例である電力変換器１アーム分の主要部である。
【図２】従来技術による電力変換器の１アーム分の主要部。
【図３】本発明を適用する電力変換器の主要部である。
【図４】従来技術による課題の説明図。
【図５】従来技術による課題の説明図。
【図６】従来技術による課題の説明図。
【図７】本発明の説明図。
【図８】本発明の第１の実施例の説明図である。
【図９】本発明の第２の実施例である電力変換器１アーム分の主要部である。
【図１０】本発明の第２の実施例のＩＧＢＴを実装した場合の模式図である。
【符号の説明】
１，１ｂ…ＩＧＢＴ、２…還流ダイオード、３…高圧側分圧抵抗器、４…低圧側分圧抵抗、６…バッファ回路、７…オンオフパルス発生器、８…ゲート抵抗、９…分圧点、１０…ＩＧＢＴ１と還流ダイオード２を内蔵したパッケージ、１３…オンオフパルス発生器用電源、１３Ｎ…ゲートドライバ内の負電位配線、１５…インダクタンス、２０…アーム、２０（Ｐ）…アーム２０（Ｎ）の対アーム、２０（Ｎ）…アーム２０（Ｐ）の対アーム、２１…直流電圧源、２２…インダクタス負荷、２３…寄生インダクタス、２４…ＩＧＢＴのターンオフ時コレクタ電圧波形、２５…ＩＧＢＴのターンオフ時ゲート電圧波形、２６…ＩＧＢＴのターンオフ時分圧点の電圧波形、３１…巻き線抵抗の高抵抗率な配線、３２…電極端子、３３…導電粒子、３４…無機物、３６…高圧側分圧抵抗器の筐体、３７…冷却フィン１０１と高圧側分圧抵抗器３の間の配線、３８…高圧側抵抗器３の他方の端子とゲートドライバ内の低圧側分圧抵抗器４との間を接続する配線、３９…ゲートドライバの筐体、４０…主配線、４０（ｂ）…高圧側主配線、４１…ゲートドライバの筐体３９もエミッタ電位を結ぶ配線、４２…ゲートドライバ内のゲート抵抗８とＩＧＢＴ１のゲートを接続する配線、４３…ゲートドライバ内の直列に接続された電圧源１３の中点とＩＧＢＴ１エミッタ間を結ぶ配線、５０…主導電経路の浮遊容量、５１…主導電経路と筐体間の浮遊容量、１０１…冷却フィン。
【発明の属する技術分野】
本発明は半導体素子を用いた半導体電力変換装置に係り、特にスイッチング動作時の過電圧の抑制を行う半導体電力変換装置に関する。
【０００２】
【従来の技術】
ＩＧＢＴを電力変換装置に適用した場合、ターンオフ時に配線に蓄えられていたエネルギーによってサージ電圧が印加される。ターンオフ時のサージ電圧などの過電圧印加による素子破壊を防止する方法が、例えば、平成１２年度電気学会産業応用部門大会予稿集「スナバレスＩＧＢＴ直列接続」の図１に開示されている。この従来技術では、コレクタ電圧を抵抗などで分圧し、分圧した点の電位を基にゲート電圧指令値を決定し、過電圧を抑制するアクティブゲート制御方法を開示している。
【０００３】
この従来技術は、例えば図２に示すようにＩＧＢＴ１のゲート電圧が分圧点の電圧となるよう、分圧点とＩＧＢＴ１のゲート間をバッファ回路を介して接続する。ＩＧＢＴ１がオン状態の時にオンオフパルス発生器７が負電位を出力すると、ゲート抵抗８を介してＩＧＢＴのゲートに蓄えられた電荷が引き抜かれてゲート電圧が低下し始め、ターンオフ状態に移行しコレクタ電圧が上昇する。主配線の漏れインダクタンスに蓄えられたエネルギーにより、サージ過電圧が印加されるような状況においても、前記従来技術によれば、コレクタ電圧に応じた分圧点の電位の上昇に追随し、ゲート−エミッタ間電圧（ゲート電圧）も高くなり、
ＩＧＢＴ１のインピーダンスが低下するので、コレクタ電圧の上昇をクランプし、素子を過電圧破壊から保護することができる。
【０００４】
【発明が解決しようとする課題】
前記従来技術では、抵抗器によりＩＧＢＴ１のコレクタ電圧を分圧する場合、分圧に用いる抵抗器は、素子の漏れ電流より大きな電流を通流させ、かつ、抵抗体の発生損失を小さくする方が好ましいので、通常、分圧点より高圧側の抵抗器の抵抗値は５〜１００ｋΩが好ましく、低圧側の抵抗器は高圧側抵抗器の２０分の１以下（ゲート耐圧／コレクタ耐圧）の抵抗値のものを用いる。高圧側の抵抗器は、端子間に高電圧が印加され、且つ熱損失も大きいことから、通常、図４に示すような巻き線抵抗器や、図５に示す導電粒子３３を無機物３４中に分散させた構造の抵抗器を用いている。
【０００５】
図４の巻き線抵抗器や、図５の導電粒子を無機物中に分散させた構造の抵抗器の主導電経路には寄生容量がする。巻き線抵抗器は抵抗率が大きな配線３１を巻いて大きな抵抗値を得るが、巻き線間に浮遊容量（主導通経路に存在する浮遊容量）５０が存在する。高抵抗の場合は、インダクタンス成分によるインピーダンスは無視できる。また、図５の様に無機物３４中に導電粒子３３を分散させた抵抗器も、主導通経路に存在する浮遊容量５０が存在する。なお、符号３２は抵抗体の電極端子である。
【０００６】
前述の様に、高圧側の高抵抗の抵抗器３には、端子間に浮遊容量が存在するので、図２のように抵抗器３と抵抗器４でコレクタ電圧を分圧しても、現実には、図６のような抵抗体３８とコンデンサ５０の直並列体と抵抗器４で表される等価回路でＩＧＢＴ１のコレクタ電圧を分圧していることになる。従って、IGBT１のターンオフ時に、ＩＧＢＴ１のコレクタ電圧の電圧上昇率（ｄｖ／ｄｔ）が大きいと、高圧側の高抵抗の分圧抵抗器３のインピーダンスが低下し、分圧点の電圧が高くなり必要以上にＩＧＢＴのゲート電圧を増大させ、必要以上にＩＧＢＴのインピーダンスを低下させて、ターンオフ損失が増大する。
【０００７】
本発明は、ＩＧＢＴのコレクタ電圧の跳ね上がりをクランプして過電圧印加からＩＧＢＴを保護する電力変換器において、コレクタ電圧の電圧上昇率（ｄｖ／ｄｔ）が大きくなるとコレクタ電圧を過剰にクランプしてターンオフ損失が増加することを防止する手段を備えた半導体電力変換装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記、課題を解決するには、高圧側の抵抗器の筐体をＩＧＢＴのエミッタ電位に固定すればよい。すなわち、本発明の半導体電力変換装置は、ＩＧＢＴのコレクタ電圧を分圧する回路と、前記回路により分圧した分圧点の電位にＩＧＢＴのゲートの電位をコントロールし、コレクタへの過電圧印加からＩＧＢＴを保護する手段とを有し、前記分圧点より高圧側の抵抗器の筐体電位をエミッタ電位に固定し、前記ＩＧＢＴが複数個直列に接続され、該直列接続されたＩＧＢＴが同時にスイッチングされる。
【０００９】
本発明の半導体電力変換器は、前記ＩＧＢＴのコレクタ電圧を分圧する回路が高圧側抵抗器と低圧側抵抗器とを備えていて、前記高圧側抵抗器の端子間抵抗値と前記低圧側抵抗器の抵抗値の和を低圧側抵抗器の抵抗値で割った値が、前記高圧側抵抗器の端子間の浮遊容量によるインピーダンスを高圧側抵抗器の高圧側端子と筐体間の浮遊容量によるインピーダンスで割った値と等しい。
【００１０】
前述の様に、図４のような巻き線抵抗器や、図５のような導電粒子を無機物中に分散させた構造の抵抗器には抵抗器内の主導電経路と抵抗器の筐体間にも浮遊容量が存在する。高圧側の抵抗器の筐体を導電物としてＩＧＢＴのエミッタ電位に固定すれば、主導電回路に存在する浮遊容量を経由して低圧側の分圧抵抗器に流れ込む電流を、主導電経路と抵抗器の筐体間にも浮遊容量を経由してＩＧＢＴのエミッタにバイパスできる。従って、ＩＧＢＴのコレクタ電圧のｄｖ／ｄｔが大きくても、高圧側と低圧側の抵抗器の分圧点の電位の過剰な上昇を抑制できる。
【００１１】
高圧型抵抗器の筐体をＩＧＢＴのエミッタの電位に固定した場合、ＩＧＢＴとそのコレクタ電圧を分圧する抵抗器は、図７のような等価回路であらわすことができる。従って、抵抗器の端子間のインピーダンスと抵抗器の高圧側端子とエミッタ間のインピーダンスの比が、高圧側抵抗器の抵抗成分と低圧側抵抗器の抵抗値の比と等しくすると、より正確にコレクタ電圧を分圧できる。
【００１２】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明する図では、同一の機能を有するものには同一の符号をつけた。また、電位はエミッタを基準とする。なお、ＩＧＢＴのコレクタ−エミッタ間に過電圧が印加されるような条件では、コレクタ−エミッタ間電圧とコレクタ−ゲート間電圧はほぼ等しいので、以後、両者ともコレクタ電圧と呼ぶ。以下の実施例ではＩＧＢＴを例にとって説明するが、ＩＧＢＴをＭＯＳゲートデバイスに置き換えても同様である。
【００１３】
（実施例１）
図１と図３を用いて本実施例の電力変換装置の構成を説明する。図３は本発明を適用する電力変換装置の主要部を、図１は図３のアーム２０の主要部を示す。電力変換装置は、２直列接続されたアーム２０が３並列され、それぞれ直流電圧源２１に接続している。対となったアームの各中点は、負荷２２に接続している。
【００１４】
アームの構成は次の通りである。ＩＧＢＴ１に逆並列に環流ダイオード２を接続する。また、ＩＧＢＴ１のゲートには、ゲート抵抗８を経由し、スイッチング指令用のオンオフ信号を発生するオンオフパルス発生器７を接続する。パルス発生器７には電源１３より電力を供給する。ＩＧＢＴのコレクタ端子とゲートドライバ内の配線１３Ｎとの間には、高圧側分圧抵抗器３及び低圧側分圧抵抗器４が接続している。さらに、高圧側抵抗器３の筐体３６はＩＧＢＴ１のエミッタ電位に固定される。分圧点９はＩＧＢＴ１のゲートの間をバッファ回路６を介して接続される。
【００１５】
次に本実施例の電力変換器の動作を説明する。電源１３からパルス発生器７の動作に必要な電力を供給し、ＰＷＭやＰＡＭ制御により制御したドライブ信号をパルス発生器７より発生させる。通常は、他の上位回路からパルス発生器７に、ＰＷＭやＰＡＭ制御により制御したパルス信号を伝達し、伝達された信号に基づいてパルス発生器７がＰＷＭやＰＡＭ制御により制御したパルス信号を発生する。発生したドライブ信号をゲート抵抗８を介してＩＧＢＴのゲートに入力し、
ＩＧＢＴ１をオンもしくはオフさせることにより、アーム２０をオンオフし、交流電圧を作り出し、負荷２２に印加する。対となったアーム、例えば、アーム２０（Ｐ）とアーム２０（Ｎ）とは同時にオンにしない。
【００１６】
ここでアーム２０（Ｎ）とアーム２０（Ｐ）を交互にオンオフ制御し、アーム２０（Ｐ）へのドライブ信号がオン状態、アーム２０（Ｎ）がオフ状態である場合に着目する。アーム２０（Ｐ）がオン状態において電流が、直流電圧源２１からアーム２０（Ｐ）、インダクタス負荷２２という経路で流れる。アーム２０（Ｐ）をターンオフさせると、アーム２０（Ｐ）には、主回路（直流電圧源２１→アーム２０（Ｐ）→アーム２０（Ｎ）→直流電圧源２１）の経路に存在する配線インダクタンス２３に発生する電圧が、直流電圧源２１の電圧に重畳される。従ってアーム２０（Ｐ）を構成するＩＧＢＴ１のコレクタ−エミッタ間の電圧も跳ね上がる。
【００１７】
図８を使って、ターンオフ時のＩＧＢＴのコレクタ電圧及びゲート電圧波形をより詳細に説明する。ＩＧＢＴがオンしている状況において、パルス発生器７よりオフ信号を発生させる、すなわちパルス発生器７より負電位を出力すると、
ＩＧＢＴ１のゲートに蓄えられた電荷がゲート抵抗８を介して引き抜かれ、IGBT１はターンオフ状態に移行し、コレクタの電位２４が上昇する。コレクタ電圧に応じて分圧点９の電位２６も上昇する。
【００１８】
この場合、（数１）式のような関係が成立していれば、コレクタ電圧のｄｖ／ｄｔに関係なく、分圧点の分圧比を一定に保つことができる。
【００１９】
（Ｒｈ＋Ｒ１）／Ｒｌ＝Ｘｈ２／Ｘｈ１ …（数１）
（数１）式で、Ｒｈは直流電圧源を用いて測定した時の端子間の高圧側抵抗器３の抵抗値、Ｘｈ１は高圧側抵抗器３の端子間のインピーダンスがＲｈよりも十分小さくなるようなある特定の周波数において測定した、高圧側抵抗器３の端子間のインピーダンス（浮遊容量５０と浮遊容量５１による高圧側抵抗器３の端子間インピーダンス）、Ｘｈ２は高圧側抵抗器３の端子間のインピーダンスがＲｈよりも十分小さくなるようなある特定の周波数において測定した、高圧側抵抗器３の低圧側端子と筐体３６間のインピーダンス（浮遊容量５０と浮遊容量５１によるＩＧＢＴのコレクタ・エミッタ間のインピーダンス）、Ｒｌは低圧側の抵抗器４の抵抗値である。
【００２０】
ＩＧＢＴ１のゲート電位は、バッファ６により、分圧点９の電位に制御されるので、コレクタ電圧に過電圧、すなわち配線インダクタンス２３に発生する電圧に直流電圧源２１の電圧に重畳した電圧が印加され、ゲート電位２５がしきい値を超えるとＩＧＢＴ１のインピーダンスが低下し、コレクタ電圧２４をクランプするが、コレクタ電圧のｄｖ／ｄｔに関係なく、分圧点９の電位はＩＧＢＴのコレクタ電圧に比例して高くなるので、コレクタ電圧を過剰にクランプしてターンオフ損失の増加を防止できる。
【００２１】
また、（数１）式の関係から多少外れている範囲であっても、抵抗器の筐体３６をエミッタ電位に接続することにより分圧点の電位を、抵抗器の筐体３６の電位を浮かせていた場合よりも、抵抗分圧した場合の電位に近づけることができる。従って、抵抗器３の筐体３６をエミッタ電位に固定することにより、コレクタ電圧の過剰なクランプを抑制できるのでターンオフ時に発生する損失を少なくできる。このように、本実施例によれば、ターンオフ時に発生する損失を少なくできる。
【００２２】
（実施例２）
図９は本実施例のアームを示す。実施例１はアームが１直列のＩＧＢＴで構成されていたのに対し、本実施例ではＩＧＢＴが多直列に接続されたことが異なる。図９では、ＩＧＢＴ１とＩＧＢＴ１ｂを２直列に接続した。また、抵抗器３の筐体３６はそれぞれ、ＩＧＢＴ１とＩＧＢＴ１ｂのエミッタ電位に固定する。
【００２３】
ここで、ゲート容量などの素子特性に違いがある素子が直列に接続された場合、例えばゲート容量が小さい素子が接続された場合は、ターンオフ時のコレクタ電圧の立ち上がるタイミングが他の素子より早い。ターンオフのタイミングが早いと、他の素子よりもインピーダンスの増加が速度も速いので、直流電圧をより大きく分担することとなり、１直列でのターンオフと比べて急激にコレクタ電圧が上昇してしまうが、本実施例の回路では、コレクタ電圧をクランプして直列接続したＩＧＢＴ１の電圧分担を均等化できる。さらに本実施例では抵抗器３の筐体３６を各ＩＧＢＴ１のエミッタ電位に接続することにより、過剰なコレクタ電圧のクランプを抑制できるので、ターンオフ損失を比較的に小さくできる。さらに、ＩＧＢＴ１を、パワーＭＯＳＦＥＴなどＭＯＳゲートに印加する電圧によりオンオフを制御する半導体デバイスに置き換えても同様の効果を得ることができる。
【００２４】
図１０は図９の回路でＩＧＢＴ１を実装した場合の模式図を示す。ＩＧＢＴ１とダイオード２を内蔵したパッケージ１０を冷却フィン１０１で挟み込んで圧着する。パッケージ１０は冷却フィン１０１と接触した両面に電極があり、それぞれコレクタ端子，エミッタ端子用の電極であって、主配線４０（ｂ）側の面がコレクタ端子である。各冷却フィン１０１には、高圧側抵抗器の筐体３６を接触して取り付けることによりＩＧＢＴ１のエミッタ端子の電位に抵抗器の筐体３６を固定する。ＩＧＢＴ１のコレクタ電位である冷却フィン１０１と高圧側分圧抵抗器３との間は配線３７により電気的に接続しており、抵抗器３の他方の端子とゲートドライバ内の低圧側分圧抵抗器４は配線３８で電気的に接続している。ゲートドライバ内のゲート抵抗８とＩＧＢＴ１のゲートの間は、ゲート配線４２で接続され、直列に接続された電圧源１３の中点とＩＧＢＴ１エミッタ間は配線４３で接続している。ゲートドライバの筐体３９もエミッタ電位に電気的に接続することが好ましい。
【００２５】
なお、図１０では、ゲートドライバの筐体３９を配線４１でＩＧＢＴ１のエミッタ電位である冷却フィン１０１に電気的に接続している。本実施例では、抵抗器３を冷却フィンに取り付けているので、抵抗器３の温度上昇も抑制できる。
【００２６】
【発明の効果】
本発明の半導体電力変換装置はコレクタ電圧のｄｖ／ｄｔに関係なく、分圧点９の電位はＩＧＢＴのコレクタ電圧に比例して高くなるので、コレクタ電圧を過剰にクランプしてターンオフ損失の増加を防止できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例である電力変換器１アーム分の主要部である。
【図２】従来技術による電力変換器の１アーム分の主要部。
【図３】本発明を適用する電力変換器の主要部である。
【図４】従来技術による課題の説明図。
【図５】従来技術による課題の説明図。
【図６】従来技術による課題の説明図。
【図７】本発明の説明図。
【図８】本発明の第１の実施例の説明図である。
【図９】本発明の第２の実施例である電力変換器１アーム分の主要部である。
【図１０】本発明の第２の実施例のＩＧＢＴを実装した場合の模式図である。
【符号の説明】
１，１ｂ…ＩＧＢＴ、２…還流ダイオード、３…高圧側分圧抵抗器、４…低圧側分圧抵抗、６…バッファ回路、７…オンオフパルス発生器、８…ゲート抵抗、９…分圧点、１０…ＩＧＢＴ１と還流ダイオード２を内蔵したパッケージ、１３…オンオフパルス発生器用電源、１３Ｎ…ゲートドライバ内の負電位配線、１５…インダクタンス、２０…アーム、２０（Ｐ）…アーム２０（Ｎ）の対アーム、２０（Ｎ）…アーム２０（Ｐ）の対アーム、２１…直流電圧源、２２…インダクタス負荷、２３…寄生インダクタス、２４…ＩＧＢＴのターンオフ時コレクタ電圧波形、２５…ＩＧＢＴのターンオフ時ゲート電圧波形、２６…ＩＧＢＴのターンオフ時分圧点の電圧波形、３１…巻き線抵抗の高抵抗率な配線、３２…電極端子、３３…導電粒子、３４…無機物、３６…高圧側分圧抵抗器の筐体、３７…冷却フィン１０１と高圧側分圧抵抗器３の間の配線、３８…高圧側抵抗器３の他方の端子とゲートドライバ内の低圧側分圧抵抗器４との間を接続する配線、３９…ゲートドライバの筐体、４０…主配線、４０（ｂ）…高圧側主配線、４１…ゲートドライバの筐体３９もエミッタ電位を結ぶ配線、４２…ゲートドライバ内のゲート抵抗８とＩＧＢＴ１のゲートを接続する配線、４３…ゲートドライバ内の直列に接続された電圧源１３の中点とＩＧＢＴ１エミッタ間を結ぶ配線、５０…主導電経路の浮遊容量、５１…主導電経路と筐体間の浮遊容量、１０１…冷却フィン。
Claims (10)
- ＩＧＢＴのコレクタ電位とエミッタ電位間、又はコレクタ電位とエミッタ電位より一定電圧低い電位間を分圧する回路と、
前記回路により分圧した分圧点の電位に応じて前記ＩＧＢＴのゲートの電位を制御する回路を備えた電力変換装置において、
前記分圧点より高圧側の抵抗器の筐体電位をエミッタ電位に固定したことを特徴とする半導体電力変換装置。 - 請求項１の半導体電力変換装置において、
前記ＩＧＢＴが複数個直列に接続され、該直列接続されたＩＧＢＴが同時にスイッチングされることを特徴とする半導体電力変換装置。 - 請求項１乃至２のいずれかの半導体電力変換器において、
前記ＩＧＢＴのコレクタ電圧を分圧する回路が高圧側抵抗器と低圧側抵抗器とを備えていて、前記高圧側抵抗器の端子間抵抗値と前記低圧側抵抗器の抵抗値の和を低圧側抵抗器の抵抗値で割った値が、前記高圧側抵抗器の端子間の浮遊容量によるインピーダンスを高圧側抵抗器の高圧側端子と筐体間の浮遊容量によるインピーダンスで割った値と等しいことを特徴とした半導体電力変換装置。 - 請求項１乃至３のいずれかの電力変換装置において、
前記高圧側の抵抗器の筐体をＩＧＢＴのエミッタ電位にしてある冷却フィンに取り付けたことを特徴とする半導体電力変換装置。 - ＩＧＢＴのコレクタ電圧を分圧する回路と、前記回路により分圧した分圧点の電位に
ＩＧＢＴのゲートの電位をコントロールし、コレクタへの過電圧印加からＩＧＢＴを保護する手段を有するＩＧＢＴ過電圧保護装置において、前記分圧点より高圧側の抵抗器の筐体電位をエミッタ電位に固定したことを特徴とするＩＧＢＴ過電圧保護装置。 - 請求項５のＩＧＢＴ過電圧保護装置において、
前記ＩＧＢＴのコレクタ電圧を分圧する回が高圧側分圧抵抗器と低圧側分圧抵抗器とを備えていて、前記高圧側分圧抵抗器の端子間抵抗値と前記低圧側分圧抵抗器の抵抗値の和を前記低圧側分圧抵抗器の抵抗値で割った値が、前記高圧側分圧抵抗器の端子間の浮遊容量によるインピーダンスを前記高圧側分圧抵抗器の高圧側端子と筐体間の浮遊容量によるインピーダンスで割った値と等しいことを特徴としたＩＧＢＴ過電圧保護装置。 - 請求項５乃至６のいずれかのＩＧＢＴ過電圧保護装置において、
前記高圧側抵抗器の筐体をＩＧＢＴのエミッタ電位である冷却フィンに取り付けたことを特徴とするＩＧＢＴ過電圧保護装置。 - ＭＯＳゲートデバイスのコレクタ電位とエミッタ電位間、又はコレクタ電位とエミッタ電位より一定電圧低い電位間を分圧する回路と、
前記回路により分圧した分圧点の電位に電位に応じて前記ＭＯＳゲートデバイスのゲートの電位を制御する回路を備えた電力変換装置において、
前記分圧点より高圧側の抵抗器の筐体電位をエミッタ電位に固定したことを特徴とする半導体電力変換装置。 - 請求項８の半導体電力変換装置において、
前記ＭＯＳゲートデバイスが複数個直列に接続され、該直列接続されたＭＯＳゲートデバイスが同時にスイッチングされることを特徴とする半導体電力変換装置。 - 請求項８乃至９のいずれかの半導体電力変換器において、
前記ＭＯＳゲートデバイスのコレクタ電圧を分圧する回路が高圧側抵抗器と低圧側抵抗器とを備えていて、
前記高圧側抵抗器の端子間抵抗値と前記低圧側抵抗器の抵抗値の和を低圧側抵抗器の抵抗値で割った値が、前記高圧側抵抗器の端子間の浮遊容量によるインピーダンスを高圧側抵抗器の高圧側端子と筐体間の浮遊容量によるインピーダンスで割った値と等しいことを特徴とした半導体電力変換装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259120A JP3915455B2 (ja) | 2001-08-29 | 2001-08-29 | 半導体電力変換装置 |
| US10/095,102 US6727516B2 (en) | 2001-08-29 | 2002-03-12 | Semiconductor power conversion apparatus |
| US10/400,479 US6717177B2 (en) | 2001-08-29 | 2003-03-28 | Semiconductor power conversion apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259120A JP3915455B2 (ja) | 2001-08-29 | 2001-08-29 | 半導体電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003070229A JP2003070229A (ja) | 2003-03-07 |
| JP3915455B2 true JP3915455B2 (ja) | 2007-05-16 |
Family
ID=19086542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001259120A Expired - Fee Related JP3915455B2 (ja) | 2001-08-29 | 2001-08-29 | 半導体電力変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6727516B2 (ja) |
| JP (1) | JP3915455B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5057713B2 (ja) * | 2006-07-03 | 2012-10-24 | 株式会社東芝 | スイッチング素子駆動回路 |
| JP4723005B2 (ja) * | 2008-09-30 | 2011-07-13 | Ｔｄｋ株式会社 | 複合電子部品 |
| US8422190B2 (en) | 2008-09-30 | 2013-04-16 | Tdk Corporation | Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device |
| JP2012222932A (ja) * | 2011-04-07 | 2012-11-12 | Mitsubishi Electric Corp | スイッチング装置、スイッチングモジュール |
| US9048831B2 (en) * | 2012-07-13 | 2015-06-02 | General Electric Company | Systems and methods for regulating semiconductor devices |
| EP2884662B1 (de) * | 2013-12-13 | 2019-06-26 | Power Integrations Switzerland GmbH | Vorrichtung und Verfahren zur Detektion eines Kurzschluss- oder Überstromzustands in einem Leistungshalbleiterschalter |
| JP6476727B2 (ja) * | 2014-10-17 | 2019-03-06 | 日産自動車株式会社 | 電源装置 |
| JP7200522B2 (ja) | 2018-07-12 | 2023-01-10 | 株式会社デンソー | ゲート駆動回路 |
| US11431332B2 (en) | 2018-07-12 | 2022-08-30 | Denso Corporation | Gate drive circuit |
| JP2020061903A (ja) * | 2018-10-12 | 2020-04-16 | 株式会社デンソー | ゲート駆動装置 |
| JP7180627B2 (ja) | 2020-03-03 | 2022-11-30 | 株式会社デンソー | ゲート駆動装置 |
| JP7180626B2 (ja) | 2020-03-03 | 2022-11-30 | 株式会社デンソー | ゲート駆動装置 |
| CN113063990B (zh) * | 2021-03-23 | 2022-11-11 | 全球能源互联网研究院有限公司 | 一种杂散电容及功率半导体器件电流的计算方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204717B1 (en) * | 1995-05-22 | 2001-03-20 | Hitachi, Ltd. | Semiconductor circuit and semiconductor device for use in equipment such as a power converting apparatus |
| JP3149773B2 (ja) * | 1996-03-18 | 2001-03-26 | 富士電機株式会社 | 電流制限回路を備えた絶縁ゲートバイポーラトランジスタ |
| US6169672B1 (en) * | 1996-07-03 | 2001-01-02 | Hitachi, Ltd. | Power converter with clamping circuit |
| JPH10210736A (ja) * | 1997-01-22 | 1998-08-07 | Yaskawa Electric Corp | 降圧型ｄｃ−ｄｃコンバータ |
| JP3545590B2 (ja) * | 1997-03-14 | 2004-07-21 | 株式会社東芝 | 半導体装置 |
| JP3911566B2 (ja) * | 1998-01-27 | 2007-05-09 | 富士電機デバイステクノロジー株式会社 | Ｍｏｓ型半導体装置 |
| JP3454186B2 (ja) * | 1999-05-14 | 2003-10-06 | 株式会社日立製作所 | 電力変換装置 |
| CA2288581A1 (en) * | 1999-11-05 | 2001-05-05 | Hui Li | Three-phase current sensor and estimator |
| DE10014641C2 (de) * | 2000-03-24 | 2002-03-07 | Siemens Ag | Schaltungsanordnung mit einem bidirektionalen Leistungsschalter in Common Kollektor Mode und mit einer aktiven Überspannungsschutzvorrichtung |
-
2001
- 2001-08-29 JP JP2001259120A patent/JP3915455B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-12 US US10/095,102 patent/US6727516B2/en not_active Expired - Fee Related
-
2003
- 2003-03-28 US US10/400,479 patent/US6717177B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6727516B2 (en) | 2004-04-27 |
| JP2003070229A (ja) | 2003-03-07 |
| US6717177B2 (en) | 2004-04-06 |
| US20030201516A1 (en) | 2003-10-30 |
| US20030045041A1 (en) | 2003-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3598933B2 (ja) | 電力変換装置 | |
| JP3812353B2 (ja) | 半導体電力変換装置 | |
| US8791662B2 (en) | Power semiconductor module, electric-power conversion apparatus, and railway vehicle | |
| US8213146B2 (en) | Semiconductor power conversion apparatus | |
| JP3915455B2 (ja) | 半導体電力変換装置 | |
| JP3932841B2 (ja) | 半導体電力変換装置 | |
| JPH10248237A (ja) | 電力変換装置 | |
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| JP2000012780A (ja) | 半導体スナバ装置及び半導体装置 | |
| JP2008079475A (ja) | 半導体装置 | |
| JPH03195376A (ja) | ダイオード及びｉｇｂｔとの並列回路とそのモジュール及びそれを用いた電力変換装置 | |
| JPWO2019038957A1 (ja) | 制御回路および電力変換装置 | |
| CN111052577B (zh) | 电力转换装置以及电力转换方法 | |
| US11863166B2 (en) | Power semiconductor module and power converter | |
| JP2000245137A (ja) | 半導体素子の保護装置 | |
| JP3899450B2 (ja) | 半導体電力変換装置 | |
| JP5563050B2 (ja) | ゲート駆動回路、およびパワー半導体モジュール | |
| JP3569192B2 (ja) | 半導体電力変換装置 | |
| JPH01268451A (ja) | 半導体素子の過電圧抑制回路 | |
| JPH10145206A (ja) | 半導体装置の保護回路 | |
| JP2000324797A (ja) | スナバ装置 | |
| JP2016046092A (ja) | 電流遮断装置 | |
| JP2002044934A (ja) | 半導体電力変換装置 | |
| US20240348240A1 (en) | Redundant active discharge circuit and control method, and inverter | |
| JPH0951068A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040816 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070129 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |