JP3899450B2 - 半導体電力変換装置 - Google Patents
半導体電力変換装置 Download PDFInfo
- Publication number
- JP3899450B2 JP3899450B2 JP2000367965A JP2000367965A JP3899450B2 JP 3899450 B2 JP3899450 B2 JP 3899450B2 JP 2000367965 A JP2000367965 A JP 2000367965A JP 2000367965 A JP2000367965 A JP 2000367965A JP 3899450 B2 JP3899450 B2 JP 3899450B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- igbt
- collector
- resistor
- dividing point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子等を用いた半導体電力変換装置に係り、特に、スイッチング動作時の過電圧を抑制する技術に関する。
【０００２】
【従来の技術】
ＩＧＢＴを電力変換装置に適用した場合、ターンオフ時に配線に蓄えられていたエネルギーによってサージ電圧が発生し、ＩＧＢＴに印加される。ターンオフ時のサージ電圧などの過電圧印加による素子破壊を防止する方式として、例えば、アイ・イー・イー，アイ・エー・エス・国際会議資料「Ｓｅｒｉｅｓ Ｃｏｎｎｅｃｔｉｏｎ ｏｆ ｈｉｇｈ ｖｏｌｔａｇｅ ＩＧＢＴ ｍｏｄｕｌｕｓ」平成１２年度電気学会産業応用部門大会予稿集「スナバレスＩＧＢＴ直列接続」の図１に紹介されるように、コレクタ電圧を抵抗などで分圧し、分圧した点の電位を基にゲート電圧指令値を決定し、過電圧を抑制するアクティブゲート制御方式が知られている。
例えば、本明細書に添付の図２に示すように、ＩＧＢＴ１のゲート電圧が分圧点９の電圧となるように、分圧点９とＩＧＢＴ１のゲート間をバッファ回路６を介して接続する。ＩＧＢＴ１がオン状態の時に、オンオフパルス発生器７が負電位を出力すると、ゲート抵抗８を介してＩＧＢＴ１のゲートに蓄えられた電荷が引き抜かれてゲート電圧を低下し始め、ターンオフ状態に移行し、コレクタ電圧が上昇する。主配線の漏れインダクタンスに蓄えられたエネルギーにより、サージ過電圧が印加されるような状況においても、本制御方式を用いれば、コレクタ電圧に応じた分圧点の電位の上昇に追随してゲート−エミッタ間電圧（ゲート電圧）も高くなり、ＩＧＢＴのインピーダンスが低下するので、コレクタ電圧の上昇をクランプして素子を過電圧破壊から保護することが可能である。ここで、図２において、環流ダイオード２がＩＧＢＴ１に逆並列に接続され、また、パルス発生器７には電源１３より電力を供給し、ＩＧＢＴ１のコレクタ端子とゲートドライバ内の配線間には、高圧側分圧抵抗器３及び低圧側分圧抵抗器４が接続される。
【０００３】
【発明が解決しようとする課題】
抵抗器によりＩＧＢＴのコレクタ電圧を分圧する場合、分圧に用いる抵抗器は、分圧点より高圧側の抵抗器では５〜１００ｋΩが好ましく（ＩＧＢＴ素子のオフ時のインピーダンスが大きい場合はさらに抵抗値を大きくできる。）、低圧側の抵抗器は高圧側抵抗器の２０分の１以下（ゲート耐圧／コレクタ耐圧）の抵抗値であるが、抵抗器にはその抵抗値に大略比例した寄生容量が存在する。したがって、抵抗値の大きな高圧側の抵抗器では寄生容量が大きく無視できない。コレクタ電圧の分圧には、高圧側は高抵抗、低圧側は低抵抗の抵抗器で分圧するので、ＩＧＢＴのターンオフ時のコレクタ電圧上昇時等、コレクタ電圧の電圧上昇率（ｄｖ／ｄｔ）が大きいと、高圧側の高抵抗の抵抗器のインピーダンスが低下して分圧点の電圧が高くなり、必要以上にＩＧＢＴのコレクタ電圧を低下させるため、ＩＧＢＴの損失が増大する、という問題がある。
【０００４】
本発明の課題は、ＩＧＢＴのクランプ電圧を一定に保持し、ＩＧＢＴの損失を軽減するに好適な半導体電力変換装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、分圧点より低圧側の抵抗器に並列にコンデンサを接続して、ＩＧＢＴのコレクタとエミッタ間の電位差の増加に応じて、ＩＧＢＴのゲート電圧が増加する。
ここで、分圧点より高圧側の分圧回路のインピーダンスと分圧点より低圧側の分圧回路のインピーダンスの比がコレクタ電圧の電圧変動率（ｄｖ／ｄｔ）によらず大略一定である。
ここで、分圧点より高圧側の抵抗器の抵抗値成分とその寄生容量成分からなるＣＲ時定数が分圧点より低圧側の抵抗器と該抵抗器に並列に接続されるコンデンサのＣＲ時定数と大略等しい。
また、分圧点より低圧側の抵抗器及び高圧側の抵抗器のそれぞれに並列にコンデンサを接続し、分圧点より高圧側の分圧回路のインピーダンスと分圧点より低圧側の分圧回路のインピーダンスの比がコレクタ電圧の電圧変動率（ｄｖ／ｄｔ）によらず大略一定であり、ＩＧＢＴのコレクタとエミッタ間の電位差の増加に応じて、ＩＧＢＴのゲート電圧が増加する。
また、分圧点より低圧側の抵抗器及び高圧側の抵抗器のそれぞれに並列にコンデンサを接続し、分圧点より高圧側の抵抗器と該高圧側抵抗器に並列に接続するコンデンサとのＣＲ時定数が分圧点より低圧側の抵抗器とコンデンサのＣＲ時定数と大略等しいこと、ＩＧＢＴのコレクタとエミッタ間の電位差の増加に応じて、ＩＧＢＴのゲート電圧が増加する。
ここで、電力変換器の一アームにＩＧＢＴを多直列に接続する。
【０００６】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。なお、実施形態を説明する全図において、同一の機能を有するものには同一の符号をつける。また、電位はエミッタを基準とする。なお、ＩＧＢＴのコレクタ−エミッタ間に過電圧が印加されるような条件においては、コレクタ−エミッタ間電圧とコレクタ−ゲート間電圧はほぼ等しいので、以後は両者ともコレクタ電圧と呼ぶ。
【０００７】
図１は、本発明の半導体電力変換装置である第１の実施形態を示す。図３は、本実施形態を適用する電力変換装置の主要部を示す。図１は、図３のアーム２０の主要部であり、電力変換装置は、２直列接続されたアーム２０が３並列され、それぞれ直流電圧源２１に接続され、対となったアームの各中点に負荷２２が接続される。
本実施形態の電力変換装置のアームの構成は次の通りである。ＩＧＢＴ１に逆並列に環流ダイオード２を接続する。また、ＩＧＢＴ１のゲートには、ゲート抵抗８を経由してスイッチング指令用のオンオフ信号を発生するオンオフパルス発生器７を接続する。パルス発生器７には電源１３より電力を供給する。ＩＧＢＴのコレクタ端子とゲートドライバ内の配線１３Ｎの間には、高圧側分圧抵抗器３及び低圧側分圧抵抗器４を接続する。さらに、低圧側抵抗器４には並列にコンデンサ５を接続する。高圧側分圧抵抗器３と低圧側分圧抵抗器４の分圧点９は、バッファ回路６を介してＩＧＢＴ１のゲート端子に接続する。
ここで、高圧側抵抗器３の抵抗値をＲｈ、その寄生容量値をＣｈ、低圧側の抵抗器４の抵抗値をＲｌ、低圧側の抵抗器４に並列に接続したコンデンサ５の容量をＣｌとする。
Ｃｌ＝Ｃｈ×Ｒｈ／Ｒｌ （１）
並列に接続したコンデンサ５の容量Ｃｌを（１）の関係式が成立するように設定すれば、低圧側の抵抗器４と高圧側の抵抗器３の抵抗値の比と、低圧側の抵抗器４に並列に接続したコンデンサ５のインピーダンスと高圧側の抵抗器３の寄生容量のインピーダンスの比が同じとなる。見方を換えると、低圧側の抵抗成分と容量成分のＣＲ時定数と、高圧側の抵抗成分と容量成分のＣＲ時定数が等しい時に（１）式が成立するとも云える。これにより、ＩＧＢＴ１のコレクタ電圧の電圧上昇率（ｄｖ／ｄｔ）に関係なく、分圧比を一定に保つことができる。
【０００８】
例えば、抵抗値：５０ｋΩ、寄生容量値：５０ｐＦの抵抗器を高圧側抵抗器３として、１７５Ωの抵抗器を低圧側の抵抗器４とする。ＩＧＢＴ１のゲート電圧閾値を７Ｖとすると、定常状態では、ＩＧＢＴ１のコレクタ電圧が２０００Ｖに達した時に分圧点９の電圧が閾値電圧７Ｖに達し、コレクタ電圧をクランプする。図８に、任意のｄｖ／ｄｔでコレクタ電圧を２０００Ｖまで立ち上げた時の２０００Ｖにおける分圧点電位を示す。並列コンデンサ５が接続されない条件下では、ｄｖ／ｄｔが大きいと、分圧点の電圧が高くなりすぎてしまい、分圧点の電圧がＩＧＢＴ１のゲート出力されると、ＩＧＢＴが誤点弧してしまう。
しかし、（１）式が成立する容量値のコンデンサすなわち約１４２８６μＦのコンデンサ５を低圧側の抵抗器４に並列に接続すれば、分圧点９の電位は、ｄｖ／ｄｔによらず分圧点電位は約７Ｖとなる。通常は、ゲート電圧が閾値電圧から１０Ｖ程度の範囲では、ＩＧＢＴの誤点弧なく、コレクタ電圧を抑制でき、また、コレクタ電圧のｄｖ／ｄｔも５０００Ｖ／μｓ以下である。したがって、図８では、コンデンサ容量が１００００μＦの時、ｄｖ／ｄｔが５０００Ｖ／μｓ以下で分圧点電位は１０Ｖ以下である。すなわち、（１）の関係式から得られる容量値より３０％の範囲内のコンデンサ容量であれば、実用の範囲といえる。
【０００９】
次に、電力変換装置の動作を説明する。電源１３からパルス発生器７の動作に必要な電力を供給し、ＰＷＭやＰＡＭ制御により制御したドライブ信号をパルス発生器７より発生させる。発生したドライブ信号をゲート抵抗８を介してＩＧＢＴのゲートに入力してＩＧＢＴ１をオンもしくはオフさせることにより、アーム２０をオンオフさせて交流電圧を作り出し、負荷２２に印加する。対となったアームは同時にオンさせない（例えば、アーム２０（Ｐ）とアーム２０（Ｎ））。ここで、アーム２０（Ｎ）とアーム２０（Ｐ）を交互にオンオフ制御してアーム２０（Ｐ）へのドライブ信号がオン状態、アーム２０（Ｎ）がオフ状態である時に着目する。アーム２０（Ｐ）がオン状態において、電流は直流電圧源２１からアーム２０（Ｐ）、インダクタス負荷２２といった経路で流れる。アーム２０（Ｐ）をターンオフさせると、アーム２０（Ｐ）には主回路（直流電圧源２１→アーム２０（Ｐ）→アーム２０（Ｎ）→直流電圧源２１）の経路に存在する配線インダクタンス２３に発生する電圧が直流電圧源２１の電圧に重畳される。したがって、アーム２０（Ｐ）を構成するＩＧＢＴ１のコレクタ−エミッタ間の電圧も跳ね上がる。
【００１０】
図４を用いて、ターンオフ時のＩＧＢＴのコレクタ電圧及びゲート電圧波形をより詳細に説明する。図４は、ＩＧＢＴのコレクタ電圧波形３１、ＩＧＢＴのゲート電圧波形３２、分圧点の電圧波形３３を示す。
ＩＧＢＴ１がオンしている状況において、パルス発生器７よりゲート電位３２に示すオフ信号を発生させると（パルス発生器７より負電位を出力する）、ＩＧＢＴ１のゲートに蓄えられた電荷がゲート抵抗８を介して引き抜かれてＩＧＢＴ１はターンオフ状態に移行し、コレクタの電位３１が上昇する。コレクタ電圧に応じて分圧点９の電位３３も上昇する。
前述のように、（１）式の関係を満足するような並列コンデンサ５の容量を選択すれば、コレクタ電圧のｄｖ／ｄｔに関係なく、分圧点９の電位はＩＧＢＴ１のコレクタ電圧に比例する。また、ＩＧＢＴ１のゲート電位は、バッファ６により分圧点９の電位に制御される。したがって、コレクタ電圧に過電圧（配線インダクタンス２３に発生する電圧に直流電圧源２１の電圧に重畳した電圧）が印加され、ゲート電圧がしきい値を超えると、ＩＧＢＴのインピーダンスが低下してコレクタ電圧をクランプするが、分圧点９の電位は、コレクタ電圧のｄｖ／ｄｔに関係なく、ＩＧＢＴのコレクタ電圧に比例して高くなるので、コレクタ電圧のクランプは、このコレクタ電圧のｄｖ／ｄｔに関係のない分圧点９の電位によりなされることになる。これは、ＩＧＢＴのコレクタのクランプ電圧レベルを一定に保つことを意味する。
このように、本実施形態では、ＩＧＢＴのコレクタ電圧のｄｖ／ｄｔに関係なく、コレクタ電圧のクランプレベルを一定に保つことができるため、従来のように必要以上にＩＧＢＴのコレクタ電圧を低下させてしまうことがなく、ＩＧＢＴの損失を軽減することができる。
【００１１】
図５は、本発明の第２の実施形態を示す。ここでは、図３に示す電力変換装置のアーム２０が図５のような構成となる。本実施形態は、第１の実施形態において分圧抵抗４をゲートドライバ内の配線１３Ｎに接続したのに対し、分圧抵抗４をＩＧＢＴのエミッタ端子に接続することを特徴とする。第１の実施形態と同等の効果が得られる。
【００１２】
図６は、本発明の第３の実施形態を示す。第１及び第２の実施形態は、低圧側の分圧抵抗器４に並列に高圧側の抵抗器３の寄生容量値に応じた容量のコンデンサ５を接続することを特徴としていた。しかし、高圧側抵抗器３の寄生容量は製造ばらつきがあり、それに応じた容量のコンデンサを選択するのは多大な手間を伴う。本実施形態は、高圧側の抵抗器３に並列に、この抵抗器３の寄生容量値よりも十分大きなコンデンサ５１を接続することを特徴とする。
高圧側抵抗器３の抵抗値をＲｈ、寄生容量値をＣｈ、低圧側の抵抗器４の抵抗値をＲｌ、高圧側の抵抗器３に並列に接続したコンデンサ５１の容量をＣｃｈ、低圧側の抵抗器４に並列に接続したコンデンサ５の容量をＣｌとする。
Ｃｌ＝（Ｃｃｈ＋Ｃｈ）×Ｒｈ／Ｒｌ （２）
コンデンサ５の容量Ｃｌとコンデンサ５１の容量Ｃｃｈを（２）の関係式が成立するように設定すれば、ＩＧＢＴのコレクタ電圧のｄｖ／ｄｔに関係なく、分圧比を一定に保つことができる。
ここで、Ｃｃｈ＞＞Ｃｈとすれば、コンデンサ５の容量Ｃｌとコンデンサ５１の容量Ｃｃｈの関係式（３）が成立する。
Ｃｌ＝Ｃｃｈ×Ｒｈ／Ｒｌ （３）
本実施形態においても、見方を換えると、高圧側の抵抗成分と容量成分のＣＲ時定数と、低圧側の抵抗成分と容量成分のＣＲ時定数が等しい時に（３）式が成立するとも云える。すなわち、本実施形態においても、コレクタ電圧のｄｖ／ｄｔに関係なく、分圧点９の電位はＩＧＢＴのコレクタ電圧に比例して高くなる。ＩＧＢＴ１のゲート電位は、バッファ６により分圧点９の電位に制御される。したがって、コレクタ電圧に過電圧（配線インダクタンス２３に発生する電圧に直流電圧源２１の電圧に重畳した電圧）が印加され、ゲート電圧がしきい値を超えると、ＩＧＢＴのインピーダンスが低下してコレクタ電圧をクランプするが、分圧点９の電位は、コレクタ電圧のｄｖ／ｄｔに関係なく、ＩＧＢＴのコレクタ電圧に比例して高くなるので、コレクタ電圧のクランプは、このコレクタ電圧のｄｖ／ｄｔに関係のない分圧点９の電位によりなされることになる。これは、ＩＧＢＴのコレクタのクランプ電圧レベルを一定に保つことを意味する。
また、Ｃｃｈ＞＞Ｃｈとすれば、高圧側抵抗器３の寄生容量値ばらつきを気にせず、無視してコンデンサ５やコンデンサ５１の容量を設定することができる。
【００１３】
図７は、本発明の第４の実施形態を示す。第１乃至第３の実施形態はアームが１直列のＩＧＢＴによって構成したのに対し、本実施形態は、ＩＧＢＴが多直列に接続することを特徴とする。
ゲート容量などの素子特性に違いがあるＩＧＢＴ素子が直列に接続されたとする。例えば、ゲート容量が小さい素子は、ターンオフ時のコレクタ電圧の立ち上がるタイミングが他の素子より早い。ターンオフのタイミングが早いと、他の素子よりもインピーダンスの増加速度も他の素子よりも速いので、直流電圧をより大きく背負うことになり、１直列でのターンオフと比べて急激にコレクタ電圧が上昇してしまい、素子を破壊する恐れがある。
しかし、本実施形態の回路方式では、コレクタ電圧のｄｖ／ｄｔが大きくても、コレクタ電圧のクランプレベルが一定であるので、直列接続したＩＧＢＴ間の電圧分担を均等化することになる。これにより、素子の破壊を防止することができる。
【００１４】
以上、本発明の実施形態としてＩＧＢＴ１について説明したが、パワーＭＯＳＦＥＴなどＭＯＳゲートに印加する電圧によりオンオフ制御するデバイスに置き換えても同様の効果を得ることができることは云うまでもない。
【００１５】
【発明の効果】
以上説明したように、本発明によれば、ＩＧＢＴ（パワーＭＯＳＦＥＴなど他のＭＯＳゲートデバイスを含む。）のコレクタ電圧のｄｖ／ｄｔに関係なく、コレクタ電圧のクランプレベルを一定に保つことができるので、従来のように必要以上にＩＧＢＴのコレクタ電圧を低下させてしまうことがなく、ＩＧＢＴの損失を軽減することができる。
また、電力変換装置のアーム構成がＩＧＢＴの多直列接続である場合、コレクタ電圧のｄｖ／ｄｔが大きくても、コレクタ電圧のクランプレベルが一定であるので、直列接続したＩＧＢＴ間の電圧分担を均等化することができ、素子の破壊を防止することができる。
【図面の簡単な説明】
【図１】本発明の半導体電力変換装置である第１の実施形態
【図２】従来技術による電力変換装置の１アーム分の主要部
【図３】本発明を適用する電力変換装置の主要部
【図４】本発明のＩＧＢＴのコレクタ、ゲート電圧波形及び分圧点の電圧波形図
【図５】本発明の第２の実施形態
【図６】本発明の第３の実施形態
【図７】本発明の第４の実施形態
【図８】本発明の第１の実施形態の説明図
【符号の説明】
１…ＩＧＢＴ、２…還流ダイオード、３…高圧側分圧抵抗、４…低圧側分圧抵抗、５…コンデンサ素子、５１…コンデンサ素子、６…バッファ回路、７…オンオフパルス発生器、８…ゲート抵抗、９…分圧点、１３…オンオフパルス発生器用電源、１３Ｎ…ゲート回路内の負電位配線、２０…アーム、２１…直流電圧源、２２…インダクタス負荷、２３…寄生インダクタス
【発明の属する技術分野】
本発明は、半導体素子等を用いた半導体電力変換装置に係り、特に、スイッチング動作時の過電圧を抑制する技術に関する。
【０００２】
【従来の技術】
ＩＧＢＴを電力変換装置に適用した場合、ターンオフ時に配線に蓄えられていたエネルギーによってサージ電圧が発生し、ＩＧＢＴに印加される。ターンオフ時のサージ電圧などの過電圧印加による素子破壊を防止する方式として、例えば、アイ・イー・イー，アイ・エー・エス・国際会議資料「Ｓｅｒｉｅｓ Ｃｏｎｎｅｃｔｉｏｎ ｏｆ ｈｉｇｈ ｖｏｌｔａｇｅ ＩＧＢＴ ｍｏｄｕｌｕｓ」平成１２年度電気学会産業応用部門大会予稿集「スナバレスＩＧＢＴ直列接続」の図１に紹介されるように、コレクタ電圧を抵抗などで分圧し、分圧した点の電位を基にゲート電圧指令値を決定し、過電圧を抑制するアクティブゲート制御方式が知られている。
例えば、本明細書に添付の図２に示すように、ＩＧＢＴ１のゲート電圧が分圧点９の電圧となるように、分圧点９とＩＧＢＴ１のゲート間をバッファ回路６を介して接続する。ＩＧＢＴ１がオン状態の時に、オンオフパルス発生器７が負電位を出力すると、ゲート抵抗８を介してＩＧＢＴ１のゲートに蓄えられた電荷が引き抜かれてゲート電圧を低下し始め、ターンオフ状態に移行し、コレクタ電圧が上昇する。主配線の漏れインダクタンスに蓄えられたエネルギーにより、サージ過電圧が印加されるような状況においても、本制御方式を用いれば、コレクタ電圧に応じた分圧点の電位の上昇に追随してゲート−エミッタ間電圧（ゲート電圧）も高くなり、ＩＧＢＴのインピーダンスが低下するので、コレクタ電圧の上昇をクランプして素子を過電圧破壊から保護することが可能である。ここで、図２において、環流ダイオード２がＩＧＢＴ１に逆並列に接続され、また、パルス発生器７には電源１３より電力を供給し、ＩＧＢＴ１のコレクタ端子とゲートドライバ内の配線間には、高圧側分圧抵抗器３及び低圧側分圧抵抗器４が接続される。
【０００３】
【発明が解決しようとする課題】
抵抗器によりＩＧＢＴのコレクタ電圧を分圧する場合、分圧に用いる抵抗器は、分圧点より高圧側の抵抗器では５〜１００ｋΩが好ましく（ＩＧＢＴ素子のオフ時のインピーダンスが大きい場合はさらに抵抗値を大きくできる。）、低圧側の抵抗器は高圧側抵抗器の２０分の１以下（ゲート耐圧／コレクタ耐圧）の抵抗値であるが、抵抗器にはその抵抗値に大略比例した寄生容量が存在する。したがって、抵抗値の大きな高圧側の抵抗器では寄生容量が大きく無視できない。コレクタ電圧の分圧には、高圧側は高抵抗、低圧側は低抵抗の抵抗器で分圧するので、ＩＧＢＴのターンオフ時のコレクタ電圧上昇時等、コレクタ電圧の電圧上昇率（ｄｖ／ｄｔ）が大きいと、高圧側の高抵抗の抵抗器のインピーダンスが低下して分圧点の電圧が高くなり、必要以上にＩＧＢＴのコレクタ電圧を低下させるため、ＩＧＢＴの損失が増大する、という問題がある。
【０００４】
本発明の課題は、ＩＧＢＴのクランプ電圧を一定に保持し、ＩＧＢＴの損失を軽減するに好適な半導体電力変換装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、分圧点より低圧側の抵抗器に並列にコンデンサを接続して、ＩＧＢＴのコレクタとエミッタ間の電位差の増加に応じて、ＩＧＢＴのゲート電圧が増加する。
ここで、分圧点より高圧側の分圧回路のインピーダンスと分圧点より低圧側の分圧回路のインピーダンスの比がコレクタ電圧の電圧変動率（ｄｖ／ｄｔ）によらず大略一定である。
ここで、分圧点より高圧側の抵抗器の抵抗値成分とその寄生容量成分からなるＣＲ時定数が分圧点より低圧側の抵抗器と該抵抗器に並列に接続されるコンデンサのＣＲ時定数と大略等しい。
また、分圧点より低圧側の抵抗器及び高圧側の抵抗器のそれぞれに並列にコンデンサを接続し、分圧点より高圧側の分圧回路のインピーダンスと分圧点より低圧側の分圧回路のインピーダンスの比がコレクタ電圧の電圧変動率（ｄｖ／ｄｔ）によらず大略一定であり、ＩＧＢＴのコレクタとエミッタ間の電位差の増加に応じて、ＩＧＢＴのゲート電圧が増加する。
また、分圧点より低圧側の抵抗器及び高圧側の抵抗器のそれぞれに並列にコンデンサを接続し、分圧点より高圧側の抵抗器と該高圧側抵抗器に並列に接続するコンデンサとのＣＲ時定数が分圧点より低圧側の抵抗器とコンデンサのＣＲ時定数と大略等しいこと、ＩＧＢＴのコレクタとエミッタ間の電位差の増加に応じて、ＩＧＢＴのゲート電圧が増加する。
ここで、電力変換器の一アームにＩＧＢＴを多直列に接続する。
【０００６】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。なお、実施形態を説明する全図において、同一の機能を有するものには同一の符号をつける。また、電位はエミッタを基準とする。なお、ＩＧＢＴのコレクタ−エミッタ間に過電圧が印加されるような条件においては、コレクタ−エミッタ間電圧とコレクタ−ゲート間電圧はほぼ等しいので、以後は両者ともコレクタ電圧と呼ぶ。
【０００７】
図１は、本発明の半導体電力変換装置である第１の実施形態を示す。図３は、本実施形態を適用する電力変換装置の主要部を示す。図１は、図３のアーム２０の主要部であり、電力変換装置は、２直列接続されたアーム２０が３並列され、それぞれ直流電圧源２１に接続され、対となったアームの各中点に負荷２２が接続される。
本実施形態の電力変換装置のアームの構成は次の通りである。ＩＧＢＴ１に逆並列に環流ダイオード２を接続する。また、ＩＧＢＴ１のゲートには、ゲート抵抗８を経由してスイッチング指令用のオンオフ信号を発生するオンオフパルス発生器７を接続する。パルス発生器７には電源１３より電力を供給する。ＩＧＢＴのコレクタ端子とゲートドライバ内の配線１３Ｎの間には、高圧側分圧抵抗器３及び低圧側分圧抵抗器４を接続する。さらに、低圧側抵抗器４には並列にコンデンサ５を接続する。高圧側分圧抵抗器３と低圧側分圧抵抗器４の分圧点９は、バッファ回路６を介してＩＧＢＴ１のゲート端子に接続する。
ここで、高圧側抵抗器３の抵抗値をＲｈ、その寄生容量値をＣｈ、低圧側の抵抗器４の抵抗値をＲｌ、低圧側の抵抗器４に並列に接続したコンデンサ５の容量をＣｌとする。
Ｃｌ＝Ｃｈ×Ｒｈ／Ｒｌ （１）
並列に接続したコンデンサ５の容量Ｃｌを（１）の関係式が成立するように設定すれば、低圧側の抵抗器４と高圧側の抵抗器３の抵抗値の比と、低圧側の抵抗器４に並列に接続したコンデンサ５のインピーダンスと高圧側の抵抗器３の寄生容量のインピーダンスの比が同じとなる。見方を換えると、低圧側の抵抗成分と容量成分のＣＲ時定数と、高圧側の抵抗成分と容量成分のＣＲ時定数が等しい時に（１）式が成立するとも云える。これにより、ＩＧＢＴ１のコレクタ電圧の電圧上昇率（ｄｖ／ｄｔ）に関係なく、分圧比を一定に保つことができる。
【０００８】
例えば、抵抗値：５０ｋΩ、寄生容量値：５０ｐＦの抵抗器を高圧側抵抗器３として、１７５Ωの抵抗器を低圧側の抵抗器４とする。ＩＧＢＴ１のゲート電圧閾値を７Ｖとすると、定常状態では、ＩＧＢＴ１のコレクタ電圧が２０００Ｖに達した時に分圧点９の電圧が閾値電圧７Ｖに達し、コレクタ電圧をクランプする。図８に、任意のｄｖ／ｄｔでコレクタ電圧を２０００Ｖまで立ち上げた時の２０００Ｖにおける分圧点電位を示す。並列コンデンサ５が接続されない条件下では、ｄｖ／ｄｔが大きいと、分圧点の電圧が高くなりすぎてしまい、分圧点の電圧がＩＧＢＴ１のゲート出力されると、ＩＧＢＴが誤点弧してしまう。
しかし、（１）式が成立する容量値のコンデンサすなわち約１４２８６μＦのコンデンサ５を低圧側の抵抗器４に並列に接続すれば、分圧点９の電位は、ｄｖ／ｄｔによらず分圧点電位は約７Ｖとなる。通常は、ゲート電圧が閾値電圧から１０Ｖ程度の範囲では、ＩＧＢＴの誤点弧なく、コレクタ電圧を抑制でき、また、コレクタ電圧のｄｖ／ｄｔも５０００Ｖ／μｓ以下である。したがって、図８では、コンデンサ容量が１００００μＦの時、ｄｖ／ｄｔが５０００Ｖ／μｓ以下で分圧点電位は１０Ｖ以下である。すなわち、（１）の関係式から得られる容量値より３０％の範囲内のコンデンサ容量であれば、実用の範囲といえる。
【０００９】
次に、電力変換装置の動作を説明する。電源１３からパルス発生器７の動作に必要な電力を供給し、ＰＷＭやＰＡＭ制御により制御したドライブ信号をパルス発生器７より発生させる。発生したドライブ信号をゲート抵抗８を介してＩＧＢＴのゲートに入力してＩＧＢＴ１をオンもしくはオフさせることにより、アーム２０をオンオフさせて交流電圧を作り出し、負荷２２に印加する。対となったアームは同時にオンさせない（例えば、アーム２０（Ｐ）とアーム２０（Ｎ））。ここで、アーム２０（Ｎ）とアーム２０（Ｐ）を交互にオンオフ制御してアーム２０（Ｐ）へのドライブ信号がオン状態、アーム２０（Ｎ）がオフ状態である時に着目する。アーム２０（Ｐ）がオン状態において、電流は直流電圧源２１からアーム２０（Ｐ）、インダクタス負荷２２といった経路で流れる。アーム２０（Ｐ）をターンオフさせると、アーム２０（Ｐ）には主回路（直流電圧源２１→アーム２０（Ｐ）→アーム２０（Ｎ）→直流電圧源２１）の経路に存在する配線インダクタンス２３に発生する電圧が直流電圧源２１の電圧に重畳される。したがって、アーム２０（Ｐ）を構成するＩＧＢＴ１のコレクタ−エミッタ間の電圧も跳ね上がる。
【００１０】
図４を用いて、ターンオフ時のＩＧＢＴのコレクタ電圧及びゲート電圧波形をより詳細に説明する。図４は、ＩＧＢＴのコレクタ電圧波形３１、ＩＧＢＴのゲート電圧波形３２、分圧点の電圧波形３３を示す。
ＩＧＢＴ１がオンしている状況において、パルス発生器７よりゲート電位３２に示すオフ信号を発生させると（パルス発生器７より負電位を出力する）、ＩＧＢＴ１のゲートに蓄えられた電荷がゲート抵抗８を介して引き抜かれてＩＧＢＴ１はターンオフ状態に移行し、コレクタの電位３１が上昇する。コレクタ電圧に応じて分圧点９の電位３３も上昇する。
前述のように、（１）式の関係を満足するような並列コンデンサ５の容量を選択すれば、コレクタ電圧のｄｖ／ｄｔに関係なく、分圧点９の電位はＩＧＢＴ１のコレクタ電圧に比例する。また、ＩＧＢＴ１のゲート電位は、バッファ６により分圧点９の電位に制御される。したがって、コレクタ電圧に過電圧（配線インダクタンス２３に発生する電圧に直流電圧源２１の電圧に重畳した電圧）が印加され、ゲート電圧がしきい値を超えると、ＩＧＢＴのインピーダンスが低下してコレクタ電圧をクランプするが、分圧点９の電位は、コレクタ電圧のｄｖ／ｄｔに関係なく、ＩＧＢＴのコレクタ電圧に比例して高くなるので、コレクタ電圧のクランプは、このコレクタ電圧のｄｖ／ｄｔに関係のない分圧点９の電位によりなされることになる。これは、ＩＧＢＴのコレクタのクランプ電圧レベルを一定に保つことを意味する。
このように、本実施形態では、ＩＧＢＴのコレクタ電圧のｄｖ／ｄｔに関係なく、コレクタ電圧のクランプレベルを一定に保つことができるため、従来のように必要以上にＩＧＢＴのコレクタ電圧を低下させてしまうことがなく、ＩＧＢＴの損失を軽減することができる。
【００１１】
図５は、本発明の第２の実施形態を示す。ここでは、図３に示す電力変換装置のアーム２０が図５のような構成となる。本実施形態は、第１の実施形態において分圧抵抗４をゲートドライバ内の配線１３Ｎに接続したのに対し、分圧抵抗４をＩＧＢＴのエミッタ端子に接続することを特徴とする。第１の実施形態と同等の効果が得られる。
【００１２】
図６は、本発明の第３の実施形態を示す。第１及び第２の実施形態は、低圧側の分圧抵抗器４に並列に高圧側の抵抗器３の寄生容量値に応じた容量のコンデンサ５を接続することを特徴としていた。しかし、高圧側抵抗器３の寄生容量は製造ばらつきがあり、それに応じた容量のコンデンサを選択するのは多大な手間を伴う。本実施形態は、高圧側の抵抗器３に並列に、この抵抗器３の寄生容量値よりも十分大きなコンデンサ５１を接続することを特徴とする。
高圧側抵抗器３の抵抗値をＲｈ、寄生容量値をＣｈ、低圧側の抵抗器４の抵抗値をＲｌ、高圧側の抵抗器３に並列に接続したコンデンサ５１の容量をＣｃｈ、低圧側の抵抗器４に並列に接続したコンデンサ５の容量をＣｌとする。
Ｃｌ＝（Ｃｃｈ＋Ｃｈ）×Ｒｈ／Ｒｌ （２）
コンデンサ５の容量Ｃｌとコンデンサ５１の容量Ｃｃｈを（２）の関係式が成立するように設定すれば、ＩＧＢＴのコレクタ電圧のｄｖ／ｄｔに関係なく、分圧比を一定に保つことができる。
ここで、Ｃｃｈ＞＞Ｃｈとすれば、コンデンサ５の容量Ｃｌとコンデンサ５１の容量Ｃｃｈの関係式（３）が成立する。
Ｃｌ＝Ｃｃｈ×Ｒｈ／Ｒｌ （３）
本実施形態においても、見方を換えると、高圧側の抵抗成分と容量成分のＣＲ時定数と、低圧側の抵抗成分と容量成分のＣＲ時定数が等しい時に（３）式が成立するとも云える。すなわち、本実施形態においても、コレクタ電圧のｄｖ／ｄｔに関係なく、分圧点９の電位はＩＧＢＴのコレクタ電圧に比例して高くなる。ＩＧＢＴ１のゲート電位は、バッファ６により分圧点９の電位に制御される。したがって、コレクタ電圧に過電圧（配線インダクタンス２３に発生する電圧に直流電圧源２１の電圧に重畳した電圧）が印加され、ゲート電圧がしきい値を超えると、ＩＧＢＴのインピーダンスが低下してコレクタ電圧をクランプするが、分圧点９の電位は、コレクタ電圧のｄｖ／ｄｔに関係なく、ＩＧＢＴのコレクタ電圧に比例して高くなるので、コレクタ電圧のクランプは、このコレクタ電圧のｄｖ／ｄｔに関係のない分圧点９の電位によりなされることになる。これは、ＩＧＢＴのコレクタのクランプ電圧レベルを一定に保つことを意味する。
また、Ｃｃｈ＞＞Ｃｈとすれば、高圧側抵抗器３の寄生容量値ばらつきを気にせず、無視してコンデンサ５やコンデンサ５１の容量を設定することができる。
【００１３】
図７は、本発明の第４の実施形態を示す。第１乃至第３の実施形態はアームが１直列のＩＧＢＴによって構成したのに対し、本実施形態は、ＩＧＢＴが多直列に接続することを特徴とする。
ゲート容量などの素子特性に違いがあるＩＧＢＴ素子が直列に接続されたとする。例えば、ゲート容量が小さい素子は、ターンオフ時のコレクタ電圧の立ち上がるタイミングが他の素子より早い。ターンオフのタイミングが早いと、他の素子よりもインピーダンスの増加速度も他の素子よりも速いので、直流電圧をより大きく背負うことになり、１直列でのターンオフと比べて急激にコレクタ電圧が上昇してしまい、素子を破壊する恐れがある。
しかし、本実施形態の回路方式では、コレクタ電圧のｄｖ／ｄｔが大きくても、コレクタ電圧のクランプレベルが一定であるので、直列接続したＩＧＢＴ間の電圧分担を均等化することになる。これにより、素子の破壊を防止することができる。
【００１４】
以上、本発明の実施形態としてＩＧＢＴ１について説明したが、パワーＭＯＳＦＥＴなどＭＯＳゲートに印加する電圧によりオンオフ制御するデバイスに置き換えても同様の効果を得ることができることは云うまでもない。
【００１５】
【発明の効果】
以上説明したように、本発明によれば、ＩＧＢＴ（パワーＭＯＳＦＥＴなど他のＭＯＳゲートデバイスを含む。）のコレクタ電圧のｄｖ／ｄｔに関係なく、コレクタ電圧のクランプレベルを一定に保つことができるので、従来のように必要以上にＩＧＢＴのコレクタ電圧を低下させてしまうことがなく、ＩＧＢＴの損失を軽減することができる。
また、電力変換装置のアーム構成がＩＧＢＴの多直列接続である場合、コレクタ電圧のｄｖ／ｄｔが大きくても、コレクタ電圧のクランプレベルが一定であるので、直列接続したＩＧＢＴ間の電圧分担を均等化することができ、素子の破壊を防止することができる。
【図面の簡単な説明】
【図１】本発明の半導体電力変換装置である第１の実施形態
【図２】従来技術による電力変換装置の１アーム分の主要部
【図３】本発明を適用する電力変換装置の主要部
【図４】本発明のＩＧＢＴのコレクタ、ゲート電圧波形及び分圧点の電圧波形図
【図５】本発明の第２の実施形態
【図６】本発明の第３の実施形態
【図７】本発明の第４の実施形態
【図８】本発明の第１の実施形態の説明図
【符号の説明】
１…ＩＧＢＴ、２…還流ダイオード、３…高圧側分圧抵抗、４…低圧側分圧抵抗、５…コンデンサ素子、５１…コンデンサ素子、６…バッファ回路、７…オンオフパルス発生器、８…ゲート抵抗、９…分圧点、１３…オンオフパルス発生器用電源、１３Ｎ…ゲート回路内の負電位配線、２０…アーム、２１…直流電圧源、２２…インダクタス負荷、２３…寄生インダクタス
Claims (6)
- ＩＧＢＴのコレクタとエミッタ間またはＩＧＢＴのコレクタとエミッタに対して一定の電位差を有する配線間の電圧を少なくとも２個以上の抵抗器により分圧する回路構成を有し、前記分圧点の電位にＩＧＢＴのゲート電位をコントロールすることによってコレクタへの過電圧印加からＩＧＢＴを保護する機能を有する半導体電力変換装置において、
前記分圧点より低圧側の抵抗器に並列にコンデンサを接続して、
前記ＩＧＢＴのコレクタとエミッタ間の電位差の増加に応じて、前記ＩＧＢＴのゲート電圧が増加することを特徴とする半導体電力変換装置。 - 請求項１において、前記分圧点より高圧側の分圧回路のインピーダンスと前記分圧点より低圧側の分圧回路のインピーダンスの比がコレクタ電圧の電圧変動率によらず大略一定であることを特徴とする半導体電力変換装置。
- 請求項１において、前記分圧点より高圧側の抵抗器の抵抗値成分とその寄生容量成分からなるＣＲ時定数が前記分圧点より低圧側の抵抗器と該抵抗器に並列に接続されるコンデンサのＣＲ時定数と大略等しいことを特徴とする半導体電力変換装置。
- ＩＧＢＴのコレクタとエミッタ間またはＩＧＢＴのコレクタとエミッタに対して一定の電位差を有する配線間の電圧を少なくとも２個以上の抵抗器により分圧する回路構成を有し、前記分圧点の電位にＩＧＢＴのゲート電位をコントロールすることによってコレクタへの過電圧印加からＩＧＢＴを保護する機能を有する半導体電力変換装置において、
前記分圧点より低圧側の抵抗器及び高圧側の抵抗器のそれぞれに並列にコンデンサを接続し、
前記分圧点より高圧側の分圧回路のインピーダンスと前記分圧点より低圧側の分圧回路のインピーダンスの比がコレクタ電圧の電圧変動率によらず大略一定であり、前記ＩＧＢＴのコレクタとエミッタ間の電位差の増加に応じて、前記ＩＧＢＴのゲート電圧が増加することを特徴とする半導体電力変換装置。 - ＩＧＢＴのコレクタとエミッタ間またはＩＧＢＴのコレクタとエミッタに対して一定の電位差を有する配線間の電圧を少なくとも２個以上の抵抗器により分圧する回路構成を有し、前記分圧点の電位にＩＧＢＴのゲート電位をコントロールすることによってコレクタへの過電圧印加からＩＧＢＴを保護する機能を有する半導体電力変換装置において、
前記分圧点より低圧側の抵抗器及び高圧側の抵抗器のそれぞれに並列にコンデンサを接続し、
前記分圧点より高圧側の抵抗器と該高圧側抵抗器に並列に接続するコンデンサとのＣＲ時定数が前記分圧点より低圧側の抵抗器とコンデンサのＣＲ時定数と大略等しいこと、前記ＩＧＢＴのコレクタとエミッタ間の電位差の増加に応じて、前記ＩＧＢＴのゲート電圧が増加することを特徴とする半導体電力変換装置。 - 請求項１から請求項５のいずれかにおいて、電力変換器の一アームに前記ＩＧＢＴを多直列に接続することを特徴とする半導体電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000367965A JP3899450B2 (ja) | 2000-12-04 | 2000-12-04 | 半導体電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000367965A JP3899450B2 (ja) | 2000-12-04 | 2000-12-04 | 半導体電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002171746A JP2002171746A (ja) | 2002-06-14 |
| JP3899450B2 true JP3899450B2 (ja) | 2007-03-28 |
Family
ID=18838297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000367965A Expired - Fee Related JP3899450B2 (ja) | 2000-12-04 | 2000-12-04 | 半導体電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3899450B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4342251B2 (ja) * | 2003-09-10 | 2009-10-14 | 株式会社東芝 | ゲート駆動回路 |
| JP2006042564A (ja) * | 2004-07-30 | 2006-02-09 | Tokyo Electric Power Co Inc:The | 電力スイッチング回路、電力変換装置及び電力用半導体スイッチング素子の駆動方法 |
| US9203393B2 (en) | 2012-08-30 | 2015-12-01 | Denso Corporation | Semiconductor apparatus |
| EP2884662B1 (de) * | 2013-12-13 | 2019-06-26 | Power Integrations Switzerland GmbH | Vorrichtung und Verfahren zur Detektion eines Kurzschluss- oder Überstromzustands in einem Leistungshalbleiterschalter |
| JP6532546B2 (ja) * | 2016-01-04 | 2019-06-19 | 日立オートモティブシステムズ株式会社 | 回転電機駆動システムの制御装置 |
-
2000
- 2000-12-04 JP JP2000367965A patent/JP3899450B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002171746A (ja) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3812353B2 (ja) | 半導体電力変換装置 | |
| US7368972B2 (en) | Power transistor control device | |
| US7414333B2 (en) | High-voltage pulse generating circuit | |
| JP3665934B2 (ja) | ３レベルインバータ装置 | |
| US5200878A (en) | Drive circuit for current sense igbt | |
| US6392907B1 (en) | NPC inverter control system | |
| JP3932841B2 (ja) | 半導体電力変換装置 | |
| KR100337035B1 (ko) | 전력용 반도체 스위칭 소자의 직렬구동을 위한 수동형보조회로 | |
| JP3568823B2 (ja) | 絶縁ゲート型半導体素子のゲート制御回路 | |
| EP3285380B1 (en) | Voltage balancing of voltage source converters | |
| US8670253B2 (en) | Converter protecting components against overvoltages | |
| JP3915455B2 (ja) | 半導体電力変換装置 | |
| JP3899450B2 (ja) | 半導体電力変換装置 | |
| JPS6121015B2 (ja) | ||
| JP4506276B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP3569192B2 (ja) | 半導体電力変換装置 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP2002044934A (ja) | 半導体電力変換装置 | |
| JP4122689B2 (ja) | バッファ回路及びそれを用いた半導体電力変換装置 | |
| WO2022153521A1 (ja) | 半導体電力変換装置 | |
| JP2000134908A (ja) | 電力変換装置 | |
| CN111835184A (zh) | 用于避免同时进行接通/关断切换的动态载波波形修改 | |
| US4550365A (en) | Static semi-conductor electrical energy converter apparatus | |
| JPH06113525A (ja) | スナバ回路 | |
| CN113765380A (zh) | 升压电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040326 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040730 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |