JP2000134908A

JP2000134908A - 電力変換装置

Info

Publication number: JP2000134908A
Application number: JP10305586A
Authority: JP
Inventors: Kosaku Ichikawa; 川耕作市
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-10-27
Filing date: 1998-10-27
Publication date: 2000-05-12

Abstract

(57)【要約】【課題】高速スイッチング素子をサージ過電圧から保
護するために、サージ電圧が過大になった時にスナバ効
果が大きく作用し、かつ小型に構成し得るスナバ回路を
提供する。【解決手段】本発明は、高速スイッチング半導体素子
（１１，１２）からなる電力変換装置に関する。各スイ
ッチング半導体素子（１１，１２）に対し、コンデンサ
（３１，３２）とゲート制御極付き半導体素子（８１，
８２）の直列体を並列に接続し、さらに半導体素子（８
１，８２）に並列に抵抗（４１，４２）を接続した第１
のスナバ回路（Ｓ１１，Ｓ１２）と、コンデンサ（６
１，６２）とダイオード（５１，５２）の直列体を並列
に接続し、このコンデンサとダイオードの接続点と対を
なす主回路電源端との間に抵抗（７１，７２）を接続し
た第２のスナバ回路（Ｓ１１，Ｓ１２）とを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高速スイッチング
半導体素子を使用した電力変換装置に係り、特にサージ
電圧の抑制に効果的なスナバ回路を備えた電力変換装置
に関するものである。

【０００２】

【従来の技術】コンバータやインバータに使用される電
力用半導体スイッチング素子は、近年高速スイッチング
化への発展が目覚しい。高速スイッチング素子として
は、たとえば電流駆動型ではＧＣＴなどが、電圧駆動型
では絶縁ゲート型であるＩＧＢＴ，ＩＥＧＴなどが知ら
れている。これら高速スイッチング素子は、現在電圧３
〜６ｋＶ、遮断電流３〜４ｋＡのものが開発され、実用
化され始めている。また、ターンオフ時のｄＶ／ｄｔ耐
量も向上してきているので、スナバ回路においても高圧
・大電流のもとにおける小型化・低損失化が検討されて
いる。

【０００３】高速スイッチング素子は、その動作上、１
〜２μ秒で数ｋＡの電流がゼロまで減少する。この時、
配線インダクタンスＬの影響で、Ｌ＊ｄＩ／ｄｔのサー
ジ電圧が発生する。このサージ電圧のピークや、ｄＶ／
ｄｔ値が高速スイッチング素子の耐量より大きい場合に
は、その素子を永久破壊する虞がある。このサージ電圧
やｄＶ／ｄｔを抑制するために、この素子と並列に一般
にスナバ回路を接続する訳である。

【０００４】図１４及び図１５は電力変換装置とそれに
設けられる従来のスナバ回路を示すものである。図１４
では、直流電源１と、これに配線インダクタンス（Ｌ）
２を介して接続されたフリーホイールダイオード（図示
省略）内蔵の高速スイッチング半導体素子１１，１２と
によって主回路が構成されており、両半導体素子１１，
１２の接続点から交流端子ＡＣが導出される。以下の各
回路では交流端子ＡＣの図示を省略することがある。半
導体素子１１，１２に対し並列に接続されたダイオード
２１，２２及びコンデンサ３１，３２の直列接続体と、
ダイオード２１，２２に並列に接続された抵抗４１，４
２とにより充放電スナバ回路Ｓ１１，Ｓ１２を構成し、
また半導体素子１１，１２に対し並列に接続されたダイ
オード５１，５２及びコンデンサ６１，６２の直列接続
体と、ダイオード及びコンデンサの接続点及び対をなす
半導体素子１２，１１の電源端の間に接続された抵抗７
１，７２とによりクランプスナバ回路Ｓ２１，Ｓ２２を
構成している。図１５では、図１４のダイオード２１，
２２を取り除いたものであって、他は同一である。この
スナバ回路は、コンデンサ３１，３２及び抵抗４１，４
２からなる充放電スナバ回路Ｓ１１，Ｓ１２と、図１４
のものと同一構成のクランプスナバ回路Ｓ２１，Ｓ２２
とを備えている。

【０００５】

【発明が解決しようとする課題】図１４又は図１５の充
放電スナバ回路Ｓ１１，Ｓ１２は、高速スイッチング半
導体素子１１，１２がオンオフする時、素子のスイッチ
ング損失の一部をスナバ回路側で負担するようにして素
子へのストレスを軽減している。図１４のスナバ回路で
は、半導体素子１１，１２のターンオフ時のｄＶ／ｄｔ
の抑制効果は大きいが、スナバ回路の充電時にダイオー
ド２１，２２によってバイパスされるので電流制限抵抗
４１，４２が作用しないため、充電電流は図１５のスナ
バ回路に比較して大きくなり、コンデンサ３１，３２の
外形が大きくなる。他方、図１５のスナバ回路では、コ
ンデンサ３１，３２の充電電流が抵抗４１，４２によっ
て制限されるので図１４の場合に比べて小さくなるが、
ｄＶ／ｄｔ抑制効果は図１４のものより小さくなってし
まう。

【０００６】さらにまた、近年の大容量高速スイッチン
グ半導体素子を使用した大容量の電力変換装置では、中
小容量の高速スイッチング素子の場合とは異なり、クラ
ンプスナバ回路Ｓ２１，Ｓ２２だけではサージ電圧を抑
えきれない場合がでてくる。したがって、図１４や図１
５に示すスナバ回路のようなクランプスナバ回路Ｓ２
１，Ｓ２２以外に電圧を抑制することが必要になってく
る。

【０００７】したがって本発明は、高速スイッチング半
導体素子をサージ過電圧から保護するために、サージ電
圧が過大になった時にスナバ効果が大きく作用し、かつ
小型に構成し得るスナバ回路を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明は、フリーホイーリングダイオ
ードを接続した高速スイッチング半導体素子を１アーム
とし、これを２個直列に接続した直列体を交流相数に応
じて複数組並列に直流電源に接続し、両アームの直列接
続点からそれぞれ交流端子を導出した主回路を有する電
力変換装置において、コンデンサとゲート制御極付き半
導体素子の直列体を各アームに並列に接続し、さらにゲ
ート制御極付き半導体素子に並列に抵抗を接続した第１
のスナバ回路と、アームと並列にコンデンサとダイオー
ドの直列体を接続し、このコンデンサとダイオードの接
続点と対をなす主回路電源端との間に抵抗を接続した第
２のスナバ回路とを設けたことを特徴とするものであ
る。

【０００９】請求項２に係る発明は、請求項１に記載の
電力変換装置において、第１のスナバ回路のゲート制御
極付き半導体素子は、高速スイッチング半導体素子を保
護する所定の電圧でオン動作するように制御されること
を特徴とする。

【００１０】請求項３に係る発明は、請求項１に記載の
電力変換装置において、主回路の各アームは、直列接続
の２組の高速スイッチング半導体素子からなると共に中
性点クランプ回路が設けられ、第１のスナバ回路及び第
２のスナバ回路は高速スイッチング半導体素子毎に設け
られていることを特徴とする。

【００１１】請求項４に係る発明は、請求項１ないし３
のいずれかに記載の電力変換装置において、高速スイッ
チング半導体素子は電圧駆動型の絶縁ゲート型半導体素
子又は電流駆動型のサイリスタからなっていることを特
徴とする。

【００１２】請求項５に係る発明は、請求項１ないし３
のいずれかに記載の電力変換装置において、第１のスナ
バ回路のゲート制御極付き半導体素子はサイリスタから
なっていることを特徴とする。

【００１３】請求項６に係る発明は、請求項１ないし３
のいずれかに記載の電力変換装置において、第１のスナ
バ回路はゲート制御極付き半導体素子に直列接続された
複数個の電圧保護用半導体素子を備えていることを特徴
とする。

【００１４】請求項７に係る発明は、請求項６に記載の
電力変換装置において、第１のスナバ回路のゲート制御
極付き半導体素子はサイリスタであり、これに直列の半
導体素子は過渡オン電圧の小さいダイオードであること
を特徴とする。

【００１５】請求項８に係る発明は、請求項１ないし３
のいずれかに記載の電力変換装置において、第１のスナ
バ回路は、ゲート制御極付き半導体素子に代えて、少な
くとも１個のツェナーダイオードとこれに直列の過渡オ
ン電圧の小さいダイオード、及び非線形抵抗素子のいず
れか一方を備えていることを特徴とする。

【００１６】請求項９に係る発明は、請求項５又は７に
記載の電力変換装置において、第１のスナバ回路のサイ
リスタは、トリガ手段として、ゲート制御極とアノード
間に接続された点弧用抵抗を備えていることを特徴とす
る。

【００１７】請求項１０に係る発明は、請求項９に記載
の電力変換装置において、点弧用抵抗に直列に接続され
たツェナーダイオードを備えていることを特徴とする。

【００１８】請求項１１に係る発明は、請求項６に記載
の電力変換装置において、第１のスナバ回路のゲート制
御極付き半導体素子は絶縁ゲート型半導体素子からなっ
ており、これに直列の半導体素子はダイオードからなっ
ていることを特徴とする。

【００１９】請求項１２に係る発明は、請求項１１に記
載の電力変換装置において、絶縁ゲート型半導体素子は
ＭＯＳＦＥＴからなっていることを特徴とする。

【００２０】請求項１３に係る発明は、請求項１ないし
１２のいずれかに記載の電力変換装置において、第２の
スナバ回路のダイオードとして、アームを構成する高速
スイッチング素子の電圧耐量より低い電圧耐量の、直列
接続された複数個のダイオードが設けられていることを
特徴とする。

【００２１】請求項１４に係る発明は、請求項１３に記
載の電力変換装置において、直列接続された複数個のダ
イオードは個々のダイオード毎に分担電圧を均等化する
ために並列接続された小容量のコンデンサを備えている
ことを特徴とする。

【００２２】請求項１５に係る発明は、請求項１ないし
１２のいずれかに記載の電力変換装置において、第２の
スナバ回路のダイオードとして、並列接続された複数の
ダイオードが設けられていることを特徴とする。

【００２３】請求項１６に係る発明は、請求項１ないし
３のいずれかに記載の電力変換装置において、第１のス
ナバ回路は、抵抗に直列に、コンデンサの放電方向極性
で接続されたダイオードを備えていることを特徴とす
る。

【００２４】請求項１７に係る発明は、請求項１ないし
３のいずれかに記載の電力変換装置において、主回路の
各アームは、直列接続された複数個の高速スイッチング
半導体素子からなっており、第１のスナバ回路は各高速
スイッチング半導体素子毎に設けられ、第２のスナバ回
路は複数個の高速スイッチング半導体素子からなるアー
ム毎に設けられていることを特徴とする。

【００２５】

【発明の実施の形態】＜実施形態１＞図１は、請求項
１、請求項２、請求項４及び請求項５に対応する実施形
態を示すものである。図１において、主回路は、すでに
述べたもの（図１４，１５）と同様に、直流電源１と、
これに配線インダクタンス（Ｌ）２を介して接続された
フリーホイーリングダイオード（図示省略）内蔵の高速
スイッチング半導体素子１１，１２とを備えており、両
半導体素子１１，１２の接続点から交流端子ＡＣが導出
される。なお、以下においては高速スイッチング半導体
素子をスイッチング素子と称することにする。スイッチ
ング素子１１，１２は、この場合、絶縁ゲート型半導体
素子からなっている。両スイッチング素子１１，１２を
１組とし、これを交流の相数に応じて直流電源ライン
Ｐ，Ｎ間に少なくとも２組接続し、各半導体素子によっ
て構成される各アームを、図示していない制御装置によ
り所定のシーケンスに従って順次タイミングをずらして
オンオフすることによって変換装置として機能する。

【００２６】各スイッチング素子１１，１２に対し並列
に接続されたコンデンサ３１，３２及びゲート制御極付
き半導体素子すなわちサイリスタ８１，８２の直列接続
体と、サイリスタ８１，８２に並列に接続された抵抗４
１，４２とにより充放電型の第１のスナバ回路Ｓ１１，
Ｓ１２を構成し、またスイッチング素子１１，１２に対
し並列に接続された、ダイオード５１，５２及びコンデ
ンサ６１，６２の直列接続体と、そのダイオード及びコ
ンデンサの接続点及び対をなすスイッチング素子１２，
１１の直流電源ラインＮ，Ｐ間に接続された抵抗７１，
７２とによりクランプ型の第２のスナバ回路Ｓ２１，Ｓ
２２を構成している。因みに、図１のスナバ回路は、図
１４のスナバ回路Ｓ１１，Ｓ１２のダイオード２１，２
２を、可制御型のサイリスタ８１，８２に置換したもの
に相当する。

【００２７】図２は、図１において、スイッチング素子
１１，１２がターンオフした時の素子端電圧Ｖｃｅ及び
電流Ｉｃの挙動を示したものである。時刻ｔ１では電流
Ｉｃが小さくサージ電圧も小さいが、ターンオフ電流が
大きくなる（時刻ｔ２）と、ターンオフ時の電流減衰率
（ｄＩ／ｄｔ）と配線インダクタンス（Ｌ）２とによ
り、Ｌ＊ｄＩ／ｄｔに相当する電圧サージが電流Ｉｃに
比例して大きくなる。この時、電圧Ｖｃｅが所定値以上
になると、第１のスナバ回路Ｓ１１，Ｓ１２のサイリス
タ８１，８２が点弧されて、スイッチング素子１１，１
２のｄＶ／ｄｔとサージ電圧は破線Ｈから実線Ｊのよう
に低減され、スイッチング素子１１，１２を過電圧から
保護することができる。

【００２８】サイリスタ８１，８２を点弧するタイミン
グとしては、装置が過負荷レベルや過電流検出レベルに
達した時に、図示していない制御回路から点弧信号を与
えればよい。コンデンサ３１，３２の充電電圧が直流電
源１の電圧値以上に上昇するとサイリスタ８１，８２に
は逆電圧が印加されるので自動的にオフする。

【００２９】＜実施形態２＞図３は、請求項３に係る発
明に対応する実施形態を示すものである。図３の主回路
は、中性点Ｏで分割された直流電源１ａ，１ｂと、これ
に対し配線インダクタンス２ａ，２ｂを介して形成され
る直流電源ラインＰ，Ｎ間に直列に接続された、フリー
ホイーリングダイオード（図示省略）内蔵の４個の絶縁
ゲート型半導体スイッチング素子１１ａ，１１ｂ，１２
ｂ，１２ａと、中性点Ｏ及びスイッチング素子１１ａ，
１１ｂの接続点間並びにスイッチング素子１２ｂ，１２
ａ及び中性点Ｏ間に接続されたクランプダイオード１
３，１４とからなっている。以上の主回路は交流の１相
分であり、これを相数に応じて直流電源ラインＰ，Ｎ間
に少なくとも２組接続する。

【００３０】各スイッチング素子１１ａ，１１ｂ，１２
ａ，１２ｂに対して、図１で説明したスナバ回路Ｓ１
１，Ｓ１２に対応する第１のスナバ回路Ｓ１１ａ，Ｓ１
１ｂ及びＳ１２ａ，Ｓ１２ｂと、スナバ回路Ｓ２１，Ｓ
２２に対応する第２のスナバ回路Ｓ２１ａ，Ｓ２１ｂ及
びＳ２２ａ，Ｓ２２ｂとが設けられている。ただし、第
２のスナバ回路Ｓ２１ａ，Ｓ２１ｂ，Ｓ２２ａ，Ｓ２２
ｂにおける抵抗の接続点に関して、スイッチング素子１
１ａ，１１ｂに対しては直流電源１ａを考慮し、スイッ
チング素子１２ａ，１２ｂに対しては直流電源１ｂを考
慮する。

【００３１】図３のスナバ回路の作用は、各スイッチン
グ素子に対する関係においては図１のものと実質的に変
わりがない。

【００３２】＜実施形態３＞図４は、請求項６及び７に
係る発明に対応する実施形態を示すものである。図４に
おいて、図１と同一符号は同一要素を示しており、第１
のスナバ回路Ｓ１１，Ｓ１２の半導体素子として直列接
続の複数個の半導体素子を使用し、その内の少なくとも
１個はゲート制御極付き半導体素子、例えばサイリスタ
８１，８２を使用することを特徴とする。すなわち、図
示のように、コンデンサ３１，３２と直列に、ダイオー
ド２１，２２とサイリスタ８１，８２を直列に接続した
ものを接続したものである。このようにコンデンサ３
１，３２に直列の半導体素子を複数個にすることによ
り、スナバ回路の構成備品として主回路の高速スイッチ
ング素子１１，１２より低い耐電圧の素子を使用するこ
とができ、スナバ回路部品として要求される過渡オン電
圧やリカバリ電荷を小さくした優れたスナバ特性を得る
ことが可能となる。サイリスタの点弧タイミングは図２
を参照して説明したものと同一でよく、ここでは省略す
る。

【００３３】＜実施形態４＞図５は、請求項８に係る発
明に対応する実施形態を示すものである。図５のスナバ
回路の特徴は、図４のスナバ回路における第１のスナバ
回路Ｓ１１，Ｓ１２のサイリスタ８１，８２の代わり
に、少なくとも１個のツェナーダイオード２１ａ，２２
ａを使用したことにある。

【００３４】図５において、図２の説明と同様なサージ
電圧が発生した場合、ツェナーダイオード２１ａ，２２
ａがツェナー電圧以上になると導通し、そのツェナー電
圧でクリップされ過電圧を抑えることができる。

【００３５】スナバ回路Ｓ１１，Ｓ１２において、ツェ
ナーダイオード２１ａ，２２ａ及びダイオード２１，２
２の代わりにＳｉＣバリスタ（ＺＮＲ）のような非線形
抵抗素子を用いて所定値以上の電圧をクランプすること
も容易に可能である。

【００３６】＜実施形態５＞図６は、請求項９に係る発
明の実施形態を示すものである。図６は、図１の高速ス
イッチング素子１１，１２のうち、素子１１とこれに関
係する第１のスナバ回路Ｓ１１のみを示したものであ
り、ここでは第２のスナバ回路Ｓ２１は図示が省略され
ている。図５に示すスナバ回路Ｓ１１の特徴は、図１に
示すサイリスタ８１のゲート端子とアノード間に点弧用
抵抗８１ａを接続したことにある。絶縁型スイッチング
素子１１のターンオフ時のサージ電圧が大きい場合、こ
の抵抗８１ａを介してサイリスタ８１にゲート電流が流
れてサイリスタ８１がオンし、所期のスナバ効果を発揮
する。

【００３７】＜実施形態６＞図７は、請求項１０に係る
発明の実施形態を示すものである。図７のスナバ回路Ｓ
１１の特徴は、図６のスナバ回路と比較して、サイリス
タ８１のゲート端子とアノード間に接続した抵抗８１ａ
に直列にツェナーダイオード８１ｂを接続したことにあ
る。スイッチング素子１１にツェナーダイオード８１ｂ
のツェナー電圧以上の電圧が印加された場合、サイリス
タ８１にゲート電流が流れサイリスタ８１がオンして所
期のスナバ効果を発揮する。

【００３８】＜実施形態７＞図８は、請求項１１及び１
２に係る発明の実施形態を示すものである。図８のスナ
バ回路Ｓ１１の特徴は、図７のサイリスタ８１を、高速
動作する絶縁ゲート型半導体素子、たとえばＭＯＳＦＥ
Ｔ９０に置換したものである。ＭＯＳＦＥＴ９０は高速
動作する半導体素子であるが、一般に電圧耐量は小さい
ので、電圧保護用としてダイオード９１を直列に接続し
ておく。なお、ＭＯＳＦＥＴ９０のゲート電極とドレイ
ン端子間に導通制御のために抵抗９２を接続する。

【００３９】＜実施形態８＞図９は、請求項１３に係る
発明の実施形態を示すものである。図９のスナバ回路が
図１のスナバ回路と異なるところは、第２のスナバ回路
Ｓ２１，Ｓ２２内のダイオード５１，５２として、スイ
ッチング素子１１，１２の電圧耐量より低い電圧耐量
の、低電圧で過渡オン電圧の低い複数個のダイオード５
１ａ，５１ｂないし５２ａ，５２ｂを直列にして用いる
点にある。このスナバ回路Ｓ２１，Ｓ２２によれば、ス
イッチング素子１１がターンオフする時のサージ電圧を
高速動作でコンデンサ６１，６２に吸収することができ
る。高電圧のダイオードより低電圧のダイオードを複数
個直列接続した方が、例えば４．５ｋＶ素子１個より
２．５ｋＶ素子２個直列の方が過渡オン電圧は小さく抑
えられることが判明している。

【００４０】＜実施形態９＞図１０は、請求項１４に係
る発明の実施形態を示すものである。図１０のスナバ回
路の特徴は、図９のスナバ回路において、第２のスナバ
回路Ｓ２１，Ｓ２２内の直列接続の複数個のダイオード
５１ａ，５１ｂないし５２ａ，５２ｂの分担電圧を均等
化するために、ダイオード５１ａ，５１ｂ；５２ａ，５
２ｂにそれぞれ並列に同一かつ小容量のコンデンサ５３
ａ，５３ｂ；５４ａ，５４ｂを接続したものである。こ
れによりダイオード５１ａ，５１ｂ；５２ａ，５２ｂの
アノード・カソード間に加わる分担電圧を均等に分担さ
せ、ダイオード全体として設計通りの保護特性を発揮さ
せることができる。

【００４１】＜実施形態１０＞図１１は、請求項１５に
係る発明の実施形態を示すものである。図１１のスナバ
回路の特徴は、図９のスナバ回路における第２のスナバ
回路Ｓ２１，Ｓ２２のダイオード５１ａ，５１ｂ；５２
ａ，５２ｂがそれぞれ直列に接続されているのに対し、
ここでは両（複数の）ダイオードが並列に接続されてい
ることにある。このように並列接続の複数個のダイオー
ド５１ａ，５１ｂ；５２ａ，５２ｂを使用するこによ
り、各ダイオードに電流を分流させ、スイッチング素子
１１，１２のターンオン時の過渡オン電圧を低減し、サ
ージ電圧を抑制することができる。

【００４２】＜実施形態１１＞図１２は、請求項１６に
係る発明の実施形態を示すものである。図１２のスナバ
回路の特徴は、図１のスナバ回路における第１のスナバ
回路Ｓ１１，Ｓ１２の抵抗４１，４２に直列にダイオー
ド４３，４４を、コンデンサ３１，３２の放電方向極性
で接続したことにある。ダイオード４３，４４を接続す
ることにより、サイリスタ８１，８２がオン動作しない
状態では抵抗４１，４２に電流が流れることがなくなる
ので、第１のスナバ回路Ｓ１１，Ｓ１２の抵抗損失が常
時はゼロになるという特徴がある。

【００４３】＜実施形態１２＞図１３は、請求項１７に
係る発明の実施形態を示すものである。図１３の主回路
及びスナバ回路は図１の実施形態を基本にしている。し
かし、ここでは、図１の主回路の１アームを構成するス
イッチング素子１１，１２がそれぞれ直列接続の複数個
の、例えば３個のスイッチング素子１１ａ，１１ｂ，１
１ｃ；１２ａ，１２ｂ，１２ｃからなっており、それに
対応して各スイッチング素子毎に第１のスナバ回路Ｓ１
１ａ，Ｓ１１ｂ，Ｓ１１ｃ；Ｓ１２ａ，Ｓ１２ｂ，Ｓ１
２ｃを設けた例を示すものである。それに対して、第２
のスナバ回路Ｓ２１，Ｓ２２は複数個の１１ａ，１１
ｂ，１１ｃないしは１２ａ，１２ｂ，１２ｃに共通に、
すなわち各アームを単位として設けている。第２のスナ
バ回路Ｓ１１ａ，Ｓ１１ｂ，Ｓ１１ｃ；Ｓ１２ａ，Ｓ１
２ｂ，Ｓ１２ｃの内部構成は図１における第１のスナバ
回路Ｓ１１，Ｓ１２の回路構成と同一であり、図１のコ
ンデンサ３１，３２、抵抗４１，４２、及びサイリスタ
８１，８２にそれぞれサフィックスａ，ｂ，ｃを付加し
て示している。この実施形態は高電圧の出力を得る変換
装置に用いるのに適している。

【００４４】

【発明の効果】以上述べた本発明によれば、第１のスナ
バ回路と第２のスナバ回路を設けることにより、絶縁ゲ
ート型半導体素子のような高速スイッチング素子が大き
な電流をターンオフ動作した際に、大きな電圧変化率の
もとで生ずる電圧ストレスやサージ電圧を効果的に抑制
し、電圧による素子破壊を未然に防止することができる
と共に、高速スイッチング半導体素子の高周波動作を有
効に活かすことができる信頼性の高い電力変換装置を提
供することができる。

【図面の簡単な説明】

【図１】請求項１，２，４，５に係る発明の実施の形態
を示す回路図。

【図２】請求項１，２に係る発明の実施の形態の動作を
説明するための波形図。

【図３】請求項３に係る発明の実施の形態を示す回路
図。

【図４】請求項６，７に係る発明の実施の形態を示す回
路図。

【図５】請求項８に係る発明の実施の形態を示す回路
図。

【図６】請求項９に係る発明の実施の形態の要部を示す
回路図。

【図７】請求項１０に係る発明の実施の形態の要部を示
す回路図。

【図８】請求項１１，１２に係る発明の実施の形態の要
部を示す回路図。

【図９】請求項１３に係る発明の実施の形態を示す回路
図。

【図１０】請求項１４に係る発明の実施の形態を示す回
路図。

【図１１】請求項１５に係る発明の実施の形態を示す回
路図。

【図１２】請求項１６に係る発明の実施の形態を示す回
路図。

【図１３】請求項１７に係る発明の実施の形態を示す回
路図。

【図１４】従来のスナバ回路の第１例を示す回路図。

【図１５】従来のスナバ回路の第２例を示す回路図。

【符号の説明】

１直流電源２配線インダクタンス１１，１２高速スイッチング半導体素子Ｓ１１，Ｓ１２第１のスナバ回路Ｓ２１，Ｓ２２第２のスナバ回路３１，３２コンデンサ４１，４２抵抗５１，５２ダイオード６１，６２コンデンサ７１，７２抵抗８１，８２サイリスタ

Claims

【特許請求の範囲】

【請求項１】フリーホイーリングダイオードを接続した
高速スイッチング半導体素子を１アームとし、これを２
個直列に接続した直列体を交流相数に応じて複数組並列
に直流電源に接続し、両アームの直列接続点からそれぞ
れ交流端子を導出した主回路を有する電力変換装置にお
いて、コンデンサとゲート制御極付き半導体素子の直列体を各
アームに並列に接続し、さらにゲート制御極付き半導体
素子に並列に抵抗を接続した第１のスナバ回路と、アー
ムと並列にコンデンサとダイオードの直列体を接続し、
このコンデンサとダイオードの接続点と対をなす主回路
電源端との間に抵抗を接続した第２のスナバ回路とを設
けたことを特徴とする電力変換装置。
【請求項２】請求項１に記載の電力変換装置において、
第１のスナバ回路のゲート制御極付き半導体素子は、高
速スイッチング半導体素子を保護する所定の電圧でオン
動作するように制御されることを特徴とする電力変換装
置。
【請求項３】請求項１に記載の電力変換装置において、
主回路の各アームは、直列接続の２組の高速スイッチン
グ半導体素子からなると共に中性点クランプ回路が設け
られ、第１のスナバ回路及び第２のスナバ回路は高速ス
イッチング半導体素子毎に設けられていることを特徴と
する電力変換装置。
【請求項４】請求項１ないし３のいずれかに記載の電力
変換装置において、高速スイッチング半導体素子は電圧
駆動型の絶縁ゲート型半導体素子又は電流駆動型のサイ
リスタからなっていることを特徴とする電力変換装置。
【請求項５】請求項１ないし３のいずれかに記載の電力
変換装置において、第１のスナバ回路のゲート制御極付
き半導体素子はサイリスタからなっていることを特徴と
する電力変換装置。
【請求項６】請求項１ないし３のいずれかに記載の電力
変換装置において、第１のスナバ回路はゲート制御極付
き半導体素子に直列接続された複数個の電圧保護用半導
体素子を備えていることを特徴とする電力変換装置。
【請求項７】請求項６に記載の電力変換装置において、
第１のスナバ回路のゲート制御極付き半導体素子はサイ
リスタであり、これに直列の半導体素子は過渡オン電圧
の小さいダイオードであることを特徴とする電力変換装
置。
【請求項８】請求項１ないし３のいずれかに記載の電力
変換装置において、第１のスナバ回路は、ゲート制御極
付き半導体素子に代えて、少なくとも１個のツェナーダ
イオードとこれに直列の過渡オン電圧の小さいダイオー
ド、及び非線形抵抗素子のいずれか一方を備えているこ
とを特徴とする電力変換装置。
【請求項９】請求項５又は７に記載の電力変換装置にお
いて、第１のスナバ回路のサイリスタは、トリガ手段と
して、ゲート制御極とアノード間に接続された点弧用抵
抗を備えていることを特徴とする電力変換装置。
【請求項１０】請求項９に記載の電力変換装置におい
て、点弧用抵抗に直列に接続されたツェナーダイオード
を備えていることを特徴とする電力変換装置。
【請求項１１】請求項６に記載の電力変換装置におい
て、第１のスナバ回路のゲート制御極付き半導体素子は
絶縁ゲート型半導体素子からなっており、これに直列の
半導体素子はダイオードからなっていることを特徴とす
る電力変換装置。
【請求項１２】請求項１１に記載の電力変換装置におい
て、絶縁ゲート型半導体素子はＭＯＳＦＥＴからなって
いることを特徴とする電力変換装置。
【請求項１３】請求項１ないし１２のいずれかに記載の
電力変換装置において、第２のスナバ回路のダイオード
として、アームを構成する高速スイッチング素子の電圧
耐量より低い電圧耐量の、直列接続された複数個のダイ
オードが設けられていることを特徴とする電力変換装
置。
【請求項１４】請求項１３に記載の電力変換装置におい
て、直列接続された複数個のダイオードは個々のダイオ
ード毎に分担電圧を均等化するために並列接続された小
容量のコンデンサを備えていることを特徴とする電力変
換装置。
【請求項１５】請求項１ないし１２のいずれかに記載の
電力変換装置において、第２のスナバ回路のダイオード
として、並列接続された複数のダイオードが設けられて
いることを特徴とする電力変換装置。
【請求項１６】請求項１ないし３のいずれかに記載の電
力変換装置において、第１のスナバ回路は、抵抗に直列
に、コンデンサの放電方向極性で接続されたダイオード
を備えていることを特徴とする電力変換装置。
【請求項１７】請求項１ないし３のいずれかに記載の電
力変換装置において、主回路の各アームは、直列接続さ
れた複数個の高速スイッチング半導体素子からなってお
り、第１のスナバ回路は各高速スイッチング半導体素子
毎に設けられ、第２のスナバ回路は複数個の高速スイッ
チング半導体素子からなるアーム毎に設けられているこ
とを特徴とする電力変換装置。