JPS6022798Y2 - サイリスタの過電圧保護回路 - Google Patents

Description

【考案の詳細な説明】 この考案は全般的に云えば、当該装置にかなりの大きさ
の順方向バイアス電圧が印加された時に比較的大電流で
高電圧の固体被制御スイッチング装置をトリガする電気
保護回路、更に具体的に云えば。

国特許第３６６２２５Ｋに記載されているサイリスタ過
電圧保護回路の改良に関する。

この考案に関連した従来技術としては、米国特許第２５
８５７９６号、同第３２９３４４９号、同第３４０５３
４４号、同第３５７３５５吋及び同第３６２６２７１号
がある。

サイリスタとは、シリコン制御整流器ＳＣＲを含めて１
群の固体双安定スイッチの総称であり、物理的にはｌ対
の主電流通電金属電極（夫々陽極及び陰極と呼ばれる）
の間に交互にＰ型及びＮ型の導電型を持つ複数個の層を
有する半導体ウェーバを持つことを特徴としている。

負荷インピーダンスと直列に接続して順方向にバイアス
電圧（陰極に対して陽極電圧が正）を受けた時、サイリ
ス夕は、そのゲート手段に適当な制御信号が印加される
ことによってトリガされ又は点弧されるまで、負荷電流
の流れを阻止腰この制御信号が印加されると、高抵抗か
ら非常に低抵抗の順方向導電状態（オン状態）に急激に
切換わるのが普通である。

この後、装置は、通る電流が所定の保持レベルより低く
なったことに応答して非導電（オフ転化）状態に復帰す
る。

サイリスタの順電流並びに尖頭阻止電圧定格は製造業者
によって特定されている。

これらの定格は、前述の状態の下で、サイリスタを損傷
することなく、サイリスタがオンである時に導電し得る
最大負荷電流と、サイリスタがオフである時に安全に耐
え得る最大印加電圧とを決定する。

一般に比較的大面積の半導体ウェーハを使うことにより
、大電流の定格が得られ、これに対して高電圧の定格に
はウェーハ中に比較的厚いベース層を必要とする。

例として云うと、動作時の接合温度が７０°Ｃで平均１
２５０アンペアの順電流定格並びに２６００ボルトの反
復的尖頭順方向阻止電圧定格を持つサイリスタは、ウェ
ーハの面積が約３．ＣＫＬ方吋であり、その厚さが約０
．０３］寸である。

更に高電圧の用途には、このような複数個のサイリスタ
を直列に接続し、且つ連帯して動作させることにより、
固体の制御可能な電気弁を形成することが出来る。

このような１つの用途は高圧直流送電の場合であり、こ
の場合、このような複数個の弁を相互接続し、高圧送電
系統の直流部分及び交流部分の間で大量の電力の流れを
制御する大電流変換器を形成するように配置する。

変換器の弁がオフ又は導通阻止状態にある循環的に反復
する期間の間、弁並びにそれに関連した装置は、例えば
落雷、ブッシングの閃絡又はインバータの転流の失敗と
云うような種々の相異なる過渡現象によって起り得る特
別高圧サージによって損傷を受は易い。

普通は過電圧の過渡状態を無害に転流し且つ抑制する為
に避雷器が使われるが、順方向の異常電圧サージにさら
された時、固体弁を保護するのにこのような避雷器だけ
に頼るのは実際的ではく、賢明であるとも考えられない
。

更に、避雷器は弁全体の両端に接続するのが普通である
から、弁を構成する各々のサイリスタが個々に過大な電
圧を受けないと云う保証はない。

個々のサイリスタに対する順方向陽極電圧のサージがオ
フ状態に於ける定格尖頭電圧より高い臨界レベルまで上
昇すると、サイリスタが電圧降伏によってオンに転する
。

この形のオン転化は、なだれ降伏、パンチスルー又は過
度の漏洩によって起ることがあるが、サイリスタの分野
で公知の現象である。

普通の高圧サイリスク（例えば１５００ボルトより高い
尖頭阻止電圧を持つサイリスタ）の通常のｄｉ／ｄｔ能
力は、この形でオンに転じた時、著しく低下する。

最初に挙げた米国特許には、大電力主サイリスタを順方
向の電圧による降伏から保護する改良された過電圧応答
形トリガ方式が記載されている。

この保護回路は、主サイリスタの陽極及びゲートの間に
接続された電圧が一層低い複数個のＰＮＰＮ半導体素子
と、ゲート及び陰極の間に接続された直列比回路とで構
成される。

ＰＮ ＰＮ素子は、主サイリスタにか）る順バイアス電
圧がサイリスタの降伏レベルより低い予定の閾値に達し
た時に電圧降伏形式でオンに転するように選ばれ、この
時、電圧が破壊的に高いレベルに達する前に、サイリス
クが鋭いゲート・パンチによってトリガされる。

全説明した過電圧保護回路は実際によく作用するが、そ
の将来の応用範囲を制限すると云う望ましくない成る特
性を持つことが判った。

順バイアス電圧の上昇速度が極めて高い（例えば６００
０ボルト／マイクロ秒）場合、又は大きい現存の逆バイ
アスに順電圧のサージが重畳された場合、保護回路のＭ
レベルと主サイリスタの降伏レベルとの間の所要の調整
が危くなる惧れがある。

この為、この考案の全体的な目的は、前掲従来特許の過
電圧トリガ方式を更に改良することである。

この考案の別の目的は、このような過電圧トリが方式を
安全に用いることが出来る条件を拡げるように、この過
電圧トリガ方式の能力を高めることである。

この考案を１形式で実施する時、主サイリスク又は１群
の並列サイリスタが、エネルギ貯蔵手段と直列の過電圧
感知手段で構成される保護回路によって分路され、感知
手段とエネルギ貯蔵手段との間の接続点が主サイリスタ
のゲート手段に結合される。

過電圧感知手段は、少なくとも１つのＰＮ半導体素子と
直列の複数個のＰＮＰＮ半導体素子で構成される。

エネルギ貯蔵手段はコンデンサで構成される。

サイリスタの両端の順バイアス電圧が予定の閾値に上昇
したことに応答してＰＮＰＮ素子が導通阻止状態から電
流導通状態に切換わる時、サイリスタがトリガされる。

この考案の１面では、複数個の抵抗を過電圧感知手段の
夫々の素子の両端に接続し、主サイリスタの両端に逆電
圧が現われた場合、それをこれらの素子の間で分割する
。

この考案の別の面では、過電圧感知手段のＰＮＰＮ素子
の内の１つにコンデンサを付設し、順バイアス電圧の上
昇速度の増加に伴って順バイアス電圧の閾値の増加を制
限する。

保護回路と主サイリスタのゲート手段との間に隔離ダイ
オードを使うことが好ましく、このダイオードの両端に
抵抗を接続し、主サイリスタが逆バイアスされた時、こ
のコンデンサに電荷が蓄積されるのを防止する。

この考案は以下図面について説明する所から更によく理
解されようし、その種々の目的及び利点も更に十分に理
解されよう。

第１図には、直列の一連の同じ主サイリスタ１１１乃至
１１ｎが端子ａ及びｄの間にあり、高圧直流送電系統に
対する電力変換器に設けられる他の同一の弁と共に使う
のに適した高圧の制御可能な固体弁を形成することが示
されている。

この弁の各々の主サイリスタは大電力半導体装置であっ
て、比較的大きな寸法を持ち、各々がゲート手段を備え
ていて、主電極に順バイアスが存在する時にそれに合っ
た制御信号によって付勢された時、サイリスタをトリガ
する。

公知の他の形式にしてもよいが、第１図に記号で示した
ゲート手段は、例示の為、適当な極性、大きさ及び持続
時間を持つゲート電流パルスに応答する制御電極である
。

この制御信号が、一組の制御端子１２に接続された外部
ゲート駆動回路（図に示していない）によって、サイリ
スタに周既的に供給される。

図示の弁の電圧定格はその構成サイリスクの電圧容量の
倍数である。

電流定格は個々のサイリスタの最大順電流定格に依存す
る。

希望によっては、弁の各レベルに付加的な並列サイリス
タを使うことが出来る。

実際には、弁は、米国特許第３４２３６６４号に記載さ
れるような他の電力素子を含む。

弁をオンに転するには、その全ての主サイリスクを同時
にトリガし、弁がこうして点弧されると、この後線路電
圧の転流によってオフに転じられるまで、弁は順方向に
負荷電流を自由に通すことが出来る。

循環的な各々のオフ期間即ち非導電期間の間の種々の時
、第１図に示す弁は、関連した電力系統から通常加わる
高い尖頭電圧に耐えなければならない。

更に、オフ状態にある弁には、落雷又はブッシングの閃
絡のような過渡現象により、異常電圧サージが加わるこ
とがある。

過度に高い逆方向又は順方向阻止電圧によって弁が損傷
されるのを防止する助けとして、避雷器１３のような適
当な電圧サージ抑制装置が端子ａ及びｄの間に接続され
る。

詳しい理由は米国特許第３６６２２５０号に記載されて
いるが、弁の各レベルの主サイリスクは過電圧トリガ回
路１４を備えている。

この１つの回路の現在好ましいと考えられる実施例の細
部が第２図に概略的に示されている。

第２図に示すように過電圧トリガ回路１４は、第１及び
第２の端子１７．１８の間にエネルギ貯蔵手段１６と直
列に接続された過電圧感知手段１５て構成される。

第１の端子１７が関連した主サイリスタ（例えばサイリ
スク１１１）の陽極に接続され、第２の端子１８がこの
サイリスタの除動に接続される。

この為、過電圧感知手段１５とエネルギ貯蔵手段１６の
直列の組合せが主サイリスタと並列に配置される。

トリが回路は第３の端子１９をも持ち、これが隔離ダイ
オード２０及び抵抗２１を介してその２つの部分１５．
１６の接続点２２に接続される。

第３の端子１９は導体２３を介して関連した主サイリス
タのゲート電極に結合される。

トリガ回路１４のエネルギ貯蔵手段１６は、誘導子２５
と直列に接続したコンデンサ２４て構成するのが好まし
い。

誘導子２５は比較的小さい値のインダクタンス（例えば
１０マイクロヘンリー未満）を持つべきである。

（第１図に示す場合のように）弁の各レベルに１個の主
サイリスタしか使わない場合、コンデンサ２４に十分な
静電容量のものを使えば、この誘導子はエネルギ貯蔵手
段から省略してもよい。

過電圧感知手段１５は一方向性導電装置２７゜２８と誘
導子２９との直列の組合せて構成することが好ましい。

全ての装置２７．２８は、並列の主サイリスタと同じ向
きに電流を通すような極性に接続される。

装置２７（第２図には３個示しであるが、実際にはこれ
より多くても少なくてもよい）はＰＮＰＮ半導体スイッ
チング素子であり、互いに同じ極性で直列に相互接続さ
れる。

装置２Ｂは小型のＰＮ半導体素子であって、過電圧感知
手段１５が関連した主サイリスタよりも大きい逆方向阻
止電圧定格を持つように保証する。

各々のＰＮＰＮ素子２７は、弁を構成する任意の主サイ
リスタより電圧並びに電流定格が一層低く且つ一層小型
の補助サイリスクで構成することが出来る。

その特性的な降伏電圧の値は、関連した主サイリスタに
か）る順バイアス電圧が予定の闇値に達する時に、過電
圧感知手段１５にか）る合計電圧の予定の端数であり、
全ての補助サイリスタ２７の予定の端数は、それらの和
が合計と等しくなるように夫々選ばれる。

１例として、この発明のｌ実施例では、ゼネラル・エレ
クトリック社のＣ１２登サイリスク３個を直列に使うこ
とにより、この結果が得られた。

この各々のサイリスタは電流定格が８アンペア（ＲＭＳ
）であり、反復的なオフ状態の尖頭電圧が４００ボルト
である。

こう云う装置は、その夫々の主電極の間に７５０ボルト
に近い順方向電圧を印加することにより、電圧降伏形式
でトリが、即ちオンに転することが出来る。

この例では、主サイリスタに通常印加されるオフ状態の
時の尖頭電圧が２０００ボルト未満であり、この為、各
々の補助サイリスタ２７が通常は高抵抗の導通阻止状態
にとＳ゛まる。

然し、主サイリスタの順バイアスが約２２００ボルトの
閾値（これは主サイリスタの降伏レベルより低い）に上
昇スると、各々の補助サイリスタは低抵抗の一方向性電
流導通状態に急激に切換わるように作用する。

このように動作する時、過電圧感知手段１５が端子１７
及び１９の間に直ちに電流パルスを通腰この電流によっ
て関連した主サイリスタの制御手段に対するトリガ信号
（ｉｇ）が供給される。

この為、順バイアス電圧が臨界的な降伏レベルに達する
前に、主サイリスタがトリガされる。

−互生サイリスクがオンに転すると、電流が並列の過電
圧感知手段１５から転流され、補助サイリスタ２７は電
流が切れるので、直にオフに転する。

エネルギ貯蔵手段１６のリンギング作用により、補助サ
イリスクのオフ転化が助けられる。

過電圧感知手段１５が、それが接続されている主サイリ
スタの降伏レベルよりは小さい大きさの順バイアス電圧
で常に導通阻止状態から電流導通状態に切換わる限り、
主サイリスタは電圧降伏形式でオンに転することの悪影
響から適正に保護される。

補助サイリスタ２７はこの形式でオンに転することによ
って損傷を受けない。

これはそれからが個々に小型の低電圧装置であり、比較
的短い期間の間しか導電する必要がないからである。

こう云う装置の接合静電容量は比較的小さく、この為、
順バイアス電圧が閾値レベルに近づく時の端子１７及び
２２の間のコンデンサ充電電流により、主サイリスタが
時機尚早に弱いトリガ作用を受けると云う惧れがあると
云う問題は避けられる。

補順サイリスタのｄｖ／ｄｔ能力は特に低い温度で高い
ことが望ましく、第２図に示すように、そのゲート電極
を夫々の陰極に直接に接続することにより、ｄｖ／ｄｔ
による点弧の惧れを事実上なくすことが出来る。

サイリスタの電圧降伏レベルは、順バイアス電圧の上昇
速度が比較的高い時、増加する傾向がある。

これは降伏レベルに達した時に起るなだれ作用に固有の
時間遅延がある為である。

この遅延は非常に短くて典型的には５０乃至１００ナノ
秒）、その為、順バイアス電圧の上昇速度が比較的低い
時（例えば１マイクロ秒あたり５００ボルト未満の場合
）その影響は無視し得る。

然し、バイアス電圧の上昇速度が更に高くなると、電圧
降伏レベルがこの速度の関数として目立って増加する。

このことが第３図に示されている。

第３図で、曲線３０は、第２図に示した３つの補助サイ
リスタが電流導通状態に切換わるような順バイアスス電
圧の閾値を示している。

この閾値が、順バイアス電圧の上昇速度が低い時は２．
２ｋｖであると仮定している。

なだれ作用に伴う遅延が５０ナノ秒であると仮定すると
、閾値がｌｋＶ ／μＳでは５０ボルト、２ｋＶ／μＳ
では１００ボルト、そして６ｋＶ／μＳでは３００ボル
ト増加する。

ｄｖ／ｄｔが比較的高い時（例えば約３ｋＶ／μＳより
高い時）、過電圧感知手段が降伏する時の閾値は、関連
した主サイリスタの臨界降伏電圧（第３図に曲線３１で
示す）より高いレベルまで上昇することがあることが判
った。

こう云うことが起ると、主サイリスタが適切に保護され
なくなり、従って、順電圧サージがこの交差が起る様な
速度をこえる速度で上昇する惧れのある系統には、この
過電圧保護回路を使ってはならない。

この考案では、順バイアス電圧の上昇速度の増加に伴っ
てその閾値の増加を制限する適当な手段を過電圧感知手
段に付は加えることにより、過電圧保護回路に印加して
も安全なｄｖ／ｄｔの範囲が拡大される。

第２図では、こうして加える手段が１つのＰＮＰＮ素子
２７の両端に接続されたコンデンサ３５で構成される。

コンデンサ３５は、比較的小さい値の静電容量（典型的
には１０乃至１００ピコフアラツド程度）を持っている
が、順バイアス電圧の上昇速度が増加するのにつれてそ
のリアクタンスが適当に減少し、その為バイアス電圧の
内、他の２のＰＮＰＮ素子２７に印加される割合が次第
に増加し、コンデンサ３５を省略した場合に降伏が起る
ような大きさより低いバイアス電圧で、他の２つのＰＮ
ＰＮ素子が降伏するように選ばれる。

成る場合、２番目のＰＮＰＮ素子の両端に別のコンデン
サを接続するか、又は３つの素子２７全部の両端に静電
容量の値が同じでないシールド・コンデンサを接続する
のが望ましいことがある。

順バイアス電圧の上昇速度の増加に伴って順バイアス電
圧の閾値の増加を制限する別の方式が第２Ａ図に示され
ており、この場合、コンデンサ３５Ａが、ＰＮ ＰＮ素
子２７の両端に接続される代りに、その陽極及びゲート
電極の間に接続されている。

バイアス電圧の上昇速度が増加すると、コンデンサ３５
Ａにゲート電流が流れること）ｄｖ／ｄｉ作用との組合
せの為、素子２７は次第に一層低いレベルの陽動電圧で
電流導通状態に切換わる。

前の２段で、印加電圧が降伏点に達するまで、比較的一
定の高い速度で上昇した場合、付は加えたコンデンサ３
５（又は３５Ａ）が過電圧感知手段１５の動作にどのよ
うに影響するかを説明した。

急峻な波頭（１マイクロ秒あたり５００ポルト以上）で
始まるが、サイリスタの定常状態の降伏レベルより低い
平坦な尖頭値に下がる順電圧サージに対しても、同じ手
段が閾値を低下させると云う望ましい作用を持つ。

このようなサージはｄｖ／ｄｔ効果の為に主サイリスタ
のオン転化を遅延する傾向があるが、この考案の保護回
路は一層早く応答し、ｄｖ／ｄｔ形式でオンに転するこ
とによって、損傷を受ける前に、サイリスタをトリガす
る。

この考案の成る用途では、大きさが大きい（即ち前述の
閾値より大きい）現存の逆バイアス状態に順電圧のサー
ジが重畳されることがある。

前掲米国特許に従って構成された過電圧保護回路が逆バ
イアスされると、実際的には全部の電圧が、ＰＮＰＮ素
子２７よりずっと大きな逆抵抗を持つＰＮ素子２８の両
端に現われる傾向がある。

ＰＮＰＮ素子は、順バイアス電圧が逆バイアス状態から
上昇することに応じて、所望の閾値より小さい大きさの
順バイアス電圧で降伏し得ることが判った。

この現象を理解するには、各々の半導体素子２７．２８
にある逆バイアスされたＰＮ接合が成る静電容量（Ｃ）
を持ち、この為、素子に印加された電圧の突然の変化に
応答して、直列接続されたこれらの素子の全ての接合に
充電電流（ｉ）が流れることに注意されたい。

各々のＰＮＰＮ素子２７の内部静電容量はＰＮ素子２８
のそれと大体等しいから、夫々の両端にか）る電圧が略
同じ割合（ｄｖ ＝＝＝±）で変化する筈だと仮定して
もよい。

ｔ ｃ 第４図で、曲線３２は、約２６００ボルトの負のレベル
即ち逆レベルから正の向き即ち順方向の向きに急速に上
昇する時の主サイリスタにか）るバイアス電圧を示して
おり、その結果ＰＮＰＮ素子の両端に生ずる電圧が破線
３３で示されており、この時ＰＮ素子の両端に生ずる電
圧が鎖線３４で示されている。

破線３３も鎖線３４も大体勾配が等しい。

この図に示すように、順バイアス電圧の大きさがまだ比
較的小さく（例えば１７００ボルト近辺）、且つこの電
圧が保護回路を動作させようとする大きさの臨界的な閾
値に達する前に、ＰＮＰＮ素子の両端の電圧３３がその
降伏レベル（例えば２２００ボルト）に達し得る。

この考案では、主サイリスタの両端に逆電圧が現われた
場合、それをＰＮＰＮ素子及びＰＮ素子の間で分割する
適当な手段を過電圧感知手段１５に付は加えることによ
り、過電圧保護回路のこのような不正動作を防止する。

第２図で、この付は加える手段が、過電圧感知手段の夫
々の素子２７゜２８の両端に接続された複数個の抵抗３
６．３７で構成される。

各々のＰＮＰＮ素子２７の両端に別々の抵抗３６が設け
られ、３つのＰＮ素子２８の両端に共通の抵抗３７が設
けられる。

これらの抵抗は、逆バイアス電圧の内、ＰＮ素子２８の
両端に分布する部分が、全体の内の臨界的な端数Ｘより
小さくなるように選ばれる。

この端数は次の式から計算することが出来る。

こ）でｖＲｅｖは保護されるサイリスタの主電極１７．
１８の両端に印加され得る逆電圧の最大値、ＶＢｏは過
電圧感知手段１５にあるＰＮＰＮ素子を降伏させるよう
なレベルの順電圧、Ｃ２７はＰＮＰＮ素子２７の静電容
量の正味の値、Ｃ２８はＰＮ素子２８の静電容量の正味
の値である。

１例として、ＶＢＯ＝２ｋＶ、ＶＲｅ−＝３ｋＶで、Ｃ
２８をＣ２□に等しいと仮定すると、Ｘは５／６である
。

云い換えれば、この例では、ＰＮ素子の両端の逆電圧は
全体の８３．３％未満にしなければならないし、ＰＮＰ
Ｎ素子の両端の逆電圧は全体の１６．７％より大きくし
なけれはならない。

実際には、抵抗３６．３７の抵抗値は、任意の逆バイア
ス電圧が一方ではＰＮＰＮ素子の間で、且つ他方ではＰ
Ｎ素子の間で略等しく分割されるように選ぶのが好まし
い。

この比にすると、ＰＮＰＮ素子と並列の抵抗値がコンデ
ンサ３５の影響によって減少するが、それでも循環的な
正常の逆バイアス期間の間、ＰＮ素子と並列に、過電圧
感知手段を通る都合の悪い漏洩を避ける程度の抵抗値を
持つ時、急峻な波頭を持つ電圧サージがあった場合でも
十分な余裕度が得られる。

逆電圧の少なくとも５０％がＰＮＰＮ素子２７に分布し
ていると、これらの素子の両端の電圧は、主サイリスタ
の両端のバイア又電圧が順方向のサージによって正の値
に上昇する時、何時でもこのバイアス電圧と本当に等し
くなり、この明細書の前段に述べた問題が回避される。

この考案の実際の１実施例では、抵抗３７に約１メグオ
ームを使い、３つの抵抗３６に対し大体同じ値の合計抵
抗値を使うことが考えられる。

夫々のＰＮＰＮ素子２７の順方向降伏電圧に応じて、こ
の抵抗値を別々の抵抗３６に配分することが出来る。

この代りに、個々の素子２７の降伏値の和が、その両端
に印加された順バイアス電圧の特定の閾値をこえる場合
、分圧抵抗３６を利用して、トリガ回路１４の正しい動
作を保証することが出来る。

この目的の為、過電圧感知手段１５の両端の合計電圧が
特定の大きさまで順方向に上昇するや否や、少なくとも
１つのＰＮＰＮ素子の両端の電圧が対応する素子の降伏
レベルに達するように、抵抗３６の相対的な抵抗値を適
当に変えるべきである。

例として、ＶＢｏ”２１００ボルト、２つのＰＮＰＮ素
子の降伏電圧の値が夫々８００ボルト、３番目のＰＮＰ
Ｎ素子の降伏値が７００ボルトと仮定する。

この場合、３つの抵抗３６の各々に対し３３０キロオー
ムの抵抗を選ぶ。

こうすると、３番目の素子にか）る電圧は、合計の順バ
イアス電圧が２１００ボルトに達した時、その降伏値に
達する。

３番目の素子にか）る電圧が降伏値に達するや否や、こ
の素子でなだれ作用が始まる。

なだれ作用は漏洩電流の急激な上昇が特徴であり、この
電流が成るオン転化用の大きさに達すると、３番目の素
子が降伏し、即ち低抵抗の順方向導通状態に切換わる。

漏洩電流のオン転化用の大きさが分圧抵抗３６に流れる
電流の大きさく約２ミリアンペア）に較べて無視し得る
場合、３番目の素子のなだれ降伏は殆んど瞬間的に起る
。

３つのＰＮＰＮ素子の内の１つが一旦降伏すると、他の
２つもぴったりと追従しなければならず、過電圧感知手
段は導通阻止状態から導通状態に切換わる。

この為、抵抗３６を使って、その和が過電圧トリガ回路
の特定の閾値と正確に等しくなるような降伏値を持つＰ
ＮＰＮ素子を選ぶ必要を回避することが出来る。

第２図に見られるように、前掲米国特許の回路の隔離ダ
イオード２０の両端にこの考案では抵抗３８を接続して
いる。

この抵抗を設けたのは、主サイリスタの両端に大きな逆
バイアス電圧がかかった場合、コンデンサ２４が目立っ
た電荷を蓄積しないようにする漏洩通路を作る為である
。

こうすると、接続点２２の電圧が合計逆バイアス電圧の
ごく僅かな百分率（例えば１．０％）に制限される。

例としてこの考案の好ましい実施例を図示し且つ説明し
たが、当業者にその変更が考えられることは当然である
。

例えば、（分圧抵抗３６に付は加えて又はその代りに）
選ばれた小さな静電容量（１００ピコフアラツド程度）
のシールド・コンデンサを夫々のＰＮＰＮ素子２７と並
列に接続腰急峻な波頭を持つ過電圧サージが発生した場
合、直列の素子２７の間で電圧の所望の分布を強制的に
行なわせ、こうしてこれらの素子の内部静電容量が電圧
分布に対して持つ悪影響を除くことが出来る。

実用新案登録請求の範囲の記載は、この考案は範囲内に
含まれるこのような全ての変更を包括するものである。

【図面の簡単な説明】

第１図は一連の大電力サイリスタで構成される制御可能
な固体電気弁の回路図、第２図は第１図にブロック形式
で示したこの考案による１つの過電圧保護回路の回路図
、第２Ａ図は第２図に示した回路の一部分の変形の回路
図、第３図は従来の典型的な保護回路の電圧降伏特性を
示すグラフ、第４図は特定のバイアス電圧サージ中に従
来の回路に生ずる成る電圧を示すグラフである。 主な符号の説明、１１１乃至１１ｎ：サイリスタ、１５
：過電圧感知手段、１６：エネルギ貯蔵手段、２７ ：
ＰＮＰＮ素子、２８：ＰＮ素子、３９．３７：抵抗。

Claims (1)

1. 【実用新案登録請求の範囲】 主電力端子ａ、 ｂ間に接続された少なくとも１つの主
   サイリスタの過電圧保護回路であって、各主サイリスタ
   に対して設けられた過電圧トリガ回路１４を持ち、該過
   電圧トリガ回路が、前記主サイリスタの陽極と陰極との
   間に直列接続された過電圧感知手段１５およびエネルギ
   貯蔵手段１６、並びにこれらの過電圧感知手段とエネル
   ギ貯蔵手段との接続点２２を前記主サイリスクのゲート
   端子１９に結合する手段を有し、前記過電圧感知手段が
   互いに直列に接続され且つ前記主サイリスタと同じ向き
   に電流を流すような極性に接続された複数のＰＮＰＮ半
   導体素子を含み、前記主サイリスタの陽極と陰極間の順
   方向バイアス電圧が前記主サイリスタの降伏レベルより
   も低い予定の閾値まで上昇したことに応答して、前記過
   電圧感知手段が導通阻止状態から電流導通状態に切換っ
   て前記主サイリスタをトリガするようにした過電圧保護
   回路において、 前記複数のＰＮＰＮ半導体素子の各々の両端間に接続さ
   れた抵抗３６、及び前記順方向バイアス電圧の上昇速度
   が増加するにつれて相対的に順方向バイアス電圧の前記
   予定の閾値を減少させるため前記複数のＰ ＮＰＮ半導
   体素子の内の第１の１つの素子の両端間に接続されたコ
   ンデンサ３５を有することを特徴とする過電圧保護回路
   。