JP2000245137A - 半導体素子の保護装置 - Google Patents
半導体素子の保護装置Info
- Publication number
- JP2000245137A JP2000245137A JP11039569A JP3956999A JP2000245137A JP 2000245137 A JP2000245137 A JP 2000245137A JP 11039569 A JP11039569 A JP 11039569A JP 3956999 A JP3956999 A JP 3956999A JP 2000245137 A JP2000245137 A JP 2000245137A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- collector
- igbt
- semiconductor device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 電圧クランプ期間中にオーバーシュートによ
って半導体素子に過電圧が印加されるのを抑制し、素子
の破壊を防ぐ。 【解決手段】 ＩＧＢＴ等の半導体素子の電流遮断時に
素子の電極相互間の電圧を定格電圧以下のほぼ一定値に
クランプする電圧クランプ回路を、電極相互間に接続し
た半導体素子の保護装置に関する。電圧クランプ回路１
０の一端をＩＧＢＴ Ｑのコレクタ側冷却体１１に銅バ
ー１３を介して接続すると共に、電圧クランプ回路１０
の他端をＩＧＢＴ Ｑの制御電極に最短距離にて接続す
る。前記電圧クランプ回路１０は、ＩＧＢＴ Ｑのター
ンオフ時にコレクタ−エミッタ間電圧を一定値にクラン
プする。
って半導体素子に過電圧が印加されるのを抑制し、素子
の破壊を防ぐ。 【解決手段】 ＩＧＢＴ等の半導体素子の電流遮断時に
素子の電極相互間の電圧を定格電圧以下のほぼ一定値に
クランプする電圧クランプ回路を、電極相互間に接続し
た半導体素子の保護装置に関する。電圧クランプ回路１
０の一端をＩＧＢＴ Ｑのコレクタ側冷却体１１に銅バ
ー１３を介して接続すると共に、電圧クランプ回路１０
の他端をＩＧＢＴ Ｑの制御電極に最短距離にて接続す
る。前記電圧クランプ回路１０は、ＩＧＢＴ Ｑのター
ンオフ時にコレクタ−エミッタ間電圧を一定値にクラン
プする。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＧＢＴ（絶縁
ゲート形バイポーラトランジスタ）等の半導体素子を流
れる電流を遮断した際に発生するスパイク電圧から素子
を保護するための保護装置に関する。
ゲート形バイポーラトランジスタ）等の半導体素子を流
れる電流を遮断した際に発生するスパイク電圧から素子
を保護するための保護装置に関する。
【０００２】
【従来の技術】図４は、電圧駆動型の半導体素子として
ＩＧＢＴを使用した公知の電圧形インバータの回路構成
図である。図において、直流電源Ｅd（その電圧値もＥd
にて表す）と平滑コンデンサＣFとの並列回路の両端に
は、ＩＧＢＴ Ｑ1〜Ｑ4がブリッジ接続されている。こ
れらのうちＩＧＢＴ Ｑ1，Ｑ2の接続点とＩＧＢＴ
Ｑ3，Ｑ4の接続点との間には、負荷抵抗ＲLと負荷リア
クトルＬとが直列接続されている。
ＩＧＢＴを使用した公知の電圧形インバータの回路構成
図である。図において、直流電源Ｅd（その電圧値もＥd
にて表す）と平滑コンデンサＣFとの並列回路の両端に
は、ＩＧＢＴ Ｑ1〜Ｑ4がブリッジ接続されている。こ
れらのうちＩＧＢＴ Ｑ1，Ｑ2の接続点とＩＧＢＴ
Ｑ3，Ｑ4の接続点との間には、負荷抵抗ＲLと負荷リア
クトルＬとが直列接続されている。
【０００３】上記構成のインバータでは、ＩＧＢＴ
Ｑ2，Ｑ3を同時にオンさせて正の直流電圧を出力し、同
Ｑ1，Ｑ4を同時にオンさせて負の直流電圧を出力するよ
うになっており、正負の直流電圧が交互に出力されるこ
とによって交流電圧が出力される。この交流電圧によ
り、負荷抵抗ＲL及び負荷リアクトルＬの直列回路に交
流の負荷電流ＩLが流れる。
Ｑ2，Ｑ3を同時にオンさせて正の直流電圧を出力し、同
Ｑ1，Ｑ4を同時にオンさせて負の直流電圧を出力するよ
うになっており、正負の直流電圧が交互に出力されるこ
とによって交流電圧が出力される。この交流電圧によ
り、負荷抵抗ＲL及び負荷リアクトルＬの直列回路に交
流の負荷電流ＩLが流れる。
【０００４】図５は、図４の電圧形インバータにおける
ＩＧＢＴ Ｑ2がスイッチングする時の等価回路図であ
り、Ｌmは回路の配線インダクタンス、ＦＷＤ1はＩＧＢ
Ｔ Ｑ1（ＩＧＢＴ Ｑ2の上のアームのＩＧＢＴ）に内蔵
されているフリーホイールダイオードである。また、図
６はＩＧＢＴ Ｑ2のターンオフ時におけるコレクタ−エ
ミッタ間電圧ＶCE及びコレクタ電流Ｉcの波形を示して
いる。
ＩＧＢＴ Ｑ2がスイッチングする時の等価回路図であ
り、Ｌmは回路の配線インダクタンス、ＦＷＤ1はＩＧＢ
Ｔ Ｑ1（ＩＧＢＴ Ｑ2の上のアームのＩＧＢＴ）に内蔵
されているフリーホイールダイオードである。また、図
６はＩＧＢＴ Ｑ2のターンオフ時におけるコレクタ−エ
ミッタ間電圧ＶCE及びコレクタ電流Ｉcの波形を示して
いる。
【０００５】図５において、ＩＧＢＴ Ｑ2がオンの時に
は直流電源Ｅd→配線インダクタンスＬm→負荷抵抗ＲL
→負荷インダクタンスＬ→ＩＧＢＴ Ｑ2→直流電源Ｅd
の経路で電流が流れる。図６に示すごとくＩＧＢＴ Ｑ2
が時刻ｔ0でターンオフすると、そのコレクタ−エミッ
タ間電圧ＶCEが上昇し始める。ＶCEが時刻ｔ1で直流電
圧Ｅdに達してダイオードＦＷＤ1がオンすることによ
り、負荷電流ＩLはダイオードＦＷＤ1に転流し始めるた
め、それ以後、コレクタ電流Ｉcは減少していく。この
コレクタ電流Ｉcの変化率（減少率）である−ｄｉ／ｄ
ｔにより、配線インダクタンスＬmには誘起電圧Ｖ
Lm（＝△Ｖsp：スパイク電圧）が発生し、図６に示すよ
うにＩＧＢＴ Ｑ2のコレクタ−エミッタ間には電圧（Ｅ
d＋△Ｖsp）が印加される。
は直流電源Ｅd→配線インダクタンスＬm→負荷抵抗ＲL
→負荷インダクタンスＬ→ＩＧＢＴ Ｑ2→直流電源Ｅd
の経路で電流が流れる。図６に示すごとくＩＧＢＴ Ｑ2
が時刻ｔ0でターンオフすると、そのコレクタ−エミッ
タ間電圧ＶCEが上昇し始める。ＶCEが時刻ｔ1で直流電
圧Ｅdに達してダイオードＦＷＤ1がオンすることによ
り、負荷電流ＩLはダイオードＦＷＤ1に転流し始めるた
め、それ以後、コレクタ電流Ｉcは減少していく。この
コレクタ電流Ｉcの変化率（減少率）である−ｄｉ／ｄ
ｔにより、配線インダクタンスＬmには誘起電圧Ｖ
Lm（＝△Ｖsp：スパイク電圧）が発生し、図６に示すよ
うにＩＧＢＴ Ｑ2のコレクタ−エミッタ間には電圧（Ｅ
d＋△Ｖsp）が印加される。
【０００６】上述したＩＧＢＴのターンオフ時における
スパイク電圧△Ｖspから素子を保護するために、図７に
示すように、ＩＧＢＴ（ここではＱ2を図示してある）
のコレクタ−ゲート間にターンオン時逆流防止用のダイ
オードＤとツェナーダイオードＺＤとからなる電圧クラ
ンプ回路１０’を接続し、コレクタ−エミッタ間電圧Ｖ
CEを一定値（ＩＧＢＴの定格電圧以下）にクランプする
ことによりＩＧＢＴを保護する方法が、公知の技術とし
て知られている。なお、図において、ＧＤＵはＩＧＢＴ
Ｑ2のゲート駆動回路である。
スパイク電圧△Ｖspから素子を保護するために、図７に
示すように、ＩＧＢＴ（ここではＱ2を図示してある）
のコレクタ−ゲート間にターンオン時逆流防止用のダイ
オードＤとツェナーダイオードＺＤとからなる電圧クラ
ンプ回路１０’を接続し、コレクタ−エミッタ間電圧Ｖ
CEを一定値（ＩＧＢＴの定格電圧以下）にクランプする
ことによりＩＧＢＴを保護する方法が、公知の技術とし
て知られている。なお、図において、ＧＤＵはＩＧＢＴ
Ｑ2のゲート駆動回路である。
【０００７】
【発明が解決しようとする課題】図７の電圧クランプ回
路１０’を設ければ、ＩＧＢＴのターンオフ時に発生す
るスパイク電圧△ＶspからＩＧＢＴを保護することが可
能である。しかしながら、図７に示すように、クランプ
期間中に電圧クランプ回路１０’に流れる電流ＩZDの経
路には、配線インダクタンスＬZD（コレクタＣ−Ａ点
間）、配線インダクタンスＬ1（Ａ点−ゲートＧ1間）及
びＩＧＢＴ Ｑ2の内部インダクタンスＬ2，Ｌ3が存在す
るため、これらのインダクタンスとＩＧＢＴ Ｑ2の入力
容量Ｃiesとの共振電流が図８に示すように流れる。こ
の共振電流の影響により、ＩＧＢＴ Ｑ2のコレクタ−エ
ミッタ間電圧ＶCEが振動し、オーバーシュートしてしま
う。このオーバーシュートした電圧のピーク値ＶPがＩ
ＧＢＴ Ｑ2のコレクタ−エミッタ間の定格電圧を超えて
しまうと、素子破壊に至るという問題がある。
路１０’を設ければ、ＩＧＢＴのターンオフ時に発生す
るスパイク電圧△ＶspからＩＧＢＴを保護することが可
能である。しかしながら、図７に示すように、クランプ
期間中に電圧クランプ回路１０’に流れる電流ＩZDの経
路には、配線インダクタンスＬZD（コレクタＣ−Ａ点
間）、配線インダクタンスＬ1（Ａ点−ゲートＧ1間）及
びＩＧＢＴ Ｑ2の内部インダクタンスＬ2，Ｌ3が存在す
るため、これらのインダクタンスとＩＧＢＴ Ｑ2の入力
容量Ｃiesとの共振電流が図８に示すように流れる。こ
の共振電流の影響により、ＩＧＢＴ Ｑ2のコレクタ−エ
ミッタ間電圧ＶCEが振動し、オーバーシュートしてしま
う。このオーバーシュートした電圧のピーク値ＶPがＩ
ＧＢＴ Ｑ2のコレクタ−エミッタ間の定格電圧を超えて
しまうと、素子破壊に至るという問題がある。
【０００８】そこで本発明は、電圧クランプ動作に伴う
オーバーシュートをなくし、半導体素子を過電圧から保
護してその破壊を防止するようにした半導体素子の保護
装置を提供しようとするものである。
オーバーシュートをなくし、半導体素子を過電圧から保
護してその破壊を防止するようにした半導体素子の保護
装置を提供しようとするものである。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、半導体素子の電流遮断時に
素子の電極相互間の電圧を定格電圧以下のほぼ一定値に
クランプする電圧クランプ回路を、電極相互間に接続し
てなる半導体素子の保護装置において、前記電圧クラン
プ回路の一端を前記半導体素子の出力側電極に直接、ま
たは、この電極に接合された導電性の冷却体に低インダ
クタンス材料を介して、最短距離にて接続すると共に、
前記電圧クランプ回路の他端を前記半導体素子の制御電
極に最短距離にて接続したものである。
め、請求項１記載の発明は、半導体素子の電流遮断時に
素子の電極相互間の電圧を定格電圧以下のほぼ一定値に
クランプする電圧クランプ回路を、電極相互間に接続し
てなる半導体素子の保護装置において、前記電圧クラン
プ回路の一端を前記半導体素子の出力側電極に直接、ま
たは、この電極に接合された導電性の冷却体に低インダ
クタンス材料を介して、最短距離にて接続すると共に、
前記電圧クランプ回路の他端を前記半導体素子の制御電
極に最短距離にて接続したものである。
【００１０】請求項２記載の発明は、請求項１に記載し
た半導体素子の保護装置において、前記半導体素子の出
力側電極に導電性の冷却体が接合され、この冷却体に連
結された銅材を介して前記電圧クランプ回路の一端が直
接接続され、この電圧クランプ回路の他端が前記半導体
素子の制御電極に最短距離にて接続されるものである。
た半導体素子の保護装置において、前記半導体素子の出
力側電極に導電性の冷却体が接合され、この冷却体に連
結された銅材を介して前記電圧クランプ回路の一端が直
接接続され、この電圧クランプ回路の他端が前記半導体
素子の制御電極に最短距離にて接続されるものである。
【００１１】請求項３記載の発明は、請求項１または２
に記載した半導体素子の保護装置において、前記半導体
素子が逆導通圧接型ＩＧＢＴであり、かつ、前記電圧ク
ランプ回路は、前記ＩＧＢＴの電流遮断時にそのコレク
タ−エミッタ間電圧をほぼ一定値にクランプするべくＩ
ＧＢＴのコレクタ−ゲート間に接続されるものである。
に記載した半導体素子の保護装置において、前記半導体
素子が逆導通圧接型ＩＧＢＴであり、かつ、前記電圧ク
ランプ回路は、前記ＩＧＢＴの電流遮断時にそのコレク
タ−エミッタ間電圧をほぼ一定値にクランプするべくＩ
ＧＢＴのコレクタ−ゲート間に接続されるものである。
【００１２】
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。図１は実施形態の回路構成を示すもの
で、Ｑは半導体素子としての逆導通圧接型ＩＧＢＴであ
り、その出力側電極としてのコレクタＣと制御電極とし
てのゲートＧ1との間には、ターンオン時逆流防止用の
ダイオードＤとツェナーダイオードＺＤとの直列回路か
らなる電圧クランプ回路１０が接続されている。Ｌ
ZDは、前記同様に電圧クランプ回路１０の配線インダク
タンス、ＧＤＵはゲート駆動装置である。
態を説明する。図１は実施形態の回路構成を示すもの
で、Ｑは半導体素子としての逆導通圧接型ＩＧＢＴであ
り、その出力側電極としてのコレクタＣと制御電極とし
てのゲートＧ1との間には、ターンオン時逆流防止用の
ダイオードＤとツェナーダイオードＺＤとの直列回路か
らなる電圧クランプ回路１０が接続されている。Ｌ
ZDは、前記同様に電圧クランプ回路１０の配線インダク
タンス、ＧＤＵはゲート駆動装置である。
【００１３】図２は、本実施形態におけるＩＧＢＴ Ｑ
及び電圧クランプ回路１０の取付状態を示す斜視図であ
る。図示するように、直方体状の逆導通圧接型ＩＧＢＴ
Ｑは両面からコレクタ側冷却体１１及びエミッタ側冷
却体１２により圧接接続されている。ＩＧＢＴ Ｑのゲ
ートＧ1及び補助エミッタＥ1が突設されている面と同じ
側のコレクタ側冷却体１１の側面には、インダクタンス
が極めて小さい銅バー１３を用いて電圧クランプ回路１
０のダイオードＤ側の端子が直接接続される。なお、少
なくともコレクタ側冷却体１１は導電性を有しており、
側面ほぼＬ字形の銅バー１３は冷却体１１を介してＩＧ
ＢＴ Ｑのコレクタと電気的に接続されている。電圧ク
ランプ回路１０のツェナーダイオードＺＤ側の端子は、
ＩＧＢＴ ＱのゲートＧ1に最短の配線によって直接接続
される。また、ＩＧＢＴ ＱのゲートＧ 1及び補助エミッ
タＥ1はゲート駆動回路ＧＤＵの各端子Ｇ2，Ｅ2に接続
される。
及び電圧クランプ回路１０の取付状態を示す斜視図であ
る。図示するように、直方体状の逆導通圧接型ＩＧＢＴ
Ｑは両面からコレクタ側冷却体１１及びエミッタ側冷
却体１２により圧接接続されている。ＩＧＢＴ Ｑのゲ
ートＧ1及び補助エミッタＥ1が突設されている面と同じ
側のコレクタ側冷却体１１の側面には、インダクタンス
が極めて小さい銅バー１３を用いて電圧クランプ回路１
０のダイオードＤ側の端子が直接接続される。なお、少
なくともコレクタ側冷却体１１は導電性を有しており、
側面ほぼＬ字形の銅バー１３は冷却体１１を介してＩＧ
ＢＴ Ｑのコレクタと電気的に接続されている。電圧ク
ランプ回路１０のツェナーダイオードＺＤ側の端子は、
ＩＧＢＴ ＱのゲートＧ1に最短の配線によって直接接続
される。また、ＩＧＢＴ ＱのゲートＧ 1及び補助エミッ
タＥ1はゲート駆動回路ＧＤＵの各端子Ｇ2，Ｅ2に接続
される。
【００１４】このように本実施形態では、電圧クランプ
回路１０をＩＧＢＴ Ｑの近傍においてそのコレクタ−
ゲート間に最短距離の配線によって接続するものであ
る。これにより、電圧クランプ回路１０の配線インダク
タンスＬZDを従来よりも大幅に小さくすることができ
る。また、逆導通圧接型ＩＧＢＴにはその内部インダク
タンスが非常に小さいという特徴があるので、図１に示
す電流ＩZDが流れるルートに存在するインダクタンス
（図７におけるＬ2，Ｌ3に相当）は極めて小さいものと
なる。
回路１０をＩＧＢＴ Ｑの近傍においてそのコレクタ−
ゲート間に最短距離の配線によって接続するものであ
る。これにより、電圧クランプ回路１０の配線インダク
タンスＬZDを従来よりも大幅に小さくすることができ
る。また、逆導通圧接型ＩＧＢＴにはその内部インダク
タンスが非常に小さいという特徴があるので、図１に示
す電流ＩZDが流れるルートに存在するインダクタンス
（図７におけるＬ2，Ｌ3に相当）は極めて小さいものと
なる。
【００１５】この実施形態におけるＩＧＢＴ Ｑのター
ンオフ時の動作について、図３を参照しつつ説明する。
図３において、ゲート駆動回路ＧＤＵにオフ信号が入力
されると、ＩＧＢＴＱのゲート電圧（ゲート−エミッタ
間電圧）ＶGEが逆バイアス電圧に向かって変化を始め
る。時刻ｔ0においてゲート電圧がしきい値電圧に達す
ると、ＩＧＢＴＱのコレクタ−エミッタ間電圧ＶCEが上
昇する。時刻ｔ01においてコレクタ−エミッタ間電圧Ｖ
CEがツェナーダイオードＺＤのツェナー電圧（クランプ
電圧）に達すると、図１に示すルートで電流ＩZDが流
れ、ＶCEが時刻ｔ02までの間、一定電圧にクランプされ
る。
ンオフ時の動作について、図３を参照しつつ説明する。
図３において、ゲート駆動回路ＧＤＵにオフ信号が入力
されると、ＩＧＢＴＱのゲート電圧（ゲート−エミッタ
間電圧）ＶGEが逆バイアス電圧に向かって変化を始め
る。時刻ｔ0においてゲート電圧がしきい値電圧に達す
ると、ＩＧＢＴＱのコレクタ−エミッタ間電圧ＶCEが上
昇する。時刻ｔ01においてコレクタ−エミッタ間電圧Ｖ
CEがツェナーダイオードＺＤのツェナー電圧（クランプ
電圧）に達すると、図１に示すルートで電流ＩZDが流
れ、ＶCEが時刻ｔ02までの間、一定電圧にクランプされ
る。
【００１６】本実施形態によれば、ＩＧＢＴ Ｑのター
ンオフ時の電流ＩZDの振動はほとんどなくなり、コレク
タ−エミッタ間電圧ＶCEも従来技術（図３に破線にて示
す）と比べてオーバーシュートのない波形としてほぼ一
定値になる。従って、オーバーシュートによる過電圧が
ＩＧＢＴ Ｑに印加されることもなく、その破壊を防ぐ
ことができる。
ンオフ時の電流ＩZDの振動はほとんどなくなり、コレク
タ−エミッタ間電圧ＶCEも従来技術（図３に破線にて示
す）と比べてオーバーシュートのない波形としてほぼ一
定値になる。従って、オーバーシュートによる過電圧が
ＩＧＢＴ Ｑに印加されることもなく、その破壊を防ぐ
ことができる。
【００１７】なお、本発明は、ＩＧＢＴ以外の一般のバ
イポーラパワートランジスタや静電誘導トランジスタ等
の半導体素子に対しても適用可能である。
イポーラパワートランジスタや静電誘導トランジスタ等
の半導体素子に対しても適用可能である。
【００１８】
【発明の効果】以上のように本発明によれば、ＩＧＢＴ
等の半導体素子と電圧クランプ回路との接続構成を改良
したことにより、電圧クランプ回路の配線インダクタン
スを少なくしてこの配線インダクタンスによる共振電流
の振動を極めて小さく抑制することができる。このた
め、クランプ期間中に素子に印加される電圧のオーバー
シュートを防ぎ、素子の破壊を未然に防止することがで
きる。また、半導体素子として逆導通圧接型ＩＧＢＴを
用いた場合には、その内部インダクタンスが小さいこと
によって本発明の有用性は一層高くなる。
等の半導体素子と電圧クランプ回路との接続構成を改良
したことにより、電圧クランプ回路の配線インダクタン
スを少なくしてこの配線インダクタンスによる共振電流
の振動を極めて小さく抑制することができる。このた
め、クランプ期間中に素子に印加される電圧のオーバー
シュートを防ぎ、素子の破壊を未然に防止することがで
きる。また、半導体素子として逆導通圧接型ＩＧＢＴを
用いた場合には、その内部インダクタンスが小さいこと
によって本発明の有用性は一層高くなる。
【図１】本発明の実施形態を示す回路構成図である。
【図２】本発明の実施形態の取付状態を示す斜視図であ
る。
る。
【図３】本発明の実施形態及び従来技術の動作を示す波
形図である。
形図である。
【図４】従来の電圧形インバータの回路構成図である。
【図５】図４における主要部の等価回路図である。
【図６】図５におけるＩＧＢＴの動作を示す波形図であ
る。
る。
【図７】従来の電圧クランプ回路の構成図である。
【図８】電圧クランプ回路の作用を示す波形図である。
１０ 電圧クランプ回路 １１ コレクタ側冷却体 １２ エミッタ側冷却体 １３ 銅バー Ｑ 逆導通圧接型ＩＧＢＴ ＧＤＵ ゲート駆動回路 Ｇ1 ゲート Ｅ1 補助エミッタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高坂 憲司 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 Ｆターム(参考） 5H007 CA01 CC07 DA06 DB03 FA01 FA13 5H740 AA04 BA11 BB05 BB07 BB08 BC01 BC02 LL03 MM01 PP03
Claims (3)
- 【請求項１】 半導体素子の電流遮断時に素子の電極相
互間の電圧を定格電圧以下のほぼ一定値にクランプする
電圧クランプ回路を、電極相互間に接続してなる半導体
素子の保護装置において、 前記電圧クランプ回路の一端を前記半導体素子の出力側
電極に直接、または、この電極に接合された導電性の冷
却体に低インダクタンス材料を介して、最短距離にて接
続すると共に、前記電圧クランプ回路の他端を前記半導
体素子の制御電極に最短距離にて接続したことを特徴と
する半導体素子の保護装置。 - 【請求項２】 請求項１に記載した半導体素子の保護装
置において、 前記半導体素子の出力側電極に導電性の冷却体が接合さ
れ、この冷却体に連結された銅材を介して前記電圧クラ
ンプ回路の一端が直接接続され、この電圧クランプ回路
の他端が前記半導体素子の制御電極に最短距離にて接続
されることを特徴とする半導体素子の保護装置。 - 【請求項３】 請求項１または２に記載した半導体素子
の保護装置において、 前記半導体素子が逆導通圧接型ＩＧＢＴであり、かつ、
前記電圧クランプ回路は、前記ＩＧＢＴの電流遮断時に
そのコレクタ−エミッタ間電圧をほぼ一定値にクランプ
するべくＩＧＢＴのコレクタ−ゲート間に接続されるこ
とを特徴とする半導体素子の保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11039569A JP2000245137A (ja) | 1999-02-18 | 1999-02-18 | 半導体素子の保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11039569A JP2000245137A (ja) | 1999-02-18 | 1999-02-18 | 半導体素子の保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000245137A true JP2000245137A (ja) | 2000-09-08 |
Family
ID=12556717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11039569A Pending JP2000245137A (ja) | 1999-02-18 | 1999-02-18 | 半導体素子の保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000245137A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005520477A (ja) * | 2002-07-10 | 2005-07-07 | オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー | 過電圧を制限する方法および回路構成 |
| US7576964B2 (en) | 2003-09-30 | 2009-08-18 | Nec Electronics Corporation | Overvoltage protection circuit of output MOS transistor |
| WO2009101868A1 (ja) | 2008-02-14 | 2009-08-20 | Toyota Jidosha Kabushiki Kaisha | 逆導通半導体素子の駆動方法と半導体装置及び給電装置 |
| JP2010178461A (ja) * | 2009-01-28 | 2010-08-12 | Fuji Electric Systems Co Ltd | 半導体保護回路 |
| CN102507638A (zh) * | 2011-09-30 | 2012-06-20 | 广州高澜节能技术股份有限公司 | 一种用于igbt模块的水冷测试装置 |
| US8531857B2 (en) | 2007-09-10 | 2013-09-10 | Toyota Jidosha Kabushiki Kaisha | Power supply device and method for driving the same |
| EP3321959A1 (en) * | 2016-11-10 | 2018-05-16 | ABB Schweiz AG | Power semiconductor module |
| CN109905015A (zh) * | 2019-03-08 | 2019-06-18 | 湖南大学 | 三电平二极管退饱和控制的逆导型igbt驱动方法 |
| CN110254247A (zh) * | 2019-06-18 | 2019-09-20 | 深圳市麦格米特驱动技术有限公司 | 一种半桥功率模块组件、电机控制器功率组件及电动汽车 |
| CN112786697A (zh) * | 2019-11-01 | 2021-05-11 | 株式会社东芝 | 半导体装置的控制方法 |
-
1999
- 1999-02-18 JP JP11039569A patent/JP2000245137A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005520477A (ja) * | 2002-07-10 | 2005-07-07 | オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー | 過電圧を制限する方法および回路構成 |
| US7576964B2 (en) | 2003-09-30 | 2009-08-18 | Nec Electronics Corporation | Overvoltage protection circuit of output MOS transistor |
| US8531857B2 (en) | 2007-09-10 | 2013-09-10 | Toyota Jidosha Kabushiki Kaisha | Power supply device and method for driving the same |
| CN101946324B (zh) * | 2008-02-14 | 2013-02-27 | 丰田自动车株式会社 | 反向导通半导体元件的驱动方法和半导体装置以及供电装置 |
| WO2009101868A1 (ja) | 2008-02-14 | 2009-08-20 | Toyota Jidosha Kabushiki Kaisha | 逆導通半導体素子の駆動方法と半導体装置及び給電装置 |
| US8248116B2 (en) | 2008-02-14 | 2012-08-21 | Toyota Jidosha Kabushiki Kaisha | Method of driving reverse conducting semiconductor device, semiconductor device and power supply device |
| JP2010178461A (ja) * | 2009-01-28 | 2010-08-12 | Fuji Electric Systems Co Ltd | 半導体保護回路 |
| CN102507638A (zh) * | 2011-09-30 | 2012-06-20 | 广州高澜节能技术股份有限公司 | 一种用于igbt模块的水冷测试装置 |
| EP3321959A1 (en) * | 2016-11-10 | 2018-05-16 | ABB Schweiz AG | Power semiconductor module |
| CN109905015A (zh) * | 2019-03-08 | 2019-06-18 | 湖南大学 | 三电平二极管退饱和控制的逆导型igbt驱动方法 |
| CN110254247A (zh) * | 2019-06-18 | 2019-09-20 | 深圳市麦格米特驱动技术有限公司 | 一种半桥功率模块组件、电机控制器功率组件及电动汽车 |
| CN112786697A (zh) * | 2019-11-01 | 2021-05-11 | 株式会社东芝 | 半导体装置的控制方法 |
| CN112786697B (zh) * | 2019-11-01 | 2023-07-18 | 株式会社东芝 | 半导体装置的控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108134532B (zh) | 用于具有增强的共源极电感的逆变器开关器件的有源栅极钳位 | |
| US5123746A (en) | Bridge type power converter with improved efficiency | |
| KR100323867B1 (ko) | 단안정게이트구동장치용부트스트랩다이오드와직렬로연결된저항을갖는전력회로 | |
| JP4277169B2 (ja) | 電力用半導体モジュール | |
| JP5858914B2 (ja) | パワーモジュールおよび出力回路 | |
| WO2012153836A1 (ja) | スイッチング回路及び半導体モジュール | |
| US5274541A (en) | Parallel circuit module including a diode and an IGBT | |
| JPH1080132A (ja) | スイッチング回路装置のためのゲート電圧制限回路 | |
| JP2001352748A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP2018520625A (ja) | 電力コンバータの物理的トポロジー | |
| JPH0680761B2 (ja) | 半導体デバイス | |
| JP5619673B2 (ja) | スイッチング回路及び半導体モジュール | |
| JP3696833B2 (ja) | 電力用半導体装置 | |
| JP2000245137A (ja) | 半導体素子の保護装置 | |
| US6727516B2 (en) | Semiconductor power conversion apparatus | |
| JP3762491B2 (ja) | 高電圧駆動回路 | |
| JP6111984B2 (ja) | 半導体装置 | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| WO2020152036A1 (en) | Power module comprising an active miller clamp | |
| WO2022183699A1 (zh) | 一种应用于igbt驱动控制的门极电压无源限幅电路 | |
| JP2014093892A (ja) | 電圧駆動型半導体素子の駆動装置 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JPH10229671A (ja) | Ｉｇｂｔモジュールとそのゲート駆動回路 | |
| JP2000139071A (ja) | 電力変換装置のゲート駆動回路 | |
| US20220149839A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041026 |