CN101946324B - 反向导通半导体元件的驱动方法和半导体装置以及供电装置 - Google Patents

反向导通半导体元件的驱动方法和半导体装置以及供电装置 Download PDF

Info

Publication number
CN101946324B
CN101946324B CN200980104979.4A CN200980104979A CN101946324B CN 101946324 B CN101946324 B CN 101946324B CN 200980104979 A CN200980104979 A CN 200980104979A CN 101946324 B CN101946324 B CN 101946324B
Authority
CN
China
Prior art keywords
voltage
reverse
tagma
semiconductor element
conducting semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980104979.4A
Other languages
English (en)
Other versions
CN101946324A (zh
Inventor
添野明高
斋藤顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN101946324A publication Critical patent/CN101946324A/zh
Application granted granted Critical
Publication of CN101946324B publication Critical patent/CN101946324B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0045—Full bridges, determining the direction of the current through the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种在IGBT元件区与二极管元件区利用具有共同杂质浓度的体区的反向导通半导体元件中，能够调节二极管元件区的空穴或者电子的注入效率的技术。当在利用NPNP型的IGBT的反向导通半导体元件(20)中流有回流电流(110)时，向二极管元件区(24)的第2沟槽栅电极(46)施加高于发射极(32)的电压的第2电压。在第2沟槽栅电极(46)的周围形成有n型的反转层(56)，从而电子(58)流过作为相同的n型杂质区的第1体接触区(35)和漂移区(38)。回流电流(110)中的电子(58)的注入效率增加，而空穴(54)的注入效率降低。由此，能够防止反向恢复电流增大，并能够减少在二极管元件区(24)中所产生的开关损耗。

Description

反向导通半导体元件的驱动方法和半导体装置以及供电装置
技术领域
本申请要求2008年2月14日申请的日本专利申请第2008-33003号的优先权。在本说明书中以参照的方式引用该申请的全部内容。
本发明涉及一种反向导通半导体元件的驱动方法。本发明还涉及一种具有反向导通半导体元件以及用于控制该反向导通半导体元件的电路的半导体装置。而且，本发明还涉及一种对由多个反向导通半导体元件组合而构成的供电装置进行驱动的方法。
背景技术
已知一种反向导通半导体元件，该反向导通半导体元件具有，IGBT元件区与二极管元件区并存于同一半导体基板内的结构。图1例示了具有NPNP型的IGBT元件区与二极管元件区的反向导通半导体元件20的边界部分。下文中，虽然使用具有NPNP型的IGBT元件区的反向导通半导体元件20进行说明，但是对具有将导电型置为反向的PNPN型的IGBT元件区的反向导通半导体元件也是相同的。
在反向导通半导体元件20的IGBT元件区22中，层叠有p型的体区36、n-型的漂移区38以及p型的集电区44。在体区36的表面上形成有n+型的发射区30。在形成有发射区30的范围内，形成有贯穿体区36并延伸的第1沟槽栅电极26，其中，所述体区36将发射区30和漂移区38隔开。
而且，在二极管元件区24中，层叠有p型的体区36、n-型的漂移区38、以及n型的漂移接触区40。二极管元件区24的体区36和漂移区38以与IGBT元件区22的体区36和漂移区38相同的区域构成。在体区36的表面上形成有n+型的第1体接触区35以及p+型的第2体接触区34。在形成有第1体接触区35的范围内，形成有贯穿体区36并延伸的第2沟槽栅电极46，其中，所述体区36将第1体接触区35和漂移区38隔开。
在反向导通半导体元件20中，当向集电区44施加高于发射区30的正电压的状态下，向第1沟槽栅电极26施加正电压时，电流将从集电区44流向发射区30。另一方面，当向第2体接触区34施加高于漂移接触区40的正电压时，电流将从第2体接触区34流向漂移接触区40。
当采用反向导通半导体元件，例如构成反转电路时，则无需分别采用作为IGBT发挥功能的半导体元件和作为二极管发挥功能的半导体元件。
在上文中，对NPNP型的IGBT元件区的情况进行了说明。此时，第2体接触区34与体区36作为阳极，漂移区38与漂移接触区40作为阴极。在使用PNPN型的IGBT元件时，第2体接触区34与体区36作为阴极，漂移区38与漂移接触区40作为阳极。
在日本特开2000-245137号公报和日本特开2003-60208号公报中，公开了IGBT元件区与二极管元件区并存于同一半导体基板内的反向导通半导体元件。
发明内容
在IGBT元件区与二极管元件区并存的情况下，将二极管元件区的体区与IGBT元件区的体区在同一工序中以同一条件进行制造是有利的，其中，所述二极管元件区的体区在IGBT为NPNP型时作为阳极，而在IGBT为PNPN型时作为阴极。
此时，将体区的杂质浓度调节成可实现IGBT元件区所需的特性时的杂质浓度的情况较多。即，很多情况下，无法将二极管元件区的体区的杂质浓度调节成，可实现二极管元件区最佳特性的杂质浓度。因此，很多情况下，无法调节在二极管元件区中流动的电子与空穴的注入效率。当空穴的注入效率(空穴电流/(空穴电流+电子电流))过高时，二极管的开关损耗将增加。因此，如果能够自由地调节二极管元件区的体区中的杂质浓度，则能够调节成可降低二极管的开关损耗的空穴的注入效率。但是，当该浓度根据IGBT元件区的情况所决定时，则无法调节成获得二极管元件区的特性所需要的浓度。
例如图1中的反向导通半导体元件20的情况，有时为了实现IGBT元件区22所需特性而需要的体区36的p型杂质浓度高于，为了降低二极管元件区24的开关损耗而需要的体区36的p型杂质浓度。在该情况下，当在二极管元件区24中流有回流电流时，大量的空穴从p型杂质浓度较高的体区36流入漂移区38中。也就是说，空穴的注入效率增高了。其结果为，当回流电流结束在二极管元件区24中流动时，将在漂移区38中积累大量的空穴。被积累在漂移区38中的空穴在回流电流结束流动之后，从漂移区38返回至体区36而产生反向恢复电流。体区36的p型杂质浓度越大，则空穴的注入效率越高，从而反向恢复电流越大。当较大的反向恢复电流流动时，在二极管元件区24中产生的开关损耗将增加。而且，反向恢复电流的变化速度也将增大，从而产生较大的浪涌电压。当浪涌电压过大时，有可能损坏反向导通半导体元件20。即使是IGBT元件区22和二极管元件区24利用具有共同的杂质浓度的体区36的反向导通半导体元件，也需要能够对在二极管元件区中流动的空穴的注入效率进行调节的技术。
本发明用于解决上述的课题。即，本发明的目的在于，提供一种在IGBT元件区与二极管元件区利用具有共同的杂质浓度的体区的反向导通半导体元件中，能够对二极管元件区中的空穴或电子的注入效率进行调节的驱动方法。并且，本发明的目的在于，提供一种具有以此种方式对反向导通半导体元件进行控制的电路的半导体装置。
本发明涉及一种对IGBT元件区与二极管元件区并存于同一半导体基板内的反向导通半导体元件进行驱动的方法。特别是，涉及一种对IGBT元件区与二极管元件区利用具有共同的杂质浓度的体区的反向导通半导体元件进行驱动的方法。
在反向导通半导体元件的IGBT元件区中，层叠有第2导电型的体区、第1导电型的漂移区和第2导电型的集电区。在体区的表面上形成有第1导电型的发射区。在形成有发射区的范围内，形成有贯穿体区并延伸的沟槽栅电极，其中，所述体区将发射区与漂移区隔开。
在反向导通半导体元件的二极管元件区中，层叠有第2导电型的体区、第1导电型的漂移区和第1导电型的漂移接触区。在体区的表面一侧上形成有第1导电型的第1体接触区和第2导电型的第2体接触区。在形成有第1体接触区的范围内，形成有贯穿体区并延伸的第2沟槽栅电极，其中，所述体区将第1体接触区与漂移区隔开。在二极管元件区中，体区作为阳极区或者阴极区而发挥功能，而漂移区作为与其相反的区域而发挥功能。在体区为阳极区时，则漂移区为阴极区，在体区为阴极区时，则漂移区为阳极区。
IGBT元件区的体区与二极管元件区的体区，具有相同的杂质浓度。同样，IGBT元件区的漂移区与二极管元件区的漂移区也具有相同的杂质浓度。
在本发明的半导体元件的驱动方法中，在将IGBT元件区控制为导通状态的期间，至少向第1沟槽栅电极施加第1电压。此时，可以向第2沟槽栅电极施加电压，也可以不施加电压。而且，也不限定所施加的电压的极性。
另外，在本发明的半导体元件的驱动方法中，在二极管元件区中流有回流电流的期间，至少向第2沟槽栅电极施加第2电压。此时，可以向第1沟槽栅电极施加电压，也可以不施加电压。而且，也不限定所施加的电压的极性。
在本发明的半导体元件的驱动方法中，当第1电压高于体区的电压时，第2电压也高于体区的电压，而当第1电压低于体区的电压时，第2电压也低于体区的电压。
在本发明的半导体元件的驱动方法中，在将IGBT元件区控制为导通状态的期间，向第1沟槽栅电极施加第1电压。为了将IGBT元件区置为导通状态，向第1沟槽栅电极施加在体区上形成反转层时的电压、即IGBT元件导通时的阈值电压以上的电压。在体区为p型时，则通过向第1沟槽栅电极施加比体区电压加上阈值电压的电压更高的电压，从而使邻接于第1沟槽栅电极的体区反转为n型，且IGBT元件置为导通。在体区为n型时，则通过向第1沟槽栅电极施加比从体区的电压中减去阈值电压之后的电压更低的电压，从而使邻接于第1沟槽栅电极的体区反转为p型，且IGBT元件置于导通。施加于第1沟槽栅电极的第1电压的极性依存于体区的导电型，即，当体区为n型时第1电压低于体区的电压，当体区为p型时第1电压高于体区的电压。
在本发明的半导体元件的驱动方法中，在反向导通半导体元件的二极管元件区中流有回流电流的期间，向第2沟槽栅电极施加第2电压。此时所施加的第2电压在第1电压高于体区的电压时，也高于体区的电压，而在第1电压低于体区的电压时，第2电压也低于体区的电压。即，当体区为n型时第2电压低于体区的电压，而当体区为p型时第2电压高于体区的电压。
在反向导通半导体元件的二极管元件区中流有回流电流的期间，向第2沟槽栅电极施加第2电压时，在邻接于第2沟槽栅电极的体区中形成反转层。即第2导电型的体区的一部分反转为第1导电型。于是，第1导电型的第1体接触区与第1导电型的漂移区，通过反转成第1导电型的反转层而导通。其结果为，能够增加在第1导电型的漂移区与第1导电型的第1体接触区之间流动的载流子量。即，在二极管元件区中，第1导电型的第1体接触区与第1导电型的漂移区之间，形成有第2导电型的体区，并内置有MOS晶体管(metal oxide semiconductor transisitor：金属氧化物半导体晶体管)结构，其中，所述第2导电型的体区，在向第2沟槽栅电极施加电压时形成第1导电型的反转层。当向第2沟槽栅电极施加第2电压时，在邻接于第2沟槽栅电极的体区中将形成反转层，而被内置于二极管元件区中的MOS晶体管结构将被置于导通。
例如，假设体区为p型，漂移区为n型。在该情况下，当体区的p型杂质浓度被调节为最适合于IGBT的杂质浓度时，作为二极管的体区，p型杂质浓度过高。此时，二极管中的空穴的注入效率过高而导致开关损耗增加。
在本发明的半导体元件的驱动方法中，在反向导通半导体元件的二极管元件区中流有回流电流的期间，向第2沟槽栅电极施加比p型体区的电压更高的电压。其结果为，在邻接于第2沟槽栅电极的体区中将形成n型的反转层。于是，n型的第1体接触区与n型的漂移区通过n型的反转层而导通，且流有电子。其结果为，能够增加在漂移区与第1体接触区之间流动的电子量。因此，能够降低空穴的注入效率(空穴电流/(空穴电流+电子电流))，从而可抑制二极管的开关损耗。
体区为n型的情况下也能获得相同的现象。在该种状态下，当体区的n型杂质浓度被调节为最适合于IGBT的杂质浓度时，存在作为二极管的体区，n型杂质浓度过高的情况。此时，二极管中的电子的注入效率过高而导致开关损耗增加。
在本发明的半导体元件的驱动方法中，在反向导通半导体元件的二极管元件区中流有回流电流的期间，向第2沟槽栅电极施加比n型体区的电压更低的电压。其结果为，在邻接于第2沟槽栅电极的体区中形成p型的反转层。于是，p型的第1体接触区与p型的漂移区通过p型的反转层而导通，从而流有空穴。其结果为，能够增加在漂移区与第1体接触区之间流动的空穴量。能够降低电子的注入效率(电子电流/(空穴电流+电子电流))，从而能够抑制开关损耗。
本发明也实现一种半导体装置，该半导体装置具有：上述的反向导通半导体元件；第1栅电压施加电路，其对施加于第1沟槽栅电极上的电压进行控制；第2栅电压施加电路，其对施加于第2沟槽栅电极上的电压进行控制。
在本发明的半导体装置中，第1栅电压施加电路与第2栅电压施加电路，在将IGBT元件区控制为导通状态的期间，至少向第1沟槽栅电极施加第1电压，而在二极管元件区中流有回流电流的期间，至少向第2沟槽栅电极施加第2电压。在这里，也是当第1电压高于体区的电压时，第2电压也高于体区的电压，而当第1电压低于体区的电压时，第2电压也低于体区的电压。
上述的情况下，在第1栅电压施加电路向第1沟槽栅电极施加第1电压的期间，第2栅电压施加电路可以向第2沟槽栅电极施加电压，也可以不施加。在第2栅电压施加电路向第2沟槽栅电极施加第2电压的期间，第1栅电压施加电路可以向第1沟槽栅电极施加电压，也可以不施加。
通过使用本发明的半导体装置，能够对在反向导通半导体元件的二极管元件区中产生的空穴或者电子的注入效率进行调节。也能够在将最适合于IGBT的特性的杂质浓度用于二极管元件区的同时，抑制在二极管元件区中产生的开关损耗。
在本发明的半导体装置中，优选为，第1栅电压施加电路与第2栅电压施加电路由一个栅电压施加电路构成。通过第1栅电压施加电路与第2栅电压施加电路由一个栅电压施加电路构成，能够将共同的电路结构部分一体化，从而能够减小栅电压施加电路，且能够削减制作成本。
而且，第1电压与第2电压的大小可以不相等，但也可以相等。在相等时，栅电压施加电路的结构将变得简单。
本发明还被具体化为，具有至少两个上述反向导通半导体元件的供电装置的驱动方法。
在该供电装置中，在将一个反向导通半导体元件(下文中，称为第1反向导通半导体元件)的IGBT元件区置于断开状态，并将另一个反向导通半导体元件(下文中，称为第2反向导通半导体元件)的IGBT元件区切换至导通状态而进行供电的期间，至少向第2反向导通半导体元件的第1沟槽栅电极施加第1电压(第1工序)。接着，在通过将第2反向导通半导体元件的IGBT元件区切换至断开状态从而在第1反向导通半导体元件的二极管元件区中流通回流电流的期间，至少向第1反向导通半导体元件的第2沟槽栅电极施加第2电压(第2工序)。通过反复进行上述的第1工序与第2工序，从而驱动供电装置。在这里，当第1电压高于第2反向导通半导体元件的体区的电压时，第2电压也高于第1反向导通半导体元件的体区的电压，而当第1电压低于第2反向导通半导体元件的体区的电压时，第2电压也低于第1反向导通半导体元件的体区的电压。
上述的情况下，在第1工序中，可以向第1、第2反向导通半导体元件的第2沟槽栅电极施加电压，也可以不施加。另外，在第2工序中，可以向第2反向导通半导体元件的第2沟槽栅电极与第1反向导通半导体元件的第1沟槽栅电极施加电压，也可以不施加。
在该供电装置的驱动方法中，在反向导通半导体元件的二极管元件区中流有回流电流时，向流有回流电流的第1反向导通半导体元件的第2沟槽栅电极施加第2电压。因此，能够对在第1反向导通半导体元件的二极管元件区中产生的空穴或者电子的注入效率进行调节。由此，能够抑制在反向导通半导体元件的二极管元件区中产生的开关损耗。
在该供电装置的驱动方法中，优选为，还具有第3工序，在将第2反向导通半导体元件的IGBT元件区再次切换至导通状态之前，至少先将第1反向导通半导体元件的IGBT元件区置为规定时间的断开状态。
在第2工序中，由于向第1反向导通半导体元件的第1沟槽栅电极施加电压是任意的，因此有时根据在第2工序中向第1反向导通半导体元件的第1沟槽栅电极施加的电压，在第2工序中第1反向导通半导体元件的IGBT元件区成为导通状态。
在该供电装置的驱动方法中，在将第2反向导通半导体元件的IGBT元件区再次切换至导通状态之前，即从第2工序切换至第1工序之前，先将第1反向导通半导体元件的IGBT元件区切实地置于断开状态。因此，在将第2反向导通半导体元件的IGBT元件区切换至导通状态时，能够防止第1、第2反向导通半导体元件的IGBT元件区一同处于导通状态的现象。因此，防止较大的贯穿电流流过反向导通半导体元件的IGBT元件区，从而能够防止构成供电装置的反向导通半导体元件受损。
并且，在第3工序中，由于第1反向导通半导体元件的IGBT元件区为断开状态即可，因此，向第1反向导通半导体元件的第1沟槽栅电极施加，不会使第1反向导通半导体元件的IGBT元件区成为导通状态的电压即可。作为向第1沟槽栅电极施加的电压，优选为，当第1电压高于第2反向导通半导体元件的体区的电压时，则被设定成高于第1反向导通半导体元件的体区的电压。而且，优选为，当第1电压低于第2反向导通半导体元件的体区的电压时，则被设定成低于第1反向导通半导体元件的体区的电压。当施加如上文所述的电压时，在第3工序中，与第1反向导通半导体元件的第1沟槽栅电极相邻接的体区，将反转为第1导电型。
该供电装置中，由于在第3工序中第2反向导通半导体元件为断开状态，因此在第3工序中，在第1反向导通半导体元件的二极管元件区中也流有回流电流。该供电装置的驱动方法中，在第3工序中，与第1反向导通半导体元件的第1沟槽栅电极相连接的体区中形成反转层。因此，可防止第1反向导通半导体元件的体区中所包含的第2导电型的杂质，存留在接近于第1沟槽栅电极区域的现象。也就是说，在第1反向导通半导体元件的二极管元件区中流有回流电流时，可防止第1反向导通半导体元件的体区所包含的第2导电型的杂质浓度降低。从而可防止第1反向导通半导体元件的二极管元件区的电阻上升的现象。
在该供电装置的驱动方法中，优选为，在第3工序中，向第1反向导通半导体元件的第2沟槽栅电极施加第3电压。在这里，当第1电压高于第2反向导通半导体元件的体区的电压时，第3电压也高于第1反向导通半导体元件的体区的电压，而当第1电压低于第2反向导通半导体元件的体区的电压时，第3电压也低于第1反向导通半导体元件的体区的电压。
该供电装置的驱动方法中，在第3工序中，向第1反向导通半导体元件的第2沟槽栅电极施加第3电压。因此，在与第1反向导通半导体元件的第2沟槽栅电极邻接的体区中形成反转层，从而在第3工序中，也能够对在流有回流电流的第1反向导通半导体元件的二极管元件区中产生的空穴或者电子的注入效率进行调节。由此，在第3工序中也能够抑制在反向导通半导体元件的二极管元件区中产生的开关损耗。
在该供电装置的驱动方法中，优选为，在第3工序结束后，将第2反向导通半导体元件的IGBT元件区再次切换至导通状态而执行第1工序时，对被施加于第1反向导通半导体元件的二极管元件区上的电压值进行计测，在被施加于第1反向导通半导体元件的二极管元件区上的电压值，超过在第1反向导通半导体元件的二极管元件区中流有反向恢复电流时的阈值电压的正时之前，至少向第1反向导通半导体元件的第2沟槽栅电极继续施加第3电压。
例如，假设体区为p型，漂移区为n型。此时，当体区的p型杂质浓度被调节为最适合于IGBT的杂质浓度时，存在作为二极管的体区，p型杂质浓度过高的情况。此时，当将第2反向导通半导体元件的IGBT元件区再次切换至导通状态时，p型杂质将以高浓度注入第1反向导通半导体元件的漂移区中。因此，在将第2反向导通半导体元件的IGBT元件区再次切换至导通状态时，如果被注入到第1反向导通半导体元件的漂移区中的p型杂质一下子返回至体区，则会产生较大的反向恢复电流，从而导致开关损耗增加。
体区为n型时也可获得相同的现象。此时，当体区的n型杂质浓度被调节为最适合于IGBT的杂质浓度时，存在作为二极管的体区，n型杂质浓度过高的情况。此时，也会产生较大的反向恢复电流，从而导致开关损耗增加。
在该供电装置的驱动方法中，在第1反向导通半导体元件的二极管元件区中流有反向恢复电流的正时之前，持续向第1反向导通半导体元件的第2沟槽栅电极施加第3电压。由此，在第1工序的初期，可防止被注入至第1反向导通半导体元件的漂移区中的、第2导电型的杂质一下子返回至体区的现象。能够抑制在供电装置中产生的开关损耗。
根据本发明，当构成IGBT元件区与二极管元件区的半导体区具有共同的杂质浓度时，能够将在回流二极管中产生的空穴或者电子的注入效率调节为适合于二极管的值。由此，能够抑制二极管的开关损耗。
附图说明
图1为模式化地表示半导体装置2的结构的图。
图2为模式化地表示半导体装置2的结构的图。
图3为模式化地表示半导体装置2的结构的图。
图4为模式化地表示半导体装置2的结构的图。
图5为模式化地表示半导体装置102的结构的图。
图6为模式化地表示供电装置202的结构的图。
图7为模式化地表示供电装置202的结构的图。
图8为表示供电装置202的时序图的图。
具体实施方式
首先对在下文中将要进行说明的实施例的主要特征进行整理。
(特征1)第1沟槽栅电极与第2沟槽栅电极形成电连接。
(特征2)在第1沟槽栅电极与第2沟槽栅电极电连接的供电装置中，第3电压以如下方式设定。(1)当第1电压高于第2反向导通半导体元件的体区的电压时，第3电压被设定为，高于第1反向导通半导体元件的体区的电压，且低于第1反向导通半导体元件的IGBT区的阈值电压。(2)当第1电压低于第2反向导通半导体元件的体区的电压时，第3电压被设定为，低于第1反向导通半导体元件的体区的电压，且高于第1反向导通半导体元件的IGBT区的阈值电压。
第1实施例
图1表示将本发明具体化的半导体装置2。半导体装置2具有：第1栅电压施加电路10、第2栅电压施加电路12和反向导通半导体元件20。第1栅电压施加电路10与反向导通半导体元件20的第1沟槽栅电极26形成电连接。第2栅电压施加电路12与反向导通半导体元件20的第2沟槽栅电极46形成电连接。
反向导通半导体元件20在同一半导体基板内，形成有绝缘栅型双极性晶体管(下文中，称为IGBT)元件区22与二极管元件区24。图1图示了IGBT元件区22与二极管元件区24的边界附近的剖视图。
反向导通半导体元件20由一块含有低浓度n型杂质的半导体基板形成。由半导体基板上处于未加工状态的部分而形成漂移区38。在漂移区38的表面一侧上，层叠有含有p型杂质的体区36。漂移区38和体区36，不分IGBT元件区22和二极管元件区24，均同样地延伸。
在IGBT元件区22内，与体区36的表面相临的位置上，隔着规则的间隔而形成有含高浓度n型杂质的发射区30。各个发射区30通过体区36，而与漂移区38隔开。在相邻的发射区30之间与体区36的表面相临的范围内，形成有含高浓度p型杂质的体接触区34。
在二极管元件区24内，隔着有规则的间隔而形成有含高浓度n型杂质的第1体接触区35。各个第1体接触区35通过体区36，而与漂移区38隔开。在相邻的第1体接触区35之间与体区36的表面相临的范围内，形成有含高浓度p型杂质的第2体接触区34。图1中的区域34既是IGBT元件区22内的体接触区34，又是二极管元件区24内的第2体接触区34。二极管元件区24内的p型的体区36与p型的第2体接触区34构成了二极管的阳极区。
在IGBT元件区22中，形成有第1沟槽37，该第1沟槽37从各个发射区30的表面起贯穿发射区30与体区36，并到达漂移区38。各个第1沟槽37的壁面被栅绝缘膜28覆盖，且在各个第1沟槽37的内侧填充有第1沟槽栅电极26。
在二极管元件区24中，形成有第2沟槽47，该第2沟槽47从各个第1体接触区35的表面起贯穿第1体接触区35与体区36，并到达漂移区38。各个第2沟槽47的壁面被栅绝缘膜48覆盖，且在各个第2沟槽47的内侧填充有第2沟槽栅电极46。
在反向导通半导体元件20的表面上，形成有发射极32。发射极32在IGBT元件区22中，与发射区30和体接触区34导通，而在二极管元件区24中，与第1体接触区35和第2体接触区34导通。第1沟槽栅电极26在未图示的截面处，露出于反向导通半导体元件20的表面，并被连接于第1栅电压施加电路10。而且，第2沟槽栅电极46在未图示的截面处，露出于反向导通半导体元件20的表面，并被连接于第2栅电压施加电路12。
在IGBT元件区22中，漂移区38的背面一侧上，形成有包含p型杂质的集电区44。在二极管元件区24中，漂移区38的背面一侧上，形成有含n型杂质的漂移接触区40。二极管元件区24内的n型的漂移区38和n型漂移接触区40构成了二极管的阴极区。
在反向导通半导体元件20的背面上形成有集电极42。集电极42与集电区44和漂移接触区40导通。
在形成有集电区44的区域22中，反向导通半导体元件20作为IGBT而进行工作。在作为IGBT而进行工作的区域22中，层叠有n+型的发射区30、p型的体区36、n-型的漂移区38以及p型的集电区44。而且，形成有贯穿体区36并延伸的第1沟槽栅电极26，其中，所述体区36将发射区30与漂移区38隔开。
如图1所示，在向集电极42施加正电压并将发射极32接地的状态下，向第1沟槽栅电极26施加阈值电压Vth以上的正电压即第1电压时，将在第1沟槽栅电极26的周围的体区36中形成n型的反转层52，从而电子从发射区30起经过反转层52而被注入到漂移区38中。于是，空穴从集电区44向漂移区38中注入。电子与空穴被注入漂移区38中，从而使电导调制效应活跃化。由此，集电极42和发射极32之间导通，从而流有电流104。将该种状态称为导通状态。由于IGBT利用电导调制效应，从而通态电压较低。
当中断向第1沟槽栅电极26施加阈值电压Vth以上的正电压时，电子将不再从发射区30被注入漂移区38中。将该种状态称为断开状态。IGBT元件区22在向第1沟槽栅电极26施加阈值电压Vth以上的正电压的期间，被控制成导通状态，而中断向第1沟槽栅电极26施加阈值电压Vth以上的正电压时，将被控制成断开状态。
在利用多个IGBT元件而构成了反转电路(供电装置的一种)的情况下，将一个IGBT元件切换至断开状态时，有时由于电气负载的感应成分，将使较大的电压施加于IGBT元件而损坏元件。因此，普及有一种电路，即，通过将二极管并联于IGBT元件，从而使在将IGBT元件切换至断开状态时，由于电气负载的感应成分而继续流动的电流流向二极管。在下文中，将此称为回流二极管，并将在该二极管中流动的电流称为回流电流。
反向导通半导体元件20的二极管元件区24作为回流二极管而进行工作。即，在形成有漂移接触区40的区域24中，反向导通半导体元件20作为回流二极管而进行工作。
在作为回流二极管而进行工作的区域24中，层叠有p型的体区36、n-型的漂移区38和n型的漂移接触区40。在p型的体区36的表面上，形成有n+型的第1体接触区35和p+型的第2体接触区34。而且，形成有贯穿体区36并延伸的第2沟槽栅电极46，其中，所述体区36将第1体接触区35和漂移区38隔开。
从而形成一种二极管，当向发射极32施加高于集电极42的电位的正电压时，p+型的第2体接触区34和p型的体区36作为阳极而进行工作，而n-型的漂移区38和n型的漂移接触区40作为阴极而进行工作。
如图2所示，当向发射极32施加高于集电极42的电位的正电压时，将流有回流电流106。出于IGBT的特性，p型的体区36的杂质浓度被设定为高于n-型的漂移区38的杂质浓度。该杂质浓度的关系也被维持在二极管元件区24中。因此，大量的空穴54从杂质浓度较高的体区36流入杂质浓度较低的漂移区38。即，在二极管元件区24中空穴54的注入效率将会增加。
此时，当发射极32的电压变得低于集电极42的电压时，如图3所示，聚集在漂移区38中的空穴54将返回至体区36，从而流有反向恢复电流108。当流有较大的反向恢复电流108时，开关损耗将增加。开关损耗的大小，依存于空穴54向漂移区38的注入效率。为了抑制开关损耗，需要按照二极管元件区24所要求的特性而对漂移区38和体区36的杂质浓度进行调节，从而调节空穴54的注入效率。但是，在反向导通半导体元件20中，漂移区38和体区36的杂质浓度，按照IGBT元件区22的特性而被决定，从而无法按照二极管元件区24的特性进行调节。因此，二极管元件区24的开关损耗将增大。在本实施例中，利用存在于二极管元件区24中的第2沟槽栅电极46，来减少二极管元件区24的开关损耗。
图4图示了，向发射极32施加高于集电极42的电压的正电压，从而在二极管元件区24中流有回流电流110的情况，其表示向第2沟槽栅电极46施加高于发射极32的电压(这与体区36的电压相等)的正电压、即第2电压的情况。当向第2沟槽栅电极46施加上述的正电压时，将在第2沟槽栅电极46的周围的体区36中形成n型的反转层56。因此，在发射极32与集电极42之间，连续配置有n型的第1体接触区35、n型的反转层56、n型的漂移区38和n型的漂移接触区40。因此，电子58能够从上述连续的n型区域中通过而从集电极42流向发射极32。由此，二极管元件区24中的电子58的注入效率将增加，而空穴54的注入效率将降低。能够将空穴的注入效率调节为适当值，从而能够抑制在二极管元件区24中所产生的开关损耗。当利用参照图4而进行说明的现象时，则能够抑制反向恢复电流扩大至较大值的情况。于是，反向恢复电流的变化速度也被抑制，从而能够将由于反向恢复电流的变化速度而产生的浪涌电压抑制在较小程度。也能够防止由于过大的浪涌电压而破坏反向导通半导体元件20的现象。
第2实施例
图5图示了本发明的第2实施例的半导体装置102的剖视图。本实施例的半导体装置102，具有栅电压施加电路14和反向导通半导体元件20。本实施例的半导体装置102的反向导通半导体元件20的第1沟槽栅电极26与第2沟槽栅电极46形成电连接，并共同连接于栅电压施加电路14。
在本实施例的半导体装置102中，当向发射极32施加高于集电极42的电压的正电压而在二极管元件区24中流有回流电流112时，向第1沟槽栅电极26和第2沟槽栅电极46的双方施加高于发射极32的电压的正电压、即第2电压。由此，在第1沟槽栅电极26和第2沟槽栅电极46的周围的体区36中将形成n型的反转层60，从而能够使电子58从各个反转层60中通过而从集电极42流向发射极32。因此，能够进一步增加在二极管元件区24中的电子电流的比例，从而能够进一步抑制在二极管元件区24中所产生的开关损耗。
第3实施例
图6图示了利用本发明的驱动方法的供电装置202。其中参照数字后附上了字母，在下面的说明中，在字母记号被省略时，表示对于具有相同参照数字的部件的共同说明。
如图6所示，供电装置202具有：串联电路62a，其串联有两个反向导通半导体元件20a与20d；串联电路62b，其串联有两个反向导通半导体元件20b与20c。串联电路62a与串联电路62b分别单独构成供电装置，而在本实施例中，使用将串联电路62a与串联电路62b并联的供电装置202来进行说明。
反向导通半导体元件20a的发射极32a被接地。反向导通半导体元件20d的集电极42d被连接于直流电源68的正电源上。反向导通半导体元件20a的集电极42a与反向导通半导体元件20d的发射极32d，被连接在串联电路62a的中间电位点64a上。串联电路62a的中间电位点64a被连接于电动机线圈70的一个端子上。反向导通半导体元件20b的发射极32b被接地。反向导通半导体元件20c的集电极42c被连接于直流电源68的正电源上。反向导通半导体元件20b的集电极42b与反向导通半导体元件20c的发射极32c，被连接在串联电路62b的中间电位点64b上。而且，串联电路62b的中间电位点64b被连接于电动机线圈70的另一个端子上。电动机线圈70为含有电感成分的电气负载。
与第2实施例相同，反向导通半导体元件20a的第1沟槽栅电极26a与第2沟槽栅电极46a形成电连接，并共同连接于栅电压施加电路72。同样地，反向导通半导体元件20b的第1沟槽栅电极26b与第2沟槽栅电极46b也形成电连接，并共同连接于栅电压施加电路72。反向导通半导体元件20c的第1沟槽栅电极26c与第2沟槽栅电极46c也形成电连接，并共同连接于栅电压施加电路72。反向导通半导体元件20d的第1沟槽栅电极26d与第2沟槽栅电极46d也电连接，并共同连接于栅电压施加电路72。在各个反向导通半导体元件20中，第1沟槽栅电极26与第2沟槽栅电极46的电压相等。栅电压施加电路72对各个反向导通半导体元件20a、20b、20c、20d的沟槽栅电压进行独立控制。
而且，在反向导通半导体元件20a的二极管元件区24a上，连接有电压测定元件80a。电压测定元件80a对被施加于二极管元件区24a上的电压进行测定。电压测定元件80a的输出端子82a被连接于栅电压施加电路72，从而电压测定元件80a所测定的电压值被传递至栅电压施加电路72。相同地，在反向导通半导体元件20b的二极管元件区上，连接有电压测定元件80b。电压测定元件80b对被施加于二极管元件区24b上的电压进行测定，并通过输出端子82b将所测定的电压值传递至栅电压施加电路72。在反向导通半导体元件20c的二极管元件区24c上，连接有电压测定元件80c。电压测定元件80c对被施加于二极管元件区24c上的电压进行测定，并通过输出端子82c将所测定的电压值传递至栅电压施加电路72。在反向导通半导体元件20d的二极管元件区24d上，连接有电压测定元件80d。电压测定元件80d对被施加于二极管元件区24d上的电压进行测定，并通过输出端子82d将所测定的电压值传递至栅电压施加电路72。
本实施例的供电装置202，通过相对于时间而对各反向导通半导体元件20a、20b、20c、20d的沟槽栅电压进行独立控制，从而对供向电动机线圈70的电力进行调节。在图8的时序图中，对施加于各反向导通半导体元件20a、20b、20c、20d的沟槽栅电压的变更情况进行了图示。图8中的Va表示向反向导通半导体元件20a的沟槽栅施加的电压。对于代码b、c、d也是相同。如前文所述，在本实施例的供电装置202中，向各个反向导通半导体元件20中的第1沟槽栅电极26施加的电压与向第2沟槽栅电极46施加的电压相等。
图8中的H1电压为第1电压(正电压)，该第1电压被设定为，在反向导通半导体元件20的IGBT元件区22导通时的阈值电压以上。通过施加H1电压，从而使IGBT元件区22导通。图8中的H2电压为第2电压(正电压)，该第2电压被设定为，在反向导通半导体元件20的二极管元件区24中形成反转层时的电压以上。通过施加H2电压，从而在二极管元件区24的发射极32和集电极42之间形成同一导电型的电流路。图8中的H3电压为第3电压(正电压)，该第3电压被设定为，低于反向导通半导体元件20的IGBT元件区22导通时的阈值电压，且在二极管元件区24中形成反转层时的电压以上。通过施加H3电压，从而使IGBT元件区22成为非导通，而在二极管元件区24的发射极32和集电极42之间形成同一导电型的电流路。H1电压和H2、H3电压均高于体区36的电压。在本实施例中，H1电压与H2电压被设定成相等，且H1电压与H2电压被设定成高于H3电压。
Lo电压表示低于反向导通半导体元件20的IGBT元件区22的阈值电压以及在二极管元件区24中形成反转层时的电压。通过施加Lo电压，从而IGBT元件区22成为非导通，且不会在二极管元件区24中形成同一导电型的电流路。在本实施例中，Lo电压为，栅电压施加电路72未对第1沟槽栅电极26与第2沟槽栅电极46施加电压时的电压。当栅电压施加电路72中断向第1沟槽栅电极26以及第2沟槽栅电极46施加H1电压、H2电压或H3电压时，则第1沟槽栅电极26与第2沟槽栅电极46被施加Lo电压。
图8中的Ic表示在反向导通半导体元件20c中向图6的箭头120的方向流动的电流大小。图8中的Ib表示在反向导通半导体元件20b中向图6的箭头122的方向流动的电流大小。图8中的Ie表示在电动机线圈70中向图6的箭头124的方向流动的电流大小。
在图8的T1所示的第1期间中，如图6所示，将串联电路62a的一侧(此时为低电压一侧)的反向导通半导体元件20a的IGBT元件区22a置为导通状态。将串联电路62a的另一侧(此时为高电压一侧)的反向导通半导体元件20d的IGBT元件区22d置为断开状态。将串联电路62b的一侧(低电压一侧)的反向导通半导体元件20b的IGBT元件区22b置为断开状态。将串联电路62b的另一侧(高电压一侧)的反向导通半导体元件20c的IGBT元件区22c置为导通状态。即，向反向导通半导体元件20a的第1沟槽栅电极26a与反向导通半导体元件20c的第1沟槽栅电极26c施加H1电压。而且，向反向导通半导体元件20b的第1沟槽栅电极26b与反向导通半导体元件20d的第1沟槽栅电极26d施加Lo电压。由此，电流114从直流电源68起流过反向导通半导体元件20c与电动机线圈70以及反向导通半导体元件20a。此时，反向导通半导体元件20a的第2沟槽栅电极46a与反向导通半导体元件20c的第2沟槽栅电极46c上也被施加H1电压。其结果为，在二极管元件区24a、24c中也流有电流。即使在IGBT元件区22a、22c以及二极管元件区24a、24c的双方均流通电流也不会发生问题。而且，反向导通半导体元件20b的第2沟槽栅电极46b以及反向导通半导体元件20d的第2沟槽栅电极46d上也被施加Lo电压。在二极管元件区24b、24d中不会形成反转层。从而在反向导通半导体元件20b与反向导通半导体元件20d中不会流通电流。
其次，当转移至图8的T2所示的第2期间时，将在此之前处于导通状态的反向导通半导体元件20c的IGBT元件区22c切换至断开状态。反向导通半导体元件20d的IGBT元件区22d维持在断开状态，而反向导通半导体元件20a的IGBT元件区22a维持在导通状态。
由于电动机线圈70含有电抗成分，因此，当将在此之前处于导通状态的反向导通半导体元件20c的IGBT元件区22c切换至断开状态时，如图7所示，在电动机线圈70中产生要使回流电流116朝向与电流114相同的方向流动的电动势。在第2期间中，流有电流114的反向导通半导体元件20a上被施加H1电压，如图7所示，电流114通过反向导通半导体元件20a的IGBT元件区22a流向低电位一侧。此后，电流114通过反向导通半导体元件20b的二极管元件区24b流向电动机线圈70。由于在电动机线圈70中产生的电动势，反向导通半导体元件20b的发射极32b的电压将高于集电极42b。如图2中的反向导通半导体元件20所示，在反向导通半导体元件20b的二极管元件区24b中流有回流电流116。此时，发射极32b成为阳极，而集电极42b成为阴极。
在本实施例的驱动方法中，栅电压施加电路72在第2期间中，向流有回流电流的反向导通半导体元件20b施加高于发射极32b的电压的正电压(H2电压)。
通过向反向导通半导体元件20b施加H2电压，如图5所示，从而在含有p型杂质的体区36b中的与第1沟槽栅电极26b和第2沟槽栅电极46b对置的范围内，形成n型的反转层60b。当在体区36b中形成反转层60b时，将形成从集电极42b朝向发射极32b流通电子的电流路。由此，能够降低向漂移区38b中注入的空穴的注入效率。因此，如图8所示，能够在第2期间T2经过之后，在第1期间T1的初始期间，抑制由于从漂移区38b返回至体区36b的空穴而产生的反向恢复电流Ir(参照图8)。因此，能够抑制在二极管元件区24b中产生的开关损耗，从而能够抑制在供电装置202中产生的开关损耗。
当从第2期间再次转移至第1期间时，先从第2期间转移至图8的T3所示的第3期间，再从第3期间转移至第1期间。在从第2期间转移至第3期间时，栅电压施加电路72将施加于流有回流电流的反向导通半导体元件20b的电压从H2电压切换至H3电压。反向导通半导体元件20d的IGBT元件区22d维持在断开状态，且反向导通半导体元件20c的IGBT元件区22c维持在断开状态，而反向导通半导体元件20a的IGBT元件区22a维持在导通状态。由此，回流电流116在第3期间也依然继续流动。
通过向反向导通半导体元件20b施加H3电压，如图5所示，从而在体区36b中与第1沟槽栅电极26b和第2沟槽栅电极46b对置的范围内，被维持在形成有n型的反转层60b的状态。而且，反向导通半导体元件20b的IGBT元件区22b成为断开状态。由此，在从第3期间转移至第1期间时，反向导通半导体元件20b的IGBT元件区22b被切实地维持在断开状态。因此，在从第3期间转移至第1期间，而将反向导通半导体元件20c的IGBT元件区22c置为导通状态时，能够防止反向导通半导体元件20b的IGBT元件区22b以及反向导通半导体元件20c的IGBT元件区22c均处于导通状态的现象。由此，能够抑制巨大的贯穿电流通过反向导通半导体元件20b的IGBT元件区22b和反向导通半导体元件20c的IGBT元件区22c，而从直流电源68的正电源流向接地电源，从而导致反向导通半导体元件20损坏的现象。
在本实施例的驱动方法中，在第3期间中，体区36b中与第1沟槽栅电极26b和第2沟槽栅电极46b对置的范围内，也被维持在形成有n型的反转层60b的状态。因此，在第3期间中，也能够降低向漂移区38b中注入的空穴的注入效率。在第3期间T3经过之后，能够在第1期间T1的初始期间，抑制由于从漂移区38b返回至体区36b的空穴而产生的反向恢复电流Ir(参照图8)。因此，能够抑制在二极管元件区24b中产生的开关损耗，从而能够抑制在供电装置202中产生的开关损耗。
在从第3期间转移至第1期间时，将在此之前置为断开的反向导通半导体元件20c的IGBT元件区22c切换至导通状态。而且，栅电压施加电路72对反向导通半导体元件20c的二极管元件区24c的阴极一侧电压高于阳极一侧电压时的正时tw进行检测。在该正时tw，栅电压施加电路72将施加于反向导通半导体元件20b的电压从H3电压切换至Lo电压。反向导通半导体元件20d的IGBT元件区22d维持在断开状态，且反向导通半导体元件20a的IGBT元件区22a维持在导通状态。
在本实施例的驱动方法中，在从第3期间转移至第1期间之后，延迟将施加于反向导通半导体元件20b的电压从H3电压切换至Lo电压。而且，从H3电压切换至Lo电压的正时tw，由反向导通半导体元件20c的二极管元件区24c的阴极一侧电压高于阳极一侧电压的正时所决定。也就是说，在反向导通半导体元件20c的二极管元件区24c被施加反方向电压且流有反向恢复电流Ir，而通过由于反方向电压和反向恢复电流Ir而产生开关损耗的正时来决定。根据本实施例的驱动方法，在直到发生切换损耗的正时之前，通过向反向导通半导体元件20b施加H3电压而能够抑制反向恢复电流Ir，从而能够抑制在供电装置202中产生的开关损耗。
以上，虽然详细地对本发明的具体示例进行了说明，但这些只不过是示例而并不是对权利要求的范围的限定。
例如，在半导体装置2中，虽然将第1栅电压施加电路10和第2栅电压施加电路12作为不同的电路而记载，但是，也可以由一个栅电压施加电路构成。在从一个栅电压施加电路分别独立地连接于第1沟槽栅电极26和第2沟槽栅电极46时，则能够分别对第1沟槽栅电极26和第2沟槽栅电极46进行控制。
另外，在本说明书或者附图中进行说明的技术要素，是单独或者以各种组合的形式来发挥技术上的有用性的，其并不限定于申请时权利要求中记载的组合。另外，在本说明书或者附图中所例示的技术为，可以同时达成多个目的的技术，且达成其中一个目的本身也具有技术上的有用性。

Claims (5)

1.一种半导体装置，其特征在于，具备：
反向导通半导体元件，该反向导通半导体元件中，IGBT元件区与二极管元件区并存于同一半导体基板上，其中，
在所述IGBT元件区中层叠有第2导电型的体区、第1导电型的漂移区和第2导电型的集电区，并在所述体区的表面上形成有第1导电型的发射区，且形成有贯穿所述体区并延伸的第1沟槽栅电极，其中，所述体区将所述发射区与所述漂移区隔开，
在所述二极管元件区中层叠有第2导电型的体区、第1导电型的漂移区和第1导电型的漂移接触区，并在所述体区的表面上形成有第1导电型的第1体接触区和第2导电型的第2体接触区，且形成有贯穿所述体区并延伸的第2沟槽栅电极，其中，所述体区将所述第1体接触区与所述漂移区隔开，
所述IGBT元件区中的体区的杂质浓度与所述二极管元件区中的体区的杂质浓度相同，
所述IGBT元件区中的漂移区的杂质浓度与所述二极管元件区中的漂移区的杂质浓度相同；
第1栅电压施加电路，其对施加于所述第1沟槽栅电极上的电压进行控制；
第2栅电压施加电路，其对施加于所述第2沟槽栅电极上的电压进行控制，
所述第1栅电压施加电路和所述第2栅电压施加电路被构成为，
在将所述IGBT元件区控制为导通状态的期间，至少向所述第1沟槽栅电极施加第1电压，
而在所述二极管元件区中流有回流电流的期间，至少向所述第2沟槽栅电极施加第2电压，
当所述第1电压高于所述体区的电压时，使所述第2电压也高于所述体区的电压，而当所述第1电压低于所述体区的电压时，使所述第2电压也低于所述体区的电压，
所述第1栅电压施加电路和所述第2栅电压施加电路由一个栅电压施加电路构成。
2.如权利要求1所述的半导体装置，其特征在于，
所述第1电压和所述第2电压相等。
3.一种对具备至少两个反向导通半导体元件的供电装置进行驱动的方法，其特征在于，该反向导通半导体元件中，IGBT元件区与二极管元件区并存于同一半导体基板上，其中，
在所述IGBT元件区中层叠有第2导电型的体区、第1导电型的漂移区和第2导电型的集电区，并在所述体区的表面上形成有第1导电型的发射区，且形成有贯穿所述体区并延伸的第1沟槽栅电极，其中，所述体区将所述发射区与所述漂移区隔开，
在所述二极管元件区中层叠有第2导电型的体区、第1导电型的漂移区和第1导电型的漂移接触区，并在所述体区的表面上形成有第1导电型的第1体接触区和第2导电型的第2体接触区，且形成有贯穿所述体区并延伸的第2沟槽栅电极，其中，所述体区将所述第1体接触区与所述漂移区隔开，
所述方法具备：
第1工序，在将一个反向导通半导体元件的IGBT元件区置为断开状态，并将另一个反向导通半导体元件的IGBT元件区切换至导通状态而进行供电的期间，至少向所述另一个反向导通半导体元件的第1沟槽栅电极施加第1电压；
第2工序，在通过将所述另一个反向导通半导体元件的IGBT元件区切换至断开状态，从而使回流电流流向所述一个反向导通半导体元件的二极管元件区的期间，至少向所述一个反向导通半导体元件的第2沟槽栅电极施加第2电压，
通过反复进行所述第1工序和第2工序来驱动供电装置，
当所述第1电压高于所述另一个反向导通半导体元件的体区的电压时，所述第2电压也高于所述一个反向导通半导体元件的体区的电压，而当所述第1电压低于所述另一个反向导通半导体元件的体区的电压时，所述第2电压也低于所述一个反向导通半导体元件的体区的电压，
所述方法还具备：
第3工序，在将所述另一个反向导通半导体元件的IGBT元件区再次切换至导通状态之前，至少先将所述一个反向导通半导体元件的IGBT元件区置为规定时间的断开状态。
4.如权利要求3所述的驱动方法，其特征在于，
在第3工序中，向所述一个反向导通半导体元件的第2沟槽栅电极施加第3电压，
当所述第1电压高于所述另一个反向导通半导体元件的体区的电压时，所述第3电压也高于所述一个反向导通半导体元件的体区的电压，而当所述第1电压低于所述另一个反向导通半导体元件的体区的电压时，所述第3电压也低于所述一个反向导通半导体元件的体区的电压。
5.如权利要求4所述的驱动方法，其特征在于，
在第3工序结束后，将所述另一个反向导通半导体元件的IGBT元件区再次切换至导通状态而执行第1工序时，对被施加于所述一个反向导通半导体元件的二极管元件区上的电压值进行计测，
在被施加于所述一个反向导通半导体元件的二极管元件区上的电压值，超过在所述一个反向导通半导体元件的二极管元件区中流有反向恢复电流时的阈值电压的正时之前，至少向所述一个反向导通半导体元件的第2沟槽栅电极继续施加第3电压。
CN200980104979.4A 2008-02-14 2009-02-02 反向导通半导体元件的驱动方法和半导体装置以及供电装置 Expired - Fee Related CN101946324B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008033003 2008-02-14
JP2008-033003 2008-02-14
PCT/JP2009/051690 WO2009101868A1 (ja) 2008-02-14 2009-02-02 逆導通半導体素子の駆動方法と半導体装置及び給電装置

Publications (2)

Publication Number Publication Date
CN101946324A CN101946324A (zh) 2011-01-12
CN101946324B true CN101946324B (zh) 2013-02-27

Family

ID=40956897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980104979.4A Expired - Fee Related CN101946324B (zh) 2008-02-14 2009-02-02 反向导通半导体元件的驱动方法和半导体装置以及供电装置

Country Status (5)

Country Link
US (1) US8248116B2 (zh)
EP (1) EP2251904B1 (zh)
JP (1) JP5454146B2 (zh)
CN (1) CN101946324B (zh)
WO (1) WO2009101868A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240140B1 (ja) * 2007-09-10 2009-03-18 トヨタ自動車株式会社 給電装置とその駆動方法
JP5333342B2 (ja) 2009-06-29 2013-11-06 株式会社デンソー 半導体装置
JP2011166052A (ja) * 2010-02-15 2011-08-25 Toyota Central R&D Labs Inc 半導体素子とその半導体素子を備えた電力変換装置
US8933506B2 (en) * 2011-01-31 2015-01-13 Alpha And Omega Semiconductor Incorporated Diode structures with controlled injection efficiency for fast switching
JP5922886B2 (ja) * 2011-07-13 2016-05-24 株式会社豊田中央研究所 ダイオードおよび半導体装置
JP5620421B2 (ja) * 2012-02-28 2014-11-05 株式会社東芝 半導体装置
JP6064371B2 (ja) * 2012-05-30 2017-01-25 株式会社デンソー 半導体装置
US8618576B1 (en) * 2012-08-27 2013-12-31 Infineon Technologies Ag Semiconductor device with back side metal structure
CN103887240B (zh) * 2012-12-20 2016-08-24 上海宝芯源功率半导体有限公司 一种逆导型igbt器件的制备方法
JP6184352B2 (ja) * 2014-03-14 2017-08-23 株式会社東芝 半導体装置
JP2016092163A (ja) * 2014-11-03 2016-05-23 株式会社デンソー 半導体装置
US9831330B2 (en) * 2015-03-05 2017-11-28 Infineon Technologies Americas Corp. Bipolar semiconductor device having a deep charge-balanced structure
US9768284B2 (en) 2015-03-05 2017-09-19 Infineon Technologies Americas Corp. Bipolar semiconductor device having a charge-balanced inter-trench structure
US9799725B2 (en) 2015-03-05 2017-10-24 Infineon Technologies Americas Corp. IGBT having a deep superjunction structure
CN105374814A (zh) * 2015-10-14 2016-03-02 东南大学 一种高鲁棒性的高压静电放电保护器件
JP6414090B2 (ja) * 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
WO2017168736A1 (ja) * 2016-03-31 2017-10-05 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP6565815B2 (ja) * 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP6542174B2 (ja) * 2016-09-21 2019-07-10 株式会社東芝 半導体装置及び半導体装置の制御方法
DE102016219020B4 (de) * 2016-09-30 2019-11-07 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
JP7242491B2 (ja) * 2019-09-20 2023-03-20 株式会社東芝 半導体装置及び半導体回路
JP7352443B2 (ja) * 2019-11-01 2023-09-28 株式会社東芝 半導体装置の制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000245137A (ja) * 1999-02-18 2000-09-08 Fuji Electric Co Ltd 半導体素子の保護装置
JP2003060208A (ja) * 2001-08-14 2003-02-28 Mitsubishi Electric Corp 電力用半導体装置
JP2006344779A (ja) * 2005-06-09 2006-12-21 Toyota Motor Corp 半導体装置および半導体装置の制御方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3356644B2 (ja) * 1997-03-17 2002-12-16 株式会社東芝 半導体整流装置の駆動方法
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4005999B2 (ja) 2004-10-25 2007-11-14 株式会社東芝 半導体装置
JP2007014059A (ja) 2005-06-28 2007-01-18 Toyota Motor Corp スイッチング回路
JP5034461B2 (ja) * 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
JP2007221922A (ja) 2006-02-16 2007-08-30 Toshiba Corp 半導体装置
JP4240140B1 (ja) 2007-09-10 2009-03-18 トヨタ自動車株式会社 給電装置とその駆動方法
US7880200B2 (en) * 2007-09-28 2011-02-01 Infineon Technologies Austria Ag Semiconductor device including a free wheeling diode
DE102009005914B4 (de) * 2008-01-28 2014-02-13 Denso Corporation Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
JP4644730B2 (ja) * 2008-08-12 2011-03-02 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000245137A (ja) * 1999-02-18 2000-09-08 Fuji Electric Co Ltd 半導体素子の保護装置
JP2003060208A (ja) * 2001-08-14 2003-02-28 Mitsubishi Electric Corp 電力用半導体装置
JP2006344779A (ja) * 2005-06-09 2006-12-21 Toyota Motor Corp 半導体装置および半導体装置の制御方法

Also Published As

Publication number Publication date
US20110001553A1 (en) 2011-01-06
EP2251904A1 (en) 2010-11-17
US8248116B2 (en) 2012-08-21
JPWO2009101868A1 (ja) 2011-06-09
WO2009101868A1 (ja) 2009-08-20
EP2251904B1 (en) 2019-01-16
EP2251904A4 (en) 2013-04-17
CN101946324A (zh) 2011-01-12
JP5454146B2 (ja) 2014-03-26

Similar Documents

Publication Publication Date Title
CN101946324B (zh) 反向导通半导体元件的驱动方法和半导体装置以及供电装置
US8698229B2 (en) Transistor with controllable compensation regions
EP2200081A1 (en) Feeding device and its drive method
JP2000512805A (ja) シンクロナス整流器或いは電圧クランプ用の３端子パワーｍｏｓｆｅｔスイッチ
JP2009170670A (ja) 半導体装置とその半導体装置を備えている給電装置の駆動方法
US8362830B2 (en) Power semiconductor device
US8803205B2 (en) Transistor with controllable compensation regions
CN108417549B (zh) 半导体装置及电气设备
KR102178107B1 (ko) 프리휠링 SiC 다이오드를 갖는 RC-IGBT
JP3356644B2 (ja) 半導体整流装置の駆動方法
US10886909B2 (en) Electric assembly including an insulated gate bipolar transistor device and a wide-bandgap transistor device
US5585650A (en) Semiconductor bidirectional switch and method of driving the same
US20140340139A1 (en) Circuit with a plurality of diodes and method for controlling such a circuit
US6355513B1 (en) Asymmetric depletion region for normally off JFET
US7724064B2 (en) Circuit arrangement having a transistor component and a freewheeling element
EP2682989A1 (en) Thyristor for controlling two types of charge carriers
US10566452B2 (en) Semiconductor device and control device
CN113364440A (zh) 具有晶体管器件和偏置电路的电子电路
CN110289306B (zh) 半导体装置及控制装置
WO2019039064A1 (ja) 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置
GB2575810A (en) Power semiconductor device
US11923851B2 (en) Drive device and semiconductor module
EP0622854B1 (en) Semiconductor switch with IGBT and thyristor
JP5675566B2 (ja) ブートストラップ回路、並びにそれを備えたインバータ装置
CN110767751B (zh) 功率半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130227

Termination date: 20160202