JP2003060208A - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JP2003060208A JP2003060208A JP2001246034A JP2001246034A JP2003060208A JP 2003060208 A JP2003060208 A JP 2003060208A JP 2001246034 A JP2001246034 A JP 2001246034A JP 2001246034 A JP2001246034 A JP 2001246034A JP 2003060208 A JP2003060208 A JP 2003060208A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- igbt
- clipping
- semiconductor device
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ゲート電極の過電圧を抑制することによりＩ
ＧＢＴの破壊を防止する半導体装置を提供する。 【解決手段】 半導体装置は、ＩＧＢＴと、カソードと
アノードが、夫々、前記ＩＧＢＴのコレクタ電極とエミ
ッタ電極に接続されたフリーホイーリングダイオード
と、前記ＩＧＢＴのゲート電極にアノードが接続された
クリップ用ダイオードと、前記ＩＧＢＴの前記ゲート電
極と前記エミッタ電極の間で前記クリップ用ダイオード
に直列接続されるように、プラス側とマイナス側が、夫
々、前記クリップ用ダイオードのカソードと前記ＩＧＢ
Ｔの前記エミッタ電極に接続された電源とを備える。
ＧＢＴの破壊を防止する半導体装置を提供する。 【解決手段】 半導体装置は、ＩＧＢＴと、カソードと
アノードが、夫々、前記ＩＧＢＴのコレクタ電極とエミ
ッタ電極に接続されたフリーホイーリングダイオード
と、前記ＩＧＢＴのゲート電極にアノードが接続された
クリップ用ダイオードと、前記ＩＧＢＴの前記ゲート電
極と前記エミッタ電極の間で前記クリップ用ダイオード
に直列接続されるように、プラス側とマイナス側が、夫
々、前記クリップ用ダイオードのカソードと前記ＩＧＢ
Ｔの前記エミッタ電極に接続された電源とを備える。
Description
【０００１】
【発明の属する技術分野】この発明は、絶縁ゲート型バ
イポーラトランジスタ（ＩＧＢＴ）を用いた電力用半導
体装置に関する。
イポーラトランジスタ（ＩＧＢＴ）を用いた電力用半導
体装置に関する。
【０００２】
【従来の技術】図５は、従来の半導体装置１００を示す
回路図である。従来の半導体装置１００において、ＩＧ
ＢＴ１０１のコレクタ電極Ｃにフリーホイーリングダイ
オード１０２のカソードが接続され、ＩＧＢＴ１０１の
エミッタ電極Ｅにフリーホイーリングダイオード１０２
のアノードが接続されている。コレクタ電極Ｃとエミッ
タ電極Ｅ間に主回路電圧が印加されており、ＩＧＢＴ１
０１のゲート電極Ｇに制御電圧が印加されて、スイッチ
ングの制御が行われる。
回路図である。従来の半導体装置１００において、ＩＧ
ＢＴ１０１のコレクタ電極Ｃにフリーホイーリングダイ
オード１０２のカソードが接続され、ＩＧＢＴ１０１の
エミッタ電極Ｅにフリーホイーリングダイオード１０２
のアノードが接続されている。コレクタ電極Ｃとエミッ
タ電極Ｅ間に主回路電圧が印加されており、ＩＧＢＴ１
０１のゲート電極Ｇに制御電圧が印加されて、スイッチ
ングの制御が行われる。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置１００では、好ましくない状況によりゲート
電極Ｇの耐圧を越える過電圧がゲート電極Ｇにかかっ
て、ＩＧＢＴ１０１が破壊する問題点があった。例え
ば、図６の波形Ａを有する制御電圧をゲート電極Ｇに印
加してスイッチング制御する時に、制御電圧が図６の波
形Ｂのように発振してゲート電極Ｇの耐圧を越えた場
合、ＩＧＢＴ１０１が破壊し易くなる。
半導体装置１００では、好ましくない状況によりゲート
電極Ｇの耐圧を越える過電圧がゲート電極Ｇにかかっ
て、ＩＧＢＴ１０１が破壊する問題点があった。例え
ば、図６の波形Ａを有する制御電圧をゲート電極Ｇに印
加してスイッチング制御する時に、制御電圧が図６の波
形Ｂのように発振してゲート電極Ｇの耐圧を越えた場
合、ＩＧＢＴ１０１が破壊し易くなる。
【０００４】この発明は、従来技術の上記問題点を解決
するためになされたもので、ゲート電極の過電圧を抑制
することによりＩＧＢＴの破壊を防止する半導体装置を
提供することを目的とする。
するためになされたもので、ゲート電極の過電圧を抑制
することによりＩＧＢＴの破壊を防止する半導体装置を
提供することを目的とする。
【０００５】
【課題を解決するための手段】請求項１にかかる半導体
装置は、ＩＧＢＴと、カソードとアノードが、夫々、前
記ＩＧＢＴのコレクタ電極とエミッタ電極に接続された
フリーホイーリングダイオードと、前記ＩＧＢＴのゲー
ト電極にアノードが接続されたクリップ用ダイオード
と、前記ＩＧＢＴの前記ゲート電極と前記エミッタ電極
の間で前記クリップ用ダイオードに直列接続されるよう
に、プラス側とマイナス側が、夫々、前記クリップ用ダ
イオードのカソードと前記ＩＧＢＴの前記エミッタ電極
に接続された電源とを備えるものである。
装置は、ＩＧＢＴと、カソードとアノードが、夫々、前
記ＩＧＢＴのコレクタ電極とエミッタ電極に接続された
フリーホイーリングダイオードと、前記ＩＧＢＴのゲー
ト電極にアノードが接続されたクリップ用ダイオード
と、前記ＩＧＢＴの前記ゲート電極と前記エミッタ電極
の間で前記クリップ用ダイオードに直列接続されるよう
に、プラス側とマイナス側が、夫々、前記クリップ用ダ
イオードのカソードと前記ＩＧＢＴの前記エミッタ電極
に接続された電源とを備えるものである。
【０００６】請求項２にかかる半導体装置は、前記クリ
ップ用ダイオードが、直列接続された複数のダイオード
から成り、又、前記ダイオードの隣合うものの一方のア
ノードと、前記ダイオードの隣合うものの他方のカソー
ドとが接続されているものである。
ップ用ダイオードが、直列接続された複数のダイオード
から成り、又、前記ダイオードの隣合うものの一方のア
ノードと、前記ダイオードの隣合うものの他方のカソー
ドとが接続されているものである。
【０００７】請求項３にかかる半導体装置は、ＩＧＢＴ
と、カソードとアノードが、夫々、前記ＩＧＢＴのコレ
クタ電極とエミッタ電極に接続されたフリーホイーリン
グダイオードと、前記ＩＧＢＴのゲート電極にアノード
が接続された第１のクリップ用ダイオードと、前記ＩＧ
ＢＴの前記ゲート電極と前記エミッタ電極の間で前記第
１のクリップ用ダイオードに直列接続されるように、プ
ラス側とマイナス側が、夫々、前記第１のクリップ用ダ
イオードのカソードと前記ＩＧＢＴの前記エミッタ電極
に接続された第１電源と、前記ＩＧＢＴのゲート電極に
カソードが接続された第２のクリップ用ダイオードと、
前記ＩＧＢＴの前記ゲート電極と前記エミッタ電極の間
で前記第２のクリップ用ダイオードに直列接続されるよ
うに、マイナス側とプラス側が、夫々、前記第２のクリ
ップ用ダイオードのアノードと前記ＩＧＢＴの前記エミ
ッタ電極に接続された第２電源とを備え、更に、前記第
１のクリップ用ダイオードと前記第１電源の第１直列回
路と、前記第２のクリップ用ダイオードと前記第２電源
の第２直列回路とが前記ＩＧＢＴの前記ゲート電極と前
記エミッタ電極の間で並列接続されているものである。
と、カソードとアノードが、夫々、前記ＩＧＢＴのコレ
クタ電極とエミッタ電極に接続されたフリーホイーリン
グダイオードと、前記ＩＧＢＴのゲート電極にアノード
が接続された第１のクリップ用ダイオードと、前記ＩＧ
ＢＴの前記ゲート電極と前記エミッタ電極の間で前記第
１のクリップ用ダイオードに直列接続されるように、プ
ラス側とマイナス側が、夫々、前記第１のクリップ用ダ
イオードのカソードと前記ＩＧＢＴの前記エミッタ電極
に接続された第１電源と、前記ＩＧＢＴのゲート電極に
カソードが接続された第２のクリップ用ダイオードと、
前記ＩＧＢＴの前記ゲート電極と前記エミッタ電極の間
で前記第２のクリップ用ダイオードに直列接続されるよ
うに、マイナス側とプラス側が、夫々、前記第２のクリ
ップ用ダイオードのアノードと前記ＩＧＢＴの前記エミ
ッタ電極に接続された第２電源とを備え、更に、前記第
１のクリップ用ダイオードと前記第１電源の第１直列回
路と、前記第２のクリップ用ダイオードと前記第２電源
の第２直列回路とが前記ＩＧＢＴの前記ゲート電極と前
記エミッタ電極の間で並列接続されているものである。
【０００８】請求項４にかかる半導体装置は、前記第１
のクリップ用ダイオードが、直列接続された複数の第１
ダイオードから成り、又、前記第１ダイオードの隣合う
ものの一方のアノードと、前記第１ダイオードの隣合う
ものの他方のカソードとが接続されると共に、前記第２
のクリップ用ダイオードが、直列接続された複数の第２
ダイオードから成り、又、前記第２ダイオードの隣合う
ものの一方のアノードと、前記第２ダイオードの隣合う
ものの他方のカソードとが接続されているものである。
のクリップ用ダイオードが、直列接続された複数の第１
ダイオードから成り、又、前記第１ダイオードの隣合う
ものの一方のアノードと、前記第１ダイオードの隣合う
ものの他方のカソードとが接続されると共に、前記第２
のクリップ用ダイオードが、直列接続された複数の第２
ダイオードから成り、又、前記第２ダイオードの隣合う
ものの一方のアノードと、前記第２ダイオードの隣合う
ものの他方のカソードとが接続されているものである。
【０００９】
【発明の実施の形態】以下に、この発明の各実施の形態
を図面を参照して説明する。
を図面を参照して説明する。
【００１０】実施の形態１．図１は、この発明の実施の
形態１にかかる半導体装置１０の回路図である。半導体
装置１０は、ＩＧＢＴ１と、カソードとアノードが、夫
々、ＩＧＢＴ１のコレクタ電極Ｃとエミッタ電極Ｅに接
続されたフリーホイーリングダイオード２と、ＩＧＢＴ
１のゲート電極Ｇにアノードが接続されたクリップ用ダ
イオード３と、ＩＧＢＴ１のゲート電極Ｇとエミッタ電
極Ｅの間でクリップ用ダイオード３に直列接続されるよ
うに、プラス側とマイナス側が、夫々、クリップ用ダイ
オード３のカソードとＩＧＢＴ１のエミッタ電極Ｅに接
続された電源４とを備える。
形態１にかかる半導体装置１０の回路図である。半導体
装置１０は、ＩＧＢＴ１と、カソードとアノードが、夫
々、ＩＧＢＴ１のコレクタ電極Ｃとエミッタ電極Ｅに接
続されたフリーホイーリングダイオード２と、ＩＧＢＴ
１のゲート電極Ｇにアノードが接続されたクリップ用ダ
イオード３と、ＩＧＢＴ１のゲート電極Ｇとエミッタ電
極Ｅの間でクリップ用ダイオード３に直列接続されるよ
うに、プラス側とマイナス側が、夫々、クリップ用ダイ
オード３のカソードとＩＧＢＴ１のエミッタ電極Ｅに接
続された電源４とを備える。
【００１１】電源４の電圧値が、ＩＧＢＴ１のゲート電
極Ｇに印加する所望の制御電圧の最大値、例えば、１５
Ｖに設定される。制御電圧の値が１５Ｖより小さい時
は、クリップ用ダイオード３が逆阻止状態となり、所望
の制御電圧がゲート電極Ｇに印加される。一方、ゲート
電極Ｇの電圧が発振等により所望の最大制御電圧１５Ｖ
を超える時、クリップ用ダイオード３が導通状態となる
ため、ゲート電極Ｇの正電荷がクリップ用ダイオード３
側に流れてゲート電極Ｇの電圧はほぼ１５Ｖとなり、ゲ
ート電極Ｇのプラス過電圧が抑制される。その結果、Ｉ
ＧＢＴ１の破壊が防止される。
極Ｇに印加する所望の制御電圧の最大値、例えば、１５
Ｖに設定される。制御電圧の値が１５Ｖより小さい時
は、クリップ用ダイオード３が逆阻止状態となり、所望
の制御電圧がゲート電極Ｇに印加される。一方、ゲート
電極Ｇの電圧が発振等により所望の最大制御電圧１５Ｖ
を超える時、クリップ用ダイオード３が導通状態となる
ため、ゲート電極Ｇの正電荷がクリップ用ダイオード３
側に流れてゲート電極Ｇの電圧はほぼ１５Ｖとなり、ゲ
ート電極Ｇのプラス過電圧が抑制される。その結果、Ｉ
ＧＢＴ１の破壊が防止される。
【００１２】実施の形態２．図２は、この発明の実施の
形態２にかかる半導体装置２０の回路図である。半導体
装置２０では、半導体装置１０におけるクリップ用ダイ
オード３をクリップ用ダイオード２３に置換している。
クリップ用ダイオード２３は、直列接続された複数のダ
イオード２３ａから成り、又、ダイオード２３ａの隣合
うものの一方のアノードと、ダイオード２３ａの隣合う
ものの他方のカソードとが接続されている。半導体装置
２０の他の構成は実施の形態１の半導体装置１０と同じ
である。
形態２にかかる半導体装置２０の回路図である。半導体
装置２０では、半導体装置１０におけるクリップ用ダイ
オード３をクリップ用ダイオード２３に置換している。
クリップ用ダイオード２３は、直列接続された複数のダ
イオード２３ａから成り、又、ダイオード２３ａの隣合
うものの一方のアノードと、ダイオード２３ａの隣合う
ものの他方のカソードとが接続されている。半導体装置
２０の他の構成は実施の形態１の半導体装置１０と同じ
である。
【００１３】半導体装置２０では、クリップ用ダイオー
ド２３が直列接続された複数のダイオード２３ａから構
成されているので、個々のダイオード２３ａの耐圧が小
さくても、クリップ用ダイオード２３を全体としては必
要な耐圧にすることができる。従って、半導体装置２０
は、実施の形態１の半導体装置１０の効果に加えて、高
耐圧のダイオードを必要としないから、半導体装置の製
造が容易になるという効果を奏する。
ド２３が直列接続された複数のダイオード２３ａから構
成されているので、個々のダイオード２３ａの耐圧が小
さくても、クリップ用ダイオード２３を全体としては必
要な耐圧にすることができる。従って、半導体装置２０
は、実施の形態１の半導体装置１０の効果に加えて、高
耐圧のダイオードを必要としないから、半導体装置の製
造が容易になるという効果を奏する。
【００１４】実施の形態３．図３は、この発明の実施の
形態３にかかる半導体装置３０の回路図である。半導体
装置３０では、フリーホイーリングダイオード２のカソ
ードとアノードが、夫々、ＩＧＢＴ１のコレクタ電極Ｃ
とエミッタ電極Ｅに接続されている。又、第１のクリッ
プ用ダイオード３のアノードがＩＧＢＴ１のゲート電極
Ｇに接続されると共に、第１電源４がＩＧＢＴ１のゲー
ト電極Ｇとエミッタ電極Ｅの間で第１のクリップ用ダイ
オード３に直列接続されるように、第１電源４のプラス
側とマイナス側が、夫々、第１のクリップ用ダイオード
３のカソードとＩＧＢＴ１のエミッタ電極Ｅに接続され
ている。
形態３にかかる半導体装置３０の回路図である。半導体
装置３０では、フリーホイーリングダイオード２のカソ
ードとアノードが、夫々、ＩＧＢＴ１のコレクタ電極Ｃ
とエミッタ電極Ｅに接続されている。又、第１のクリッ
プ用ダイオード３のアノードがＩＧＢＴ１のゲート電極
Ｇに接続されると共に、第１電源４がＩＧＢＴ１のゲー
ト電極Ｇとエミッタ電極Ｅの間で第１のクリップ用ダイ
オード３に直列接続されるように、第１電源４のプラス
側とマイナス側が、夫々、第１のクリップ用ダイオード
３のカソードとＩＧＢＴ１のエミッタ電極Ｅに接続され
ている。
【００１５】一方、第２のクリップ用ダイオード５のカ
ソードがＩＧＢＴ１のゲート電極Ｇに接続されると共
に、第２電源６がＩＧＢＴ１のゲート電極Ｇとエミッタ
電極Ｅの間で第２のクリップ用ダイオード５に直列接続
されるように、第２電源６のマイナス側とプラス側が、
夫々、第２のクリップ用ダイオード５のアノードとＩＧ
ＢＴ１のエミッタ電極Ｅに接続されている。更に、第１
のクリップ用ダイオード３と第１電源４の第１直列回路
と、第２のクリップ用ダイオード５と第２電源６の第２
直列回路とがＩＧＢＴ１のゲート電極Ｇとエミッタ電極
Ｅの間で並列接続されている。
ソードがＩＧＢＴ１のゲート電極Ｇに接続されると共
に、第２電源６がＩＧＢＴ１のゲート電極Ｇとエミッタ
電極Ｅの間で第２のクリップ用ダイオード５に直列接続
されるように、第２電源６のマイナス側とプラス側が、
夫々、第２のクリップ用ダイオード５のアノードとＩＧ
ＢＴ１のエミッタ電極Ｅに接続されている。更に、第１
のクリップ用ダイオード３と第１電源４の第１直列回路
と、第２のクリップ用ダイオード５と第２電源６の第２
直列回路とがＩＧＢＴ１のゲート電極Ｇとエミッタ電極
Ｅの間で並列接続されている。
【００１６】第１電源４の電圧値が、ＩＧＢＴ１のゲー
ト電極Ｇに印加する所望の制御電圧の最大値、例えば、
１５Ｖに設定される。一方、第２電源６の電圧値が、Ｉ
ＧＢＴ１のゲート電極Ｇに印加する所望の制御電圧の最
小値、例えば、−１５Ｖに設定される。
ト電極Ｇに印加する所望の制御電圧の最大値、例えば、
１５Ｖに設定される。一方、第２電源６の電圧値が、Ｉ
ＧＢＴ１のゲート電極Ｇに印加する所望の制御電圧の最
小値、例えば、−１５Ｖに設定される。
【００１７】制御電圧がプラスの時、第１のクリップ用
ダイオード３と第１電源４が、実施の形態１の半導体装
置１０の場合と同様に作用し、ゲート電極Ｇの電圧をほ
ぼ１５Ｖ以下に抑える。従って、ゲート電極Ｇのプラス
過電圧が抑制される。制御電圧がマイナスで−１５Ｖよ
り大きい時、第２のクリップ用ダイオード５が逆阻止状
態となり、所望の制御電圧がゲート電極Ｇに印加され
る。一方、ゲート電極Ｇの電圧が発振等により所望の最
小制御電圧−１５Ｖを下回る時、第２のクリップ用ダイ
オード５が導通状態となるため、負電荷がゲート電極Ｇ
から第２のクリップ用ダイオード５側に流れ込むから、
ゲート電極Ｇの電圧はほぼ−１５Ｖまで上がるので、ゲ
ート電極Ｇのマイナス過電圧が抑制される。以上の結
果、ＩＧＢＴ１の破壊が防止される。
ダイオード３と第１電源４が、実施の形態１の半導体装
置１０の場合と同様に作用し、ゲート電極Ｇの電圧をほ
ぼ１５Ｖ以下に抑える。従って、ゲート電極Ｇのプラス
過電圧が抑制される。制御電圧がマイナスで−１５Ｖよ
り大きい時、第２のクリップ用ダイオード５が逆阻止状
態となり、所望の制御電圧がゲート電極Ｇに印加され
る。一方、ゲート電極Ｇの電圧が発振等により所望の最
小制御電圧−１５Ｖを下回る時、第２のクリップ用ダイ
オード５が導通状態となるため、負電荷がゲート電極Ｇ
から第２のクリップ用ダイオード５側に流れ込むから、
ゲート電極Ｇの電圧はほぼ−１５Ｖまで上がるので、ゲ
ート電極Ｇのマイナス過電圧が抑制される。以上の結
果、ＩＧＢＴ１の破壊が防止される。
【００１８】実施の形態４．図４は、この発明の実施の
形態４にかかる半導体装置４０の回路図である。半導体
装置４０では、半導体装置３０における第１のクリップ
用ダイオード３と第２のクリップ用ダイオードを、夫
々、第１のクリップ用ダイオード４３と第２のクリップ
用ダイオード４５に置換している。第１のクリップ用ダ
イオード４３は、直列接続された複数のダイオード４３
ａから成り、又、ダイオード４３ａの隣合うものの一方
のアノードと、ダイオード４３ａの隣合うものの他方の
カソードとが接続されている。同様に、第２のクリップ
用ダイオード４５は、直列接続された複数のダイオード
４５ａから成り、又、ダイオード４５ａの隣合うものの
一方のアノードと、ダイオード４５ａの隣合うものの他
方のカソードとが接続されている。半導体装置４０の他
の構成は実施の形態３の半導体装置３０と同じである。
形態４にかかる半導体装置４０の回路図である。半導体
装置４０では、半導体装置３０における第１のクリップ
用ダイオード３と第２のクリップ用ダイオードを、夫
々、第１のクリップ用ダイオード４３と第２のクリップ
用ダイオード４５に置換している。第１のクリップ用ダ
イオード４３は、直列接続された複数のダイオード４３
ａから成り、又、ダイオード４３ａの隣合うものの一方
のアノードと、ダイオード４３ａの隣合うものの他方の
カソードとが接続されている。同様に、第２のクリップ
用ダイオード４５は、直列接続された複数のダイオード
４５ａから成り、又、ダイオード４５ａの隣合うものの
一方のアノードと、ダイオード４５ａの隣合うものの他
方のカソードとが接続されている。半導体装置４０の他
の構成は実施の形態３の半導体装置３０と同じである。
【００１９】半導体装置４０では、第１のクリップ用ダ
イオード４３と第２のクリップ用ダイオード４５が、夫
々、直列接続された複数のダイオード４３ａと４５ａか
ら構成されているので、個々のダイオード４３ａと４５
ａの耐圧が小さくても、第１のクリップ用ダイオード４
３と第２のクリップ用ダイオード４５の各々を全体とし
ては必要な耐圧にすることができる。従って、半導体装
置４０は、実施の形態３の半導体装置３０の効果に加え
て、高耐圧のダイオードを必要としないから、半導体装
置の製造が容易になるという効果を奏する。
イオード４３と第２のクリップ用ダイオード４５が、夫
々、直列接続された複数のダイオード４３ａと４５ａか
ら構成されているので、個々のダイオード４３ａと４５
ａの耐圧が小さくても、第１のクリップ用ダイオード４
３と第２のクリップ用ダイオード４５の各々を全体とし
ては必要な耐圧にすることができる。従って、半導体装
置４０は、実施の形態３の半導体装置３０の効果に加え
て、高耐圧のダイオードを必要としないから、半導体装
置の製造が容易になるという効果を奏する。
【００２０】
【発明の効果】以上のように、請求項１の発明によれ
ば、半導体装置は、ＩＧＢＴと、カソードとアノード
が、夫々、前記ＩＧＢＴのコレクタ電極とエミッタ電極
に接続されたフリーホイーリングダイオードと、前記Ｉ
ＧＢＴのゲート電極にアノードが接続されたクリップ用
ダイオードと、前記ＩＧＢＴの前記ゲート電極と前記エ
ミッタ電極の間で前記クリップ用ダイオードに直列接続
されるように、プラス側とマイナス側が、夫々、前記ク
リップ用ダイオードのカソードと前記ＩＧＢＴの前記エ
ミッタ電極に接続された電源とを備えるので、ゲート電
極のプラス過電圧が抑制される。その結果、ＩＧＢＴの
破壊が防止される。
ば、半導体装置は、ＩＧＢＴと、カソードとアノード
が、夫々、前記ＩＧＢＴのコレクタ電極とエミッタ電極
に接続されたフリーホイーリングダイオードと、前記Ｉ
ＧＢＴのゲート電極にアノードが接続されたクリップ用
ダイオードと、前記ＩＧＢＴの前記ゲート電極と前記エ
ミッタ電極の間で前記クリップ用ダイオードに直列接続
されるように、プラス側とマイナス側が、夫々、前記ク
リップ用ダイオードのカソードと前記ＩＧＢＴの前記エ
ミッタ電極に接続された電源とを備えるので、ゲート電
極のプラス過電圧が抑制される。その結果、ＩＧＢＴの
破壊が防止される。
【００２１】又、請求項２の発明によれば、前記クリッ
プ用ダイオードが、直列接続された複数のダイオードか
ら成り、又、前記ダイオードの隣合うものの一方のアノ
ードと、前記ダイオードの隣合うものの他方のカソード
とが接続されているので、ゲート電極のプラス過電圧が
抑制された半導体装置の製造が容易になる。
プ用ダイオードが、直列接続された複数のダイオードか
ら成り、又、前記ダイオードの隣合うものの一方のアノ
ードと、前記ダイオードの隣合うものの他方のカソード
とが接続されているので、ゲート電極のプラス過電圧が
抑制された半導体装置の製造が容易になる。
【００２２】又、請求項３の発明によれば、半導体装置
は、ＩＧＢＴと、カソードとアノードが、夫々、前記Ｉ
ＧＢＴのコレクタ電極とエミッタ電極に接続されたフリ
ーホイーリングダイオードと、前記ＩＧＢＴのゲート電
極にアノードが接続された第１のクリップ用ダイオード
と、前記ＩＧＢＴの前記ゲート電極と前記エミッタ電極
の間で前記第１のクリップ用ダイオードに直列接続され
るように、プラス側とマイナス側が、夫々、前記第１の
クリップ用ダイオードのカソードと前記ＩＧＢＴの前記
エミッタ電極に接続された第１電源と、前記ＩＧＢＴの
ゲート電極にカソードが接続された第２のクリップ用ダ
イオードと、前記ＩＧＢＴの前記ゲート電極と前記エミ
ッタ電極の間で前記第２のクリップ用ダイオードに直列
接続されるように、マイナス側とプラス側が、夫々、前
記第２のクリップ用ダイオードのアノードと前記ＩＧＢ
Ｔの前記エミッタ電極に接続された第２電源とを備え、
更に、前記第１のクリップ用ダイオードと前記第１電源
の第１直列回路と、前記第２のクリップ用ダイオードと
前記第２電源の第２直列回路とが前記ＩＧＢＴの前記ゲ
ート電極と前記エミッタ電極の間で並列接続されている
ので、ゲート電極のプラス過電圧とマイナス過電圧が抑
制される。その結果、ＩＧＢＴの破壊が防止される。
は、ＩＧＢＴと、カソードとアノードが、夫々、前記Ｉ
ＧＢＴのコレクタ電極とエミッタ電極に接続されたフリ
ーホイーリングダイオードと、前記ＩＧＢＴのゲート電
極にアノードが接続された第１のクリップ用ダイオード
と、前記ＩＧＢＴの前記ゲート電極と前記エミッタ電極
の間で前記第１のクリップ用ダイオードに直列接続され
るように、プラス側とマイナス側が、夫々、前記第１の
クリップ用ダイオードのカソードと前記ＩＧＢＴの前記
エミッタ電極に接続された第１電源と、前記ＩＧＢＴの
ゲート電極にカソードが接続された第２のクリップ用ダ
イオードと、前記ＩＧＢＴの前記ゲート電極と前記エミ
ッタ電極の間で前記第２のクリップ用ダイオードに直列
接続されるように、マイナス側とプラス側が、夫々、前
記第２のクリップ用ダイオードのアノードと前記ＩＧＢ
Ｔの前記エミッタ電極に接続された第２電源とを備え、
更に、前記第１のクリップ用ダイオードと前記第１電源
の第１直列回路と、前記第２のクリップ用ダイオードと
前記第２電源の第２直列回路とが前記ＩＧＢＴの前記ゲ
ート電極と前記エミッタ電極の間で並列接続されている
ので、ゲート電極のプラス過電圧とマイナス過電圧が抑
制される。その結果、ＩＧＢＴの破壊が防止される。
【００２３】又、請求項４の発明によれば、前記第１の
クリップ用ダイオードが、直列接続された複数の第１ダ
イオードから成り、又、前記第１ダイオードの隣合うも
のの一方のアノードと、前記第１ダイオードの隣合うも
のの他方のカソードとが接続されると共に、前記第２の
クリップ用ダイオードが、直列接続された複数の第２ダ
イオードから成り、又、前記第２ダイオードの隣合うも
のの一方のアノードと、前記第２ダイオードの隣合うも
のの他方のカソードとが接続されているので、ゲート電
極のプラス過電圧とマイナス過電圧が抑制された半導体
装置の製造が容易になる。
クリップ用ダイオードが、直列接続された複数の第１ダ
イオードから成り、又、前記第１ダイオードの隣合うも
のの一方のアノードと、前記第１ダイオードの隣合うも
のの他方のカソードとが接続されると共に、前記第２の
クリップ用ダイオードが、直列接続された複数の第２ダ
イオードから成り、又、前記第２ダイオードの隣合うも
のの一方のアノードと、前記第２ダイオードの隣合うも
のの他方のカソードとが接続されているので、ゲート電
極のプラス過電圧とマイナス過電圧が抑制された半導体
装置の製造が容易になる。
【図１】 この発明の実施の形態１にかかる半導体装置
の回路図である。
の回路図である。
【図２】 この発明の実施の形態２にかかる半導体装置
の回路図である。
の回路図である。
【図３】 この発明の実施の形態３にかかる半導体装置
の回路図である。
の回路図である。
【図４】 この発明の実施の形態４にかかる半導体装置
の回路図である。
の回路図である。
【図５】 従来の半導体装置の回路図である。
【図６】 図５の従来の半導体装置に印加される電圧を
示す波形図である。
示す波形図である。
１ ＩＧＢＴ、２ フリーホイーリングダイオード、３
クリップ用ダイオード、４ 電源、５ 第２のクリッ
プ用ダイオード、６ 第２電源、１０ 半導体装置、２
０ 半導体装置、２３ クリップ用ダイオード、３０
半導体装置、４０ 半導体装置、４３ 第１のクリップ
用ダイオード、４５ 第２のクリップ用ダイオード。
クリップ用ダイオード、４ 電源、５ 第２のクリッ
プ用ダイオード、６ 第２電源、１０ 半導体装置、２
０ 半導体装置、２３ クリップ用ダイオード、３０
半導体装置、４０ 半導体装置、４３ 第１のクリップ
用ダイオード、４５ 第２のクリップ用ダイオード。
Claims (4)
- 【請求項１】 ＩＧＢＴと、カソードとアノードが、夫
々、前記ＩＧＢＴのコレクタ電極とエミッタ電極に接続
されたフリーホイーリングダイオードと、前記ＩＧＢＴ
のゲート電極にアノードが接続されたクリップ用ダイオ
ードと、前記ＩＧＢＴの前記ゲート電極と前記エミッタ
電極の間で前記クリップ用ダイオードに直列接続される
ように、プラス側とマイナス側が、夫々、前記クリップ
用ダイオードのカソードと前記ＩＧＢＴの前記エミッタ
電極に接続された電源とを備えることを特徴とする半導
体装置。 - 【請求項２】 前記クリップ用ダイオードが、直列接続
された複数のダイオードから成り、又、前記ダイオード
の隣合うものの一方のアノードと、前記ダイオードの隣
合うものの他方のカソードとが接続されていることを特
徴とする請求項１に記載の半導体装置。 - 【請求項３】 ＩＧＢＴと、カソードとアノードが、夫
々、前記ＩＧＢＴのコレクタ電極とエミッタ電極に接続
されたフリーホイーリングダイオードと、前記ＩＧＢＴ
のゲート電極にアノードが接続された第１のクリップ用
ダイオードと、前記ＩＧＢＴの前記ゲート電極と前記エ
ミッタ電極の間で前記第１のクリップ用ダイオードに直
列接続されるように、プラス側とマイナス側が、夫々、
前記第１のクリップ用ダイオードのカソードと前記ＩＧ
ＢＴの前記エミッタ電極に接続された第１電源と、前記
ＩＧＢＴのゲート電極にカソードが接続された第２のク
リップ用ダイオードと、前記ＩＧＢＴの前記ゲート電極
と前記エミッタ電極の間で前記第２のクリップ用ダイオ
ードに直列接続されるように、マイナス側とプラス側
が、夫々、前記第２のクリップ用ダイオードのアノード
と前記ＩＧＢＴの前記エミッタ電極に接続された第２電
源とを備え、更に、前記第１のクリップ用ダイオードと
前記第１電源の第１直列回路と、前記第２のクリップ用
ダイオードと前記第２電源の第２直列回路とが前記ＩＧ
ＢＴの前記ゲート電極と前記エミッタ電極の間で並列接
続されていることを特徴とする半導体装置。 - 【請求項４】 前記第１のクリップ用ダイオードが、直
列接続された複数の第１ダイオードから成り、又、前記
第１ダイオードの隣合うものの一方のアノードと、前記
第１ダイオードの隣合うものの他方のカソードとが接続
されると共に、前記第２のクリップ用ダイオードが、直
列接続された複数の第２ダイオードから成り、又、前記
第２ダイオードの隣合うものの一方のアノードと、前記
第２ダイオードの隣合うものの他方のカソードとが接続
されていることを特徴とする請求項３に記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001246034A JP2003060208A (ja) | 2001-08-14 | 2001-08-14 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001246034A JP2003060208A (ja) | 2001-08-14 | 2001-08-14 | 電力用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003060208A true JP2003060208A (ja) | 2003-02-28 |
Family
ID=19075671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001246034A Pending JP2003060208A (ja) | 2001-08-14 | 2001-08-14 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003060208A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009101868A1 (ja) | 2008-02-14 | 2009-08-20 | Toyota Jidosha Kabushiki Kaisha | 逆導通半導体素子の駆動方法と半導体装置及び給電装置 |
| US8531857B2 (en) | 2007-09-10 | 2013-09-10 | Toyota Jidosha Kabushiki Kaisha | Power supply device and method for driving the same |
| KR20150046753A (ko) * | 2013-10-22 | 2015-04-30 | 에이비비 테크놀로지 아게 | 프리휠링 SiC 다이오드를 갖는 RC-IGBT |
| CN117219621A (zh) * | 2023-11-07 | 2023-12-12 | 上海功成半导体科技有限公司 | Igbt器件结构 |
-
2001
- 2001-08-14 JP JP2001246034A patent/JP2003060208A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8531857B2 (en) | 2007-09-10 | 2013-09-10 | Toyota Jidosha Kabushiki Kaisha | Power supply device and method for driving the same |
| WO2009101868A1 (ja) | 2008-02-14 | 2009-08-20 | Toyota Jidosha Kabushiki Kaisha | 逆導通半導体素子の駆動方法と半導体装置及び給電装置 |
| US8248116B2 (en) | 2008-02-14 | 2012-08-21 | Toyota Jidosha Kabushiki Kaisha | Method of driving reverse conducting semiconductor device, semiconductor device and power supply device |
| CN101946324B (zh) * | 2008-02-14 | 2013-02-27 | 丰田自动车株式会社 | 反向导通半导体元件的驱动方法和半导体装置以及供电装置 |
| KR20150046753A (ko) * | 2013-10-22 | 2015-04-30 | 에이비비 테크놀로지 아게 | 프리휠링 SiC 다이오드를 갖는 RC-IGBT |
| KR102178107B1 (ko) | 2013-10-22 | 2020-11-13 | 에이비비 슈바이쯔 아게 | 프리휠링 SiC 다이오드를 갖는 RC-IGBT |
| CN117219621A (zh) * | 2023-11-07 | 2023-12-12 | 上海功成半导体科技有限公司 | Igbt器件结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7635878B2 (en) | Semiconductor device having insulated gate bipolar transistor | |
| US20080074816A1 (en) | Semiconductor device alleviating or preventing surge voltage | |
| JPH09232597A (ja) | ダイオード及び電力変換装置 | |
| JP2006158185A (ja) | 電力用半導体装置 | |
| JPH04343476A (ja) | 金属酸化物半導体電界効果型トランジスタ回路 | |
| JP3356644B2 (ja) | 半導体整流装置の駆動方法 | |
| JP2001501042A (ja) | 縦形パワーｍｏｓｆｅｔ | |
| JP2023175916A (ja) | トランジスタの短絡保護のためのデバイス設計 | |
| JP2022539524A (ja) | ハイブリッドパワーモジュール | |
| JP7002431B2 (ja) | 半導体装置 | |
| JP2003060208A (ja) | 電力用半導体装置 | |
| JP5532538B2 (ja) | 保護回路 | |
| JP4901083B2 (ja) | ゲート駆動装置 | |
| JP3444045B2 (ja) | 半導体回路およびその駆動方法並びに半導体素子 | |
| JPH08213639A (ja) | 電子ドナーを有する半導体ダイオード | |
| US5343098A (en) | Snubber circuit for a power semiconductor device | |
| JP5704105B2 (ja) | 半導体装置 | |
| JP5476929B2 (ja) | 給電装置 | |
| US4110638A (en) | Configuration for reducing the turn-off time of a thyristor | |
| JP4687385B2 (ja) | 電力変換装置 | |
| JPH07118641B2 (ja) | 半導体スイツチング素子の駆動回路 | |
| JP2001153012A (ja) | 半導体装置 | |
| JP2019220722A (ja) | 半導体素子 | |
| JPH0547992B2 (ja) | ||
| JP2013017064A (ja) | スイッチング素子の保護回路 |